JPH05292342A - Synchronizing signal separator circuit - Google Patents
Synchronizing signal separator circuitInfo
- Publication number
- JPH05292342A JPH05292342A JP9631092A JP9631092A JPH05292342A JP H05292342 A JPH05292342 A JP H05292342A JP 9631092 A JP9631092 A JP 9631092A JP 9631092 A JP9631092 A JP 9631092A JP H05292342 A JPH05292342 A JP H05292342A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- pedestal
- burst
- sample
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は同期信号及びバースト信
号を含んで映像信号より同期信号を分離する同期信号分
離回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sync signal separation circuit for separating a sync signal from a video signal including a sync signal and a burst signal.
【0002】[0002]
【従来の技術】図3は従来の同期信号分離回路のブロッ
ク図である。図3において、入力端子1より供給される
映像入力信号a(図4(a)参照)は増幅器2で増幅さ
れた後、ローパスフィルタ(以下LPFという)3に導
き、映像信号の帰線期間に重畳されているバースト信号
を充分に減衰し、実質的に除去する。2. Description of the Related Art FIG. 3 is a block diagram of a conventional sync signal separation circuit. In FIG. 3, a video input signal a (see FIG. 4A) supplied from an input terminal 1 is amplified by an amplifier 2 and then led to a low-pass filter (hereinafter referred to as LPF) 3 for a retrace period of the video signal. The superimposed burst signal is sufficiently attenuated and is substantially removed.
【0003】バースト信号が除去された映像信号b
1(図4(b)参照)はクランプ回路4でクランプされ
た後、副同期分離回路5に導かれ、該副同期分離回路5
により上記映像信号から同期信号が分離される。この分
離された同期信号は、クランプパルス発生回路7に供給
され、該クランプパルス発生回路7で上記同期信号を基
に映像信号をペデスタルレベルでクランプするためのク
ランプパルスb3(図4(b)参照)を発生する。Video signal b from which burst signal is removed
1 (see FIG. 4 (b)) is clamped by the clamp circuit 4 and then guided to the sub-synchronization separation circuit 5.
Thus, the sync signal is separated from the video signal. The separated synchronizing signal is supplied to the clamp pulse generating circuit 7, and the clamp pulse generating circuit 7 clamps the video signal at the pedestal level based on the synchronizing signal by using the clamp pulse b 3 (FIG. 4B). (See).
【0004】上記クランプパルス発生回路7より導出さ
れたクランプパルスはペデスタルクランプ回路13に供
給され、上記LPF3から供給されるバースト信号が除
去された映像信号をペデスタルレベルでクランプする。
そして、ペデスタルレベルでクランプされた映像信号は
シンクチップサンプルホールド回路10に導かれ、該シ
ンクチップサンプルホールド回路10でシンクチップサ
ンプルホールドする(図4(b)のb2)。The clamp pulse derived from the clamp pulse generation circuit 7 is supplied to the pedestal clamp circuit 13, and the video signal from which the burst signal supplied from the LPF 3 has been removed is clamped at the pedestal level.
Then, the video signal clamped at the pedestal level is guided to the sync chip sample and hold circuit 10 and sync chip sample and hold is performed by the sync chip sample and hold circuit 10 (b 2 in FIG. 4B).
【0005】上記ペデスタルクランプ回路13からのペ
デスタルレベルでクランプされた映像信号は、上記シン
クチップサンプルホールド回路10からのシンクチップ
をサンプルホールドした信号と共に比較回路11に供給
され、該比較回路11より同期分離信号を出力する。The video signal clamped at the pedestal level from the pedestal clamp circuit 13 is supplied to the comparison circuit 11 together with the signal from the sync chip sample and hold circuit 10 sampled and held by the sync chip, and is synchronized by the comparison circuit 11. Output the separated signal.
【0006】[0006]
【発明が解決しようとする課題】上記従来の装置におい
ては、映像信号をLPFに通して帰線期間に重畳されて
いるバースト信号を除去し、バースト信号を除去した映
像信号をペデスタルレベルでクランプした信号と、該信
号のシンクチップをサンプルホールドした信号とを比較
して同期信号の分離を行うため、映像信号がLPFを通
ることによって同期信号波形の立上り及び立下りがなま
り、周波数帯域の広い同期信号を分離させることができ
ないという問題があった。In the above conventional apparatus, the video signal is passed through the LPF to remove the burst signal superimposed in the blanking period, and the video signal from which the burst signal is removed is clamped at the pedestal level. Since the synchronization signal is separated by comparing the signal with the signal obtained by sampling and holding the sync chip of the signal, the rise and fall of the synchronization signal waveform is blunted by the video signal passing through the LPF, and synchronization of a wide frequency band is performed. There was a problem that the signals could not be separated.
【0007】[0007]
【課題を解決するための手段】本発明は上記の問題を解
決するため、同期信号及びバースト信号を含んだ映像信
号より同期信号を分離する同期信号分離回路において、
映像信号に重畳されているバースト信号より位相の進ん
だペデスタルレベルのサンプルホールド信号を発生させ
るペデスタルサンプルホールドパルス発生手段と、上記
サンプルホールド信号で、上記映像信号のバースト期間
をホールドしてバースト信号を除去するバースト信号除
去手段と、該バースト信号除去手段より得られるバース
ト信号が除去された映像信号より同期信号を分離する同
期信号分離手段とを設けた構成にする。In order to solve the above problems, the present invention provides a sync signal separating circuit for separating a sync signal from a video signal including a sync signal and a burst signal,
A pedestal sample and hold pulse generating means for generating a pedestal level sample and hold signal whose phase is advanced from the burst signal superposed on the video signal, and the sample and hold signal are used to hold the burst period of the video signal to generate a burst signal. The burst signal removing means for removing the burst signal and the sync signal separating means for separating the sync signal from the video signal from which the burst signal obtained by the burst signal removing means is removed are provided.
【0008】[0008]
【作用】上記の構成であるので、ペデスタルサンプルホ
ールドパルス発生手段からバースト信号より位相が進ん
だペデスタルレベルのサンプルホールド信号が導出さ
れ、このサンプルホールド信号によりバースト信号除去
手段で映像信号のバースト信号が除去される。そして同
期信号分離手段により、上記バースト信号が除去された
映像信号と、該映像信号のシンクチップサンプルホール
ドされた信号とを比較して同期信号を分離出力する。With the above-described structure, the pedestal sample-and-hold pulse generating means derives a pedestal-level sample-and-hold signal whose phase is advanced from the burst signal, and the sample-and-hold signal causes the burst-signal removing means to convert the burst signal of the video signal. To be removed. Then, the sync signal separating means compares the video signal from which the burst signal has been removed with the sync chip sample-and-hold signal of the video signal to separate and output the sync signal.
【0009】[0009]
【実施例】図1は本発明の一実施例のブロック図であ
り、上記図3に示す従来例に対応する部分は同一符号を
付し説明を省略する。図1において、6は副同期分離回
路5で分離された同期信号に基づき、映像信号の帰線期
間に重畳されたバースト信号を除去するためのペデスタ
ルレベルのペデスタルサンプルホールドパルスを発生す
るペデスタルサンプルホールドパルス発生回路である。DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 is a block diagram of an embodiment of the present invention. Parts corresponding to those of the conventional example shown in FIG. In FIG. 1, reference numeral 6 is a pedestal sample and hold that generates a pedestal sample and hold pulse at a pedestal level for removing a burst signal superimposed in a blanking period of a video signal based on the sync signal separated by the sub sync separation circuit 5. It is a pulse generation circuit.
【0010】また、8は上記ペデスタルサンプルホール
ドパルス発生回路6からのペデスタルサンプルホールド
パルスにより、映像信号の帰線期間に重畳されたバース
ト信号をペデスタルレベルでホールドして除去するペデ
スタルサンプルホールド回路であり、9はクランプパル
ス発生回路7からのクランプパルスにより上記ペデスタ
ルサンプルホールド回路8からのバースト信号が除去さ
れた映像信号をペデスタルレベルでクランプするペデス
タルクランプ回路である。Reference numeral 8 is a pedestal sample and hold circuit for holding and removing the burst signal superimposed in the retrace period of the video signal at the pedestal level by the pedestal sample and hold pulse from the pedestal sample and hold pulse generating circuit 6. , 9 are pedestal clamp circuits that clamp the video signal from which the burst signal from the pedestal sample and hold circuit 8 has been removed by the clamp pulse from the clamp pulse generation circuit 7 at the pedestal level.
【0011】本発明の実施例は上記の構成より成るの
で、入力端子1に供給される負同期信号とバースト信号
を含んだ図2(a)に示すような映像入力信号は増幅器
2で増幅された後、LPF3を通りバースト信号が除去
され更にクランプ回路4でクランプされて副同期分離回
路5に導かれ、ここで同期信号が分離される。Since the embodiment of the present invention has the above-mentioned structure, the video input signal as shown in FIG. 2A including the negative synchronizing signal and the burst signal supplied to the input terminal 1 is amplified by the amplifier 2. After that, the burst signal passes through the LPF 3 and is further clamped by the clamp circuit 4 and guided to the sub-sync separation circuit 5, where the sync signal is separated.
【0012】上記副同期分離回路5で分離された同期信
号は、ペデスタルサンプルホールドパルス発生回路6に
与えられ、この回路6で上記の同期信号に基づいて映像
信号に含まれるバースト信号を除去するためのペデスタ
ルサンプルホールドパルスを発生し、このパルスをペデ
スタルサンプルホールド回路8に供給する。The synchronization signal separated by the sub-synchronization separation circuit 5 is applied to a pedestal sample hold pulse generation circuit 6 for removing a burst signal included in a video signal based on the synchronization signal. The pedestal sample hold pulse is generated, and this pulse is supplied to the pedestal sample hold circuit 8.
【0013】ペデスタルサンプルホールド回路8では、
上記ペデスタルサンプルホールドパルスに基づき入力さ
れる映像信号のペデスタル部分の信号をサンプリング
し、バースト信号の期間ペデスタルレベルにホールドす
る。その結果、バースト部分はペデスタルレベルに置き
換えられ、図2(b)に示すようなバースト信号が除去
された映像信号が導出される。In the pedestal sample and hold circuit 8,
The signal of the pedestal portion of the video signal input based on the pedestal sample hold pulse is sampled and held at the pedestal level during the burst signal. As a result, the burst portion is replaced with the pedestal level, and the video signal from which the burst signal is removed as shown in FIG. 2B is derived.
【0014】また、上記副同期分離回路5で分離された
同期信号は、クランプパルス発生回路7に与えられ、ペ
デスタルクランプ回路9にクランプパルスC3(図2
(c)参照)を供給する。ペデスタルクランプ回路9で
は、上記ペデスタルサンプルホールド回路8より出力さ
れる図2(b)に示すようなバースト信号が除去された
映像信号を上記クランプパルスによりペデスタルレベル
でクランプして同期チップサンプルホールド回路10と
比較回路11に供給する。The sync signal separated by the sub sync separation circuit 5 is applied to the clamp pulse generation circuit 7 and the pedestal clamp circuit 9 receives the clamp pulse C 3 (see FIG. 2).
(See (c)). In the pedestal clamp circuit 9, the video signal from which the burst signal as shown in FIG. 2 (b) output from the pedestal sample and hold circuit 8 is clamped at the pedestal level by the clamp pulse and the synchronous chip sample and hold circuit 10 is provided. And to the comparison circuit 11.
【0015】同期チップサンプルホールド回路10では
シンクチップをサンプルホールドし、シンクチップのサ
ンプルホールドレベルの信号C2(図2(c)参照)を
比較回路11に供給する。比較回路11では同期チップ
サンプルホールド回路10からの信号と上記ペデスタル
クランプ回路9からのクランプされた映像信号とが比較
され、出力端子12に同期分離された同期信号を出力す
る。The sync chip sample and hold circuit 10 samples and holds the sync chip, and supplies the sample and hold level signal C 2 (see FIG. 2C) of the sync chip to the comparison circuit 11. The comparator circuit 11 compares the signal from the synchronous chip sample and hold circuit 10 with the clamped video signal from the pedestal clamp circuit 9 and outputs the synchronously separated sync signal to the output terminal 12.
【0016】[0016]
【発明の効果】本発明は上記の構成であるので映像信号
のペデスタル部分をサンプリングしてバースト期間ホー
ルドし、バースト部分をクランプした映像信号より同期
分離を行わせることになり、周波数帯域の広い信号のま
まで同期信号を分離するので、分離された同期信号の立
上り及び立下りを急峻な状態に保つことができ、精度の
高い同期分離を行わせることができる。Since the present invention has the above-mentioned structure, the pedestal portion of the video signal is sampled and held for the burst period, and the sync signal is separated from the video signal with the burst portion clamped. Since the sync signal is separated as it is, the rising and falling edges of the separated sync signal can be maintained in a steep state, and highly accurate sync separation can be performed.
【図1】 本発明の一実施例のブロック図。FIG. 1 is a block diagram of an embodiment of the present invention.
【図2】 図1の動作説明図。FIG. 2 is an operation explanatory diagram of FIG.
【図3】 従来例のブロック図。FIG. 3 is a block diagram of a conventional example.
【図4】 図3の動作説明図。FIG. 4 is an operation explanatory diagram of FIG. 3.
6 ペデスタルサンプルホールドパルス発生回路 8 ペデスタルサンプルホールド回路 9 ペデスタルクランプ回路 10 シンクチップサンプルホールド回路 11 比較回路 6 Pedestal sample hold pulse generation circuit 8 Pedestal sample hold circuit 9 Pedestal clamp circuit 10 Sync tip sample hold circuit 11 Comparison circuit
Claims (1)
信号より同期信号を分離する同期信号分離回路におい
て、映像信号に重畳されているバースト信号より位相の
進んだペデスタルレベルのサンプルホールド信号を発生
させるペデスタルサンプルホールドパルス発生手段と、
上記サンプルホールド信号で上記映像信号のバースト期
間をホールドしてバースト信号を除去するバースト信号
除去手段と、該バースト信号除去手段より得られるバー
スト信号が除去された映像信号より同期信号を分離する
同期信号分離手段とを設けたことを特徴とする同期信号
分離回路。1. A sync signal separation circuit for separating a sync signal from a video signal including a sync signal and a burst signal, wherein a pedestal level sample hold signal with a phase advanced from the burst signal superimposed on the video signal is generated. Pedestal sample and hold pulse generation means,
Burst signal removing means for holding the burst period of the video signal by the sample hold signal to remove the burst signal, and a sync signal for separating the sync signal from the video signal from which the burst signal obtained by the burst signal removing means is removed. A synchronizing signal separating circuit, characterized in that it is provided with a separating means.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9631092A JPH05292342A (en) | 1992-04-16 | 1992-04-16 | Synchronizing signal separator circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9631092A JPH05292342A (en) | 1992-04-16 | 1992-04-16 | Synchronizing signal separator circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05292342A true JPH05292342A (en) | 1993-11-05 |
Family
ID=14161455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9631092A Pending JPH05292342A (en) | 1992-04-16 | 1992-04-16 | Synchronizing signal separator circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05292342A (en) |
-
1992
- 1992-04-16 JP JP9631092A patent/JPH05292342A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5341173A (en) | Automatic gain control circuit | |
JPH05292342A (en) | Synchronizing signal separator circuit | |
JPH0654374U (en) | Correction circuit for time difference between luminance signal and color signal | |
JPS60197075A (en) | Synchronizing signal eliminating device | |
KR0144962B1 (en) | A sync signal separation apparatus of hdtv | |
KR100555455B1 (en) | Sync separation apparatus and method | |
JPH04239275A (en) | Synchronizing separator circuit for video signal | |
JPH01174072A (en) | Synchronizing signal separator | |
JPH0244972A (en) | Bipolar synchronizing signal separator circuit | |
JP2809004B2 (en) | Video signal clamp circuit | |
JPH05236300A (en) | Video display interface device | |
JPH0213514B2 (en) | ||
JPH0542871B2 (en) | ||
JP2908465B2 (en) | Magnetic recording / reproducing device | |
JPH0349389A (en) | Magnetic recording and reproducing device | |
JP3863655B2 (en) | Sync separation circuit | |
JPS63203080A (en) | Supervisory equipment | |
JP2546590B2 (en) | Sync signal extraction circuit | |
JPH09233460A (en) | Camera system | |
JPH08149338A (en) | Video signal processor | |
JPS59149466A (en) | Measuring device for video signal | |
JPH0468871A (en) | Direct current reproducing circuit for ntsc video signal | |
JPH03151769A (en) | Clamp pulse generating circuit | |
JPH0326069A (en) | Synchronizing separator circuit | |
JPH04107072A (en) | Synchronizing signal separator |