JPH05291543A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH05291543A JPH05291543A JP9469392A JP9469392A JPH05291543A JP H05291543 A JPH05291543 A JP H05291543A JP 9469392 A JP9469392 A JP 9469392A JP 9469392 A JP9469392 A JP 9469392A JP H05291543 A JPH05291543 A JP H05291543A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- energy
- substrate
- oxygen
- projected range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Element Separation (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明はSOI(Silicon On Insulat
or) 形成方法, 特にSIMOX(Separation By Implanted Ox
ygen) によるSOI 形成方法の改良に関する。The present invention relates to SOI (Silicon On Insulat)
or) Forming method, especially SIMOX (Separation By Implanted Ox
ygen) to improve the method of forming SOI.
【０００２】SIMOX によるSOI は, Si層及び埋め込み二
酸化Si(SiO2)層の薄層化が可能であり, 又, 層の厚さの
制御性が優れている。そのためにSIMOX は, 半導体素子
の高速化及び微細化に適した製造方法として最も期待さ
れている。The SOI by SIMOX is capable of thinning the Si layer and the embedded Si (SiO 2 ) dioxide layer, and has excellent controllability of the layer thickness. Therefore, SIMOX is most expected as a manufacturing method suitable for speeding up and miniaturizing semiconductor devices.
【０００３】[0003]
【従来の技術】図6 は, 従来の製造方法によって造られ
たSIMOX 構造のSiウェファ( SIMOX ウェファと呼ぶ) の
構造を説明するための図である。図6(a)は, Si基板21の
上面から, エネルギーが80KeV で, ドーズ量が6.0 x 10
17cm-2 の酸素イオンを注入した場合において, Si基板
21中の酸素原子22を模式的に示す。図6(b)は, 該酸素原
子の縦方向( 注入方向) の濃度分布を示している。酸素
原子22は, Si基板21の上面から, 凡そ投影飛程( Rp )
の深さを中心として分布する。尚, 酸素のイオン注入
は, 注入に伴うSi基板21のダメージを緩和するために,
Si基板21を650 °Cに保持しながら行われる。次ぎに,
酸素を0.5 ％含んだアルゴンガス雰囲気において, 1320
°C で, 6 時間のアニーリングを行う。その結果, 図6
(c)に示されるように埋め込みSiO2層23と共に, イオン
注入によるダメージが回復したSi層24がSi基板21の中に
得られる。2. Description of the Related Art FIG. 6 is a diagram for explaining the structure of a SIMOX-structured Si wafer (referred to as SIMOX wafer) manufactured by a conventional manufacturing method. Figure 6 (a) shows that the energy is 80 KeV and the dose is 6.0 x 10 from the top surface of the Si substrate 21.
In the case of implanting 17 cm -2 oxygen ions, Si substrate
The oxygen atom 22 in 21 is schematically shown. FIG. 6 (b) shows the concentration distribution of the oxygen atoms in the vertical direction (implantation direction). The oxygen atoms 22 are projected range (R p ) from the upper surface of the Si substrate 21.
Distributed around the depth of. The oxygen ion implantation is performed in order to reduce damage to the Si substrate 21 due to the implantation.
It is performed while holding the Si substrate 21 at 650 ° C. Next,
In an argon gas atmosphere containing 0.5% oxygen, 1320
Anneal for 6 hours at ° C. As a result, Fig. 6
As shown in (c), the Si layer 24 in which the damage due to the ion implantation is recovered is obtained in the Si substrate 21 together with the embedded SiO 2 layer 23.
【０００４】[0004]
【発明が解決しようとする課題】図6(b)に示されるよう
に, 従来の製造方法によって造られたSIMOX ウェファに
おいては, 酸素原子濃度は Rp より表面に近づくか, 或
いは遠ざかるにしたがって減少する。上記の1320°C
で, 6 時間のアニーリングによって, 深さが Rp 近傍に
おいては, 速やかにSiO2が形成されるが, 酸素原子濃度
が低い両側の領域においては, 酸素原子は最初小さい S
iO2 の析出物を形成する。この析出物は, 成長と合体を
繰り返しながら, 最終的には埋め込みSiO2層23に吸収さ
れる。析出物が埋め込みSiO2層23に吸収された後も, 析
出物の形状は或る程度保持されるために, 埋め込みSiO2
層23とSi層24の界面には凹凸が残る。( 埋め込みSiO2層
23の反対側の界面も同様である。) これは, 埋め込みSi
O2層23及びSi層24の薄層化を妨げることになり, ひいて
は半導体素子の高速化及び微細化の障害となってくる。As shown in FIG. 6 (b), in the SIMOX wafer manufactured by the conventional manufacturing method, the oxygen atom concentration decreases as the surface approaches or moves away from R p. To do. 1320 ° C above
Thus, by annealing for 6 hours, SiO 2 is rapidly formed near the depth of R p , but in the regions on both sides where the oxygen atom concentration is low, oxygen atoms are initially small.
Form a precipitate of iO 2 . These precipitates are finally absorbed by the embedded SiO 2 layer 23 while repeating growth and coalescence. Even after the precipitate is absorbed by the embedded SiO 2 layer 23, the shape of the precipitate is retained to some extent, so that the embedded SiO 2
Unevenness remains at the interface between the layer 23 and the Si layer 24. (Embedded SiO 2 layer
The interface on the opposite side of 23 is similar. ) This is the embedded Si
This hinders the thinning of the O 2 layer 23 and the Si layer 24, which in turn impedes the speeding up and miniaturization of semiconductor devices.
【０００５】埋め込みSiO2層23とSi層24の界面を平坦に
するためには， Rp の両側の酸素原子濃度が低い領域
（ここでは，特に表面に近い側の領域だけを問題にす
る。）の酸素原子濃度を大きくすればよい。これは例え
ば，酸素イオンの二重注入法により酸素原子濃度分布を
制御することによって実現できる。即ち, 一つの酸素原
子濃度分布（その投影飛程は Rp (1) ）に他の酸素原子
濃度分布（その投影飛程はRp (2) )を重畳することによ
り, 合成分布のテールの濃度勾配を急峻にすれば良い。In order to flatten the interface between the embedded SiO 2 layer 23 and the Si layer 24, the region where the oxygen atom concentration is low on both sides of R p (here, only the region near the surface is a problem). It is sufficient to increase the oxygen atom concentration in (1). This can be realized, for example, by controlling the oxygen atom concentration distribution by the double implantation method of oxygen ions. That is, by superimposing one oxygen atom concentration distribution (its projected range is R p (1)) on another oxygen atom concentration distribution (its projected range is R p (2)), the tail of the composite distribution is It is sufficient to make the concentration gradient steep.
【０００６】Si基板に酸素等不純物原子をイオン注入す
る場合, 不純物濃度N(x)は, よく知られているように,
N(x) = N p exp 〔 -( x- Rp )2 / 2(Δ Rp )2 〕で
与えられるガウス分布( 図6(b) )を示す。ここに, x は
表面からの深さ, Δ Rp は標準偏差である。 Rp と Δ
Rp は, 加速エネルギー( 注入エネルギー) の関数で,
Si基板に 酸素を注入する場合における, 加速エネルギ
ーと, それに対応するR p と Δ Rp の値が, 表1 の表
に示される。( J.F.Gibbon, W.S.Thomson andS.W.Mylro
ie : "Project Range Statistics", Halstead, 1975
より引用。)本表から見られるように, Rp と Δ Rp
は, 加速エネルギーが大きくなると共に大きくなる。When impurity atoms such as oxygen are ion-implanted into a Si substrate, the impurity concentration N (x) is, as is well known,
N (x) = N p exp [- (x- R p) 2/ 2 (Δ R p) 2 ] shows a Gaussian distribution given by (Figure 6 (b)). Where x is the depth from the surface and Δ R p is the standard deviation. R p and Δ
R p is a function of acceleration energy (implantation energy),
Table 1 shows the acceleration energies and the corresponding values of R p and Δ R p when implanting oxygen into the Si substrate. (JFGibbon, WSThomson and S.W.Mylro
ie: "Project Range Statistics", Halstead, 1975
More quotes. ) As can be seen from this table, R p and Δ R p
Becomes larger as the acceleration energy becomes larger.
【０００７】[0007]
【表１】 [Table 1]
【０００８】今, エネルギー80KeV で注入すれば, R p
は約190nm ( Rp (1) ) で, Δ Rpは約62nm ( Δ R
p (1) ) である。R p が180nm ( Rp (2) ) にするため
に必要なエネルギーは約76KeV で, このΔ Rp は約60nm
( Δ Rp (2) ) である。このように Δ Rp (1) と
Δ Rp (2) の差が小さい場合には, 二つの酸素濃度分布
を重畳しても分布のテールは急峻にならない。合成分布
のテールが急峻になるためには, 何れかの Δ Rp が他
のそれよりも十分小さくなければならない。しかしその
ためには, 表１の表から見られるように一つの注入エネ
ルギーを小さくすることが必要であり， Rp の差が大き
くなってしまう。( 若し, 20nmのΔ Rp を実現しょうと
すれば, R p は約43 nm であるから, 例えば，50nmの深
さに注入することはできない。) このように, 酸素の注
入エネルギーを制御するだけで, 合成酸素濃度分布の急
峻なテールを得ることには限界があった。特に, SIMOX
構造における必要なSi層の厚さ及び埋め込みSiO2層の厚
さが薄くなるに従って, この問題は重要になってきた。Now, if an energy of 80 KeV is injected, R p
Is about 190 nm (R p (1)), and Δ R p is about 62 nm (Δ R
p (1)). Energy required for R p is the 180nm (R p (2)) is approximately 76KeV, the delta R p is about 60nm
(Δ R p (2)). Thus Δ R p (1) and
When the difference in Δ R p (2) is small, the tails of the two oxygen concentration distributions do not become steep even if they are superposed. In order for the tail of the composite distribution to be steep, one of Δ R p must be sufficiently smaller than the other. However, for that purpose, it is necessary to reduce one implantation energy as seen from the table of Table 1, and the difference of R p becomes large. (Wakashi, if you'll realize 20nm of delta R p, since the R p is about 43 nm, for example, can not be injected to a depth of 50 nm.) Thus, controlling the oxygen implantation energy However, there was a limit in obtaining a steep tail of the synthetic oxygen concentration distribution. Especially, SIMOX
This problem becomes more important as the required Si layer thickness and buried SiO 2 layer thickness in the structure become thinner.
【０００９】そこで, 本発明は, 埋め込みSiO2層とSi層
の界面が平坦で, 且つ薄い埋め込みSiO2層と，薄いSi層
を有するSOI の形成方法を提供することにある。Therefore, the present invention is to provide a method of forming an SOI having a thin embedded SiO 2 layer and a thin Si layer in which the interface between the embedded SiO 2 layer and the Si layer is flat.
【００１０】[0010]
【課題を解決するための手段】上記課題は, 以下に述べ
る方法によって解決される。即ち,Si基板表面に一定の
エネルギーを有する酸素イオンを注入する工程と，該注
入面側の該Si基板を, 一定深さ除去する工程と, 該一定
深さ除去されたSi基板表面に前記エネルギーよりも低い
エネルギーを有する酸素イオンを注入する工程と,該Si
基板をアニーリングする工程とを有するSOI の形成方
法。又は,Si基板表面に一定のエネルギーを有する酸素
イオンを注入する工程と，該Si基板表面に一定の厚さの
エピタキシャルSi層を堆積する工程と，該エピタキシャ
ルSi層表面に前記エネルギーよりも高いエネルギーを有
する酸素イオンを注入する工程と, 該Si基板をアニーリ
ングする工程とを有するSOI の形成方法。[Means for Solving the Problems] The above problems can be solved by the following method. That is, a step of implanting oxygen ions having a certain energy on the surface of the Si substrate, a step of removing the Si substrate on the implantation surface side by a certain depth, and a step of removing the energy on the surface of the Si substrate removed by the certain depth. Implanting oxygen ions with lower energy than
A method of forming an SOI including: annealing a substrate. Alternatively, a step of implanting oxygen ions having a constant energy on the surface of the Si substrate, a step of depositing an epitaxial Si layer having a constant thickness on the surface of the Si substrate, and an energy higher than the energy on the surface of the epitaxial Si layer. A method for forming an SOI, comprising the steps of implanting oxygen ions having oxygen and a step of annealing the Si substrate.
【００１１】図1 は本発明の原理説明図である。図1(a)
に示されるように, Si基板1 に, 第1 回目の酸素イオン
注入を行い,, 続いて,Si 基板1 の注入表面より一定の
深さ迄( 破線により囲まれたSi基板1の部分9 ) をエッ
チングにより除去した後, 第1 回目よりも低いエネルギ
ーで第2 回目の酸素イオン注入を行う。その場合におけ
る酸素原子濃度分布が図1(b)に示される。図において,
R p (1) は第1 回目の酸素イオン注入のR p を表し, 又
R p (2) は第2 回目の酸素イオン注入のR p を表す。
第2 回目の酸素イオン注入は 表面より一定の深さ部分
9 が除去された表面からの注入であるから第1 回目より
も低いエネルギーで第1 回目と略同程度の深さ迄注入す
ることができ, しかも第2 回目の注入におけるΔ Rp (
これをΔ Rp (2) で表す) は, 第1 回目の注入における
Δ Rp ( これをΔ Rp (1) で表す) よりも小さくでき
る。FIG. 1 is a diagram for explaining the principle of the present invention. Figure 1 (a)
As shown in Fig. 3, the first oxygen ion implantation was performed on the Si substrate 1, and then to a certain depth from the implantation surface of the Si substrate 1 (the portion 9 of the Si substrate 1 surrounded by the broken line). After removing by etching, the second oxygen ion implantation is performed with lower energy than the first one. The oxygen atom concentration distribution in that case is shown in FIG. 1 (b). In the figure,
R p (1) represents R p of the first oxygen ion implantation, and
R p (2) represents R p of the second oxygen ion implantation.
The second oxygen ion implantation was performed at a certain depth from the surface.
Since 9 is injected from the removed surface, it can be injected to a depth almost the same as the first implantation with lower energy than the first implantation, and ΔR p (
This delta R p expressed by (2)) can be smaller than delta R p at the injection of the first round (this delta R p (1) expressed in).
【００１２】その結果, 第1 回目の注入における酸素濃
度分布のテールは, 第2 回目の注入により補償されて第
1 回目と第2 回目との合成分布の注入表面側のテール
は, 第1 回目のそれよりも急峻になる。As a result, the tail of the oxygen concentration distribution in the first injection was compensated by the second injection and
The tail on the injection surface side of the composite distribution of the first time and the second time is steeper than that of the first time.
【００１３】[0013]
【作用】このテール部の酸素濃度は, SiO2層8 における
酸素原子の化学定量的濃度を上回っているので, アニー
リングによって安定なSiO2が形成されると, 過剰な酸素
原子は酸素原子濃度の低い領域のSi原子と結合してSiO2
を形成する。このように酸素原子が高濃度に存在する領
域が, 周囲のSi原子を吸収することによって埋め込みSi
O2層3 が成長するため, Si層2 の厚さに不均一を生じる
ことはない。その結果, 図1(a)に示されるようなSiO2層
8 とSi層2 の界面が平坦なSiO2層8 が形成される。[Function] Since the oxygen concentration in the tail portion exceeds the chemically quantitative concentration of oxygen atoms in the SiO 2 layer 8, if stable SiO 2 is formed by annealing, excess oxygen atoms will be SiO 2 combined with Si atoms in the lower region
To form. In this way, the region where oxygen atoms are present in high concentration absorbs the surrounding Si atoms, and
Since the O 2 layer 3 grows, the thickness of the Si layer 2 does not become nonuniform. As a result, the SiO 2 layer as shown in Fig. 1 (a)
The SiO 2 layer 8 having a flat interface between the Si 8 and the Si layer 2 is formed.
【００１４】[0014]
【実施例】本発明の四つの実施例について図を参照しな
がら以下に説明する。図において同一の符号は同一部材
を表す。 第１の実施例 図2 は本発明によるSOI 製造工程を説明する図である。Embodiments of the present invention will be described below with reference to the drawings. In the drawings, the same symbols represent the same members. First Embodiment FIG. 2 is a diagram for explaining an SOI manufacturing process according to the present invention.
【００１５】図2(a)に示されるように, Si基板1 を650
°C に加熱しながら, エネルギーが80 KeVで, ドーズ量
が3.0 x 1017 cm -2の 酸素をイオン注入する。この場
合のRp (1) は 190nmで, その位置が破線3 で示され
る。As shown in FIG. 2 (a), the Si substrate 1 is
While heating to ° C, oxygen is ion-implanted with an energy of 80 KeV and a dose of 3.0 x 10 17 cm -2 . In this case, R p (1) is 190 nm and its position is shown by the broken line 3.
【００１６】次ぎに, 図2(b)に示されるように, 深さx
が Rp (1) よりも小さい注入領域2を40nmエッチングす
る。次ぎに, 図2(c)に示されるように,これを650 °C
に加熱しながら, エネルギーが60 KeVで, ドーズ量が3.
0 x 1017 cm -2の 酸素をイオン注入する。この場合の
Rp (2) は 140nmで, その位置が破線4 で示される。従
って, R p (1) とR p (2) の差は10nmとなる。 このよ
うにして, 図1(b)と同様な酸素濃度分布が得られる。Next, as shown in FIG. 2 (b), the depth x
Is RpEtch implantation area 2 smaller than (1) 40 nm
It Next, as shown in Fig. 2 (c), change this to 650 ° C.
While heating to, the energy is 60 KeV and the dose is 3.
0 x 1017 cm -2Ion implantation of oxygen. In this case
Rp(2) is 140 nm, and its position is shown by the broken line 4. Servant
Rp(1) and R pThe difference in (2) is 10 nm. This
In this way, the oxygen concentration distribution similar to that in Fig. 1 (b) is obtained.
【００１７】このあと, 0.5%の酸素含むアルゴン雰囲気
中において1320°C , 6 時間の熱処理を行い, SOI 基板
が出来上がる。この後は, 通常の工程により, SOI 素子
が製造される。 第２の実施例 図3(a)に示されるように, Si基板1 を650 °C に加熱し
ながら, エネルギーが60 KeVで, ドーズ量が3.0 x 1017
cm -2の 酸素をイオン注入する。この場合のRp (1)
は 140nmで, その位置が破線3 で示される。After that, heat treatment is performed at 1320 ° C. for 6 hours in an argon atmosphere containing 0.5% oxygen to complete the SOI substrate. After that, the SOI device is manufactured by the normal process. Second Example As shown in Fig. 3 (a), while heating the Si substrate 1 to 650 ° C, the energy was 60 KeV and the dose was 3.0 x 10 17
Ion implantation of oxygen of cm -2 . R p (1) in this case
Is 140 nm and its position is shown by the dashed line 3.
【００１８】次ぎに, 図3(b)に示されるように, Si基板
1 の表面に, 厚さ40nmのSiエピタキシャル層5 を成長さ
せる。その後, 900 °C , 6 時間の熱処理を行って1 回
目のイオン注入によって生じたアモルファス層部をアニ
ーリングする。Next, as shown in FIG. 3 (b), the Si substrate
A 40 nm thick Si epitaxial layer 5 is grown on the surface of 1. After that, heat treatment is performed at 900 ° C for 6 hours to anneal the amorphous layer portion generated by the first ion implantation.
【００１９】次ぎに, 図3(c)に示されるように, これ
を, 650 °C に加熱しながら, エネルギーが80 KeVで,
ドーズ量が3.0 x 1017 cm -2の 酸素をイオン注入す
る。この場合の Rp (2) は 190nmで, その位置が破線4
で示される。従って, R p (1) とR p (2) の差は10nmと
なる。Next, as shown in FIG. 3 (c), while heating this to 650 ° C, the energy was 80 KeV,
Ion-implant oxygen with a dose of 3.0 x 10 17 cm -2 . In this case, R p (2) is 190 nm and the position is broken line 4
Indicated by. Therefore, the difference between R p (1) and R p (2) is 10 nm.
【００２０】このようにして, 図1(b)と同様な酸素濃度
分布が得られる。このあと, 0.5%の酸素含むアルゴン雰
囲気中において1320°C , 6 時間の熱処理を行い, SOI
基板が出来上がる。In this way, an oxygen concentration distribution similar to that shown in FIG. 1 (b) is obtained. After that, heat treatment was performed at 1320 ° C for 6 hours in an argon atmosphere containing 0.5% oxygen, and the SOI
The board is completed.
【００２１】この後は, 通常の工程により, SOI 素子が
製造される。 第３の実施例 図4(a)に示されるように, Si基板1 を650 °C に加熱し
ながら, エネルギーが60 KeVで, ドーズ量が3.0 x 1017
cm -2の 酸素をイオン注入する。この場合のRp (1)
は 140nmで, その位置が破線3 で示される。After that, the SOI element is manufactured by a normal process. Third Example As shown in FIG. 4 (a), while heating the Si substrate 1 to 650 ° C, the energy was 60 KeV and the dose was 3.0 x 10 17
Ion implantation of oxygen of cm -2 . R p (1) in this case
Is 140 nm and its position is shown by the dashed line 3.
【００２２】図4(b)に示されるように, 注入側表面に,
別のSi基板6 を通常の貼り合わせ方法により貼り合わせ
る。続いて, 図4(c)に示されるように, Si基板6 を, 厚
さが40nmになるように研磨する。その後, これを, 900
°C , 6 時間の熱処理を行って1 回目のイオン注入によ
って生じたアモルファス層部をアニーリングする。As shown in FIG. 4 (b), on the injection side surface,
Another Si substrate 6 is bonded by a normal bonding method. Subsequently, as shown in FIG. 4 (c), the Si substrate 6 is polished to a thickness of 40 nm. Then, this, 900
Anneal the amorphous layer produced by the first ion implantation by heat treatment at ° C for 6 hours.
【００２３】次ぎに, 図4(d)に示されるように, これ
を, 650 °C に加熱しながら, エネルギーが80 KeVで,
ドーズ量が3.0 x 1017 cm -2の 酸素をイオン注入す
る。この場合の Rp (2) は 190nmで, その位置が破線4
で示される。従って, R p (1) とR p (2) の差は10nmと
なる。Next, as shown in FIG. 4 (d), while heating this to 650 ° C, the energy was 80 KeV,
Ion-implant oxygen with a dose of 3.0 x 10 17 cm -2 . In this case, R p (2) is 190 nm and the position is broken line 4
Indicated by. Therefore, the difference between R p (1) and R p (2) is 10 nm.
【００２４】このようにして, 図1(b)と同様な酸素濃度
分布が得られる。このあと, 0.5%の酸素含むアルゴン雰
囲気中において1320°C , 6 時間の熱処理を行い, SOI
基板が出来上がる。In this way, an oxygen concentration distribution similar to that shown in FIG. 1 (b) is obtained. After that, heat treatment was performed at 1320 ° C for 6 hours in an argon atmosphere containing 0.5% oxygen, and the SOI
The board is completed.
【００２５】この後は, 通常の工程により, SOI 素子が
製造される。 第４の実施例 図5(a)に示されるように, Si基板1 を650 °C に加熱し
ながら, エネルギーが60 KeVで, ドーズ量が3.0 x 1017
cm -2の 酸素をイオン注入する。この場合のRp (1)
は 140nmで, その位置が破線3 で示される。After that, the SOI element is manufactured by a normal process. Fourth Example As shown in Fig. 5 (a), while heating the Si substrate 1 to 650 ° C, the energy was 60 KeV and the dose was 3.0 x 10 17
Ion implantation of oxygen of cm -2 . R p (1) in this case
Is 140 nm and its position is shown by the dashed line 3.
【００２６】次ぎに, 図5(a)に示されるように, 今度は
ガリゥム(Ga)をエネルギーが60 KeVで, ドーズ量が3.0
x 1015 cm -2 Si 基板1 にイオン注入する。ガリゥムは
酸素よりも質量数が大きいので, 酸素よりも浅く注入さ
れて, 深さx が Rp (1) よりも小さい注入領域7 はアモ
ルファス化される。Next, as shown in FIG. 5 (a), this time, gallium (Ga) has an energy of 60 KeV and a dose of 3.0.
Ion-implant x 10 15 cm -2 Si substrate 1. Since gallium has a larger mass number than oxygen, it is implanted shallower than oxygen and the implanted region 7 with a depth x smaller than R p (1) is amorphized.
【００２７】次ぎに, 図5(c)に示されるように, Si基板
1 を650 °C に加熱しながら, エネルギーが60 KeVで,
ドーズ量が3.0 x 1017 cm -2の 酸素をイオン注入す
る。この場合の Rp (2) は, ガリウム注入層がアモルフ
ァス化されているために, R p(1) よりもちいさい。そ
の位置が破線4 で示される。Next, as shown in FIG. 5C, the Si substrate
While heating 1 to 650 ° C, the energy is 60 KeV,
Ion-implant oxygen with a dose of 3.0 x 10 17 cm -2 . In this case, R p (2) is smaller than R p (1) because the gallium injection layer is amorphized. Its position is indicated by dashed line 4.
【００２８】このあと, 0.5%の酸素含むアルゴン雰囲気
中において1320°C , 6 時間の熱処理を行い, SOI 基板
が出来上がる。この後は, 通常の工程により, SOI 素子
が製造される。After that, heat treatment is performed at 1320 ° C. for 6 hours in an argon atmosphere containing 0.5% oxygen to complete the SOI substrate. After that, the SOI device is manufactured by the normal process.
【００２９】[0029]
【発明の効果】本発明によって, 埋め込みSiO2層とSi層
の界面が平坦で, 且つ薄い埋め込みSiO2層と，薄いSi層
を有するSOI の形成方法が提供される。その結果, Si層
の厚さの不均一に原因する素子特性のばらつきが解消す
るのみならず, 素子の微細化及び高速化に寄与するとこ
ろが大きい。According to the present invention, there is provided a method for forming an SOI having a thin embedded SiO 2 layer and a thin Si layer in which the interface between the embedded SiO 2 layer and the Si layer is flat. As a result, not only is the variation in device characteristics caused by the uneven thickness of the Si layer eliminated, but it also contributes greatly to device miniaturization and speedup.
【図１】 本発明の原理説明図FIG. 1 is an explanatory view of the principle of the present invention.
【図２】 第１の実施例を示す図FIG. 2 is a diagram showing a first embodiment.
【図３】 第２の実施例を示す図FIG. 3 is a diagram showing a second embodiment.
【図４】 第３の実施例を示す図FIG. 4 is a diagram showing a third embodiment.
【図５】 第４の実施例を示す図FIG. 5 is a diagram showing a fourth embodiment.
【図６】 従来のSIMOX ウェファを説明する図FIG. 6 is a diagram illustrating a conventional SIMOX wafer.
1, 21 Si基板 2, 24 Si層 3 第1 回目の酸素のイオン注入における投影
飛程を表す破線 4 第2 回目の酸素のイオン注入における投影
飛程を表す破線 5 Siエピタキシャル層 6 貼り付けられるSi基板 7 アモルファス化されたSi層 8, 23 SiO2層 9 表面より除去される一定の深さ部分 22 イオン注入された酸素原子1, 21 Si substrate 2, 24 Si layer 3 Dashed line showing projected range in first oxygen ion implantation 4 Dashed line showing projected range in second oxygen ion implantation 5 Si epitaxial layer 6 Attached Si substrate 7 Amorphized Si layer 8, 23 SiO 2 layer 9 Part of a certain depth removed from the surface 22 Ion-implanted oxygen atoms
Claims (4)
投影飛程を有する酸素イオンを注入する工程と，該注入
面側の該Si基板を, 一定深さ除去する工程と, 該一定深
さ除去されたSi基板表面に酸素イオンを注入し，第２の
エネルギーは第１のエネルギーよりも低く，第２の投影
飛程は第１の投影飛程よりも小さくなるように設定する
工程と, 該Si基板をアニーリングする工程とを有するこ
とを特徴とする半導体装置の製造方法。1. A step of implanting oxygen ions having a first energy and a first projected range on the surface of a Si substrate, a step of removing the Si substrate on the implantation surface side to a constant depth, Step of implanting oxygen ions into the surface of the removed Si substrate, setting the second energy to be lower than the first energy and the second projected range to be smaller than the first projected range And a step of annealing the Si substrate, the method for manufacturing a semiconductor device.
投影飛程を有する酸素イオンを注入する工程と，該Si基
板表面に一定の厚さのSi層を形成する工程と，該Si層表
面に第２のエネルギーと第２の投影飛程を有する酸素イ
オンを注入し，第２のエネルギーは第１のエネルギーよ
りも高く，第２の投影飛程は第１の投影飛程よりも大き
くなるように設定するする工程と, 該Si基板をアニーリ
ングする工程とを有することを特徴とする半導体装置の
製造方法。2. A step of implanting oxygen ions having a first energy and a first projected range on the surface of a Si substrate, a step of forming a Si layer having a constant thickness on the surface of the Si substrate, Oxygen ions having a second energy and a second projected range are implanted on the surface of the layer, the second energy is higher than the first energy, and the second projected range is higher than the first projected range. A method of manufacturing a semiconductor device, comprising: a step of setting to be large, and a step of annealing the Si substrate.
のSi層は，エピタキシャルSi層及び貼り合わせSi層の中
の一つであることを特徴とする請求項２記載の半導体装
置の製造方法。3. The semiconductor device according to claim 2, wherein the Si layer having a constant thickness formed on the surface of the Si substrate is one of an epitaxial Si layer and a bonded Si layer. Production method.
投影飛程を有する酸素イオンを注入する工程と，該第１
の投影飛程より浅いSi層のみをアモルファス化する原子
をイオン注入する工程と, その後, 再び第１のエネルギ
ーと第１の投影飛程を有する酸素イオンを注入する工程
とを有することを特徴とする半導体装置の製造方法。 【請求項5 】 前記 第１の投影飛程より浅いSi層のみ
をアモルファス化する原子はIII 族元素及びV 族元素よ
り成るグループより選択されることを特徴とする請求項
4 記載の半導体装置の製造方法。4. A step of implanting oxygen ions having a first energy and a first projected range into a surface of a Si substrate, and the first step.
And a step of implanting atoms that amorphize only the Si layer that is shallower than the projected range of, and then implanting oxygen ions having the first energy and the first projected range again. Method for manufacturing semiconductor device. 5. The atom for amorphizing only a Si layer shallower than the first projected range is selected from the group consisting of a group III element and a group V element.
4. A method for manufacturing a semiconductor device as described in 4.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9469392A JPH05291543A (en) | 1992-04-15 | 1992-04-15 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9469392A JPH05291543A (en) | 1992-04-15 | 1992-04-15 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05291543A true JPH05291543A (en) | 1993-11-05 |
Family
ID=14117273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9469392A Withdrawn JPH05291543A (en) | 1992-04-15 | 1992-04-15 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05291543A (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0738004A1 (en) * | 1993-12-28 | 1996-10-16 | Nippon Steel Corporation | Method and device for manufacturing semiconductor substrate |
| US5989974A (en) * | 1997-05-30 | 1999-11-23 | Nec Corporation | Method of manufacturing a semiconductor device |
| WO2002080276A1 (en) | 2001-03-28 | 2002-10-10 | Nippon Steel Corporation | Production method for simox substrate and simox substrate |
| EP2075830A2 (en) | 2007-10-11 | 2009-07-01 | Sumco Corporation | Method for producing bonded wafer |
| JP2010062503A (en) * | 2008-09-08 | 2010-03-18 | Sumco Corp | Method for reducing crystal defect of simox wafer and simox wafer |
| US7927972B2 (en) | 2008-04-11 | 2011-04-19 | Sumco Corporation | Method for producing bonded wafer |
| KR101032564B1 (en) * | 2008-04-11 | 2011-05-06 | 가부시키가이샤 사무코 | Method for producing bonded wafer |
-
1992
- 1992-04-15 JP JP9469392A patent/JPH05291543A/en not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0738004A1 (en) * | 1993-12-28 | 1996-10-16 | Nippon Steel Corporation | Method and device for manufacturing semiconductor substrate |
| EP0738004A4 (en) * | 1993-12-28 | 1997-04-16 | Nippon Steel Corp | Method and device for manufacturing semiconductor substrate |
| US5989974A (en) * | 1997-05-30 | 1999-11-23 | Nec Corporation | Method of manufacturing a semiconductor device |
| WO2002080276A1 (en) | 2001-03-28 | 2002-10-10 | Nippon Steel Corporation | Production method for simox substrate and simox substrate |
| US7067402B2 (en) | 2001-03-28 | 2006-06-27 | Nippon Steel Corporation | Production method for SIMOX substrate and SIMOX substrate |
| EP2075830A2 (en) | 2007-10-11 | 2009-07-01 | Sumco Corporation | Method for producing bonded wafer |
| US7927972B2 (en) | 2008-04-11 | 2011-04-19 | Sumco Corporation | Method for producing bonded wafer |
| KR101032564B1 (en) * | 2008-04-11 | 2011-05-06 | 가부시키가이샤 사무코 | Method for producing bonded wafer |
| JP2010062503A (en) * | 2008-09-08 | 2010-03-18 | Sumco Corp | Method for reducing crystal defect of simox wafer and simox wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3698359B2 (en) | Method for patterning buried oxide film thickness for SIMOX (separation by oxygen implantation) process | |
| US6323109B1 (en) | Laminated SOI substrate and producing method thereof | |
| JP2010219566A (en) | Method for transferring thin layers of monocrystalline material onto desirable substrate | |
| JP2000195798A (en) | Manufacture of semiconductor | |
| EP2012346A1 (en) | Soi wafer manufacturing method | |
| JPH05308069A (en) | Method of manufacturing embedded insulation layer | |
| JP2003158250A (en) | CMOS OF SiGe/SOI AND ITS MANUFACTURING METHOD | |
| US6399458B1 (en) | Optimized reachthrough implant for simultaneously forming an MOS capacitor | |
| JPH05291543A (en) | Manufacture of semiconductor device | |
| US7122452B2 (en) | Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby | |
| JPH0521448A (en) | Manufacture of semiconductor device | |
| JPH04264724A (en) | Manufacture of semiconductor substrate | |
| JPH03240230A (en) | Manufacture of semiconductor device | |
| JPS5860556A (en) | Preparation of semiconductor device | |
| JPS6327852B2 (en) | ||
| JPH05299345A (en) | Substrate for electronic element and its manufacture | |
| EP1577932A2 (en) | Method of manufacturing a semiconductor on a silicon on insulator (SOI) substrate using solid epitaxial regrowth (SPER) and semiconductor device made thereby | |
| JPS6317227B2 (en) | ||
| JPS63202033A (en) | Manufacture of dielectric isolation substrate | |
| US6037198A (en) | Method of fabricating SOI wafer | |
| JP3899896B2 (en) | Manufacturing method of semiconductor device | |
| KR20050013398A (en) | A Producing Method For Silicon Single Crystal Wafer and Silicon On Insulator Wafer | |
| JP3141378B2 (en) | Semiconductor substrate manufacturing method | |
| JPS6386565A (en) | Manufacture of semiconductor device | |
| JPH03209816A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |