JPH05289101A - 薄膜トランジスタ基板 - Google Patents
薄膜トランジスタ基板Info
- Publication number
- JPH05289101A JPH05289101A JP8681792A JP8681792A JPH05289101A JP H05289101 A JPH05289101 A JP H05289101A JP 8681792 A JP8681792 A JP 8681792A JP 8681792 A JP8681792 A JP 8681792A JP H05289101 A JPH05289101 A JP H05289101A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- slit
- pixel electrode
- electrode
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】液晶パネルを駆動させるための薄膜トランジス
タ基板の構造において、特にソース（ドレイン）電極と
接続されたピクセル電極が、層間絶縁膜の欠陥を通して
下層の蓄積容量用電極と層間短絡を生じた場合の不具合
を補償する。 【構成】蓄積容量用下部電極８近傍のピクセル電極７に
スリット９を設け、更に、このスリット部の少なくとも
一部を遮蔽し、しかも切断すべきピクセル電極部を中空
とする不透明薄膜１０を前記層間絶縁膜を介してピクセ
ル電極７と相対応する位置に配置する。
タ基板の構造において、特にソース（ドレイン）電極と
接続されたピクセル電極が、層間絶縁膜の欠陥を通して
下層の蓄積容量用電極と層間短絡を生じた場合の不具合
を補償する。 【構成】蓄積容量用下部電極８近傍のピクセル電極７に
スリット９を設け、更に、このスリット部の少なくとも
一部を遮蔽し、しかも切断すべきピクセル電極部を中空
とする不透明薄膜１０を前記層間絶縁膜を介してピクセ
ル電極７と相対応する位置に配置する。
Description
【０００１】
【産業上の利用分野】本発明は、蓄積容量を具備し、し
かも平面的にアレイ状に多数配置された薄膜トランジス
タ基板に関し、特に蓄積容量部の層間短絡不良を低減さ
せて高品質を具備する液晶パネルを高製造歩留りで提供
することのできる薄膜トランジスタ基板に関する。
かも平面的にアレイ状に多数配置された薄膜トランジス
タ基板に関し、特に蓄積容量部の層間短絡不良を低減さ
せて高品質を具備する液晶パネルを高製造歩留りで提供
することのできる薄膜トランジスタ基板に関する。
【０００２】
【従来の技術】従来、この種の薄膜トランジスタ基板は
図３に模式的平面図及び図４に模式的断面図を示すよう
に、ガラス基板１上にＩＴＯやクロム等の膜を所望の形
状に付着形成させてゲート電極２を形成すると共に蓄積
容量のための下部電極８をも形成する。次にゲート絶縁
膜及び蓄積容量のための絶縁膜として二酸化シリコンや
窒化シリコン等の層間絶縁膜３を所望の厚みに付着形成
させ、しかる後に能動素子として機能する非晶質シリコ
ン４あるいは多結晶シリコン、更には次工程で形成され
るドレイン５やソース６等の電極とオーミックコンタク
トを得るための高濃度のリンやボロン等を含むシリコン
薄膜（図示省略）を所望の形状に付着させて薄膜トラン
ジスタ部を形成する。
図３に模式的平面図及び図４に模式的断面図を示すよう
に、ガラス基板１上にＩＴＯやクロム等の膜を所望の形
状に付着形成させてゲート電極２を形成すると共に蓄積
容量のための下部電極８をも形成する。次にゲート絶縁
膜及び蓄積容量のための絶縁膜として二酸化シリコンや
窒化シリコン等の層間絶縁膜３を所望の厚みに付着形成
させ、しかる後に能動素子として機能する非晶質シリコ
ン４あるいは多結晶シリコン、更には次工程で形成され
るドレイン５やソース６等の電極とオーミックコンタク
トを得るための高濃度のリンやボロン等を含むシリコン
薄膜（図示省略）を所望の形状に付着させて薄膜トラン
ジスタ部を形成する。
【０００３】薄膜トランジスタ部のドレイン電極やソー
ス電極のための金属材料は一般に良導電体で不透明クロ
ムやアルミニウム等のスパッタ膜で構成され、液晶を表
示するためのピクセル電極７は、例えばソース電極６に
電気的に接続されたスパッタＩＴＯ膜，酸化スズ等の透
明電極で構成される。このピクセル電極７と蓄積容量下
部電極８との積層領域に狭まれた層間絶縁膜３の領域が
蓄積容量として機能し、薄膜トランジスタの動作によっ
てドレイン電極からソース電極へ移送された電荷を長時
間ピクセル電極に保存する機能を荷う。
ス電極のための金属材料は一般に良導電体で不透明クロ
ムやアルミニウム等のスパッタ膜で構成され、液晶を表
示するためのピクセル電極７は、例えばソース電極６に
電気的に接続されたスパッタＩＴＯ膜，酸化スズ等の透
明電極で構成される。このピクセル電極７と蓄積容量下
部電極８との積層領域に狭まれた層間絶縁膜３の領域が
蓄積容量として機能し、薄膜トランジスタの動作によっ
てドレイン電極からソース電極へ移送された電荷を長時
間ピクセル電極に保存する機能を荷う。
【０００４】
【発明が解決しようとする課題】上述した従来の薄膜ト
ランジスタ基板は、例えば蓄積容量形成領域の層間絶縁
膜に欠陥があった場合には、容易に下部電極８とピクセ
ル電極７とが電気的に短絡し、ドレイン電極からソース
電極を介してピクセル電極へ書き込まれた電荷が、容易
にピクセル電極部から失なわれるものであった。従っ
て、これらの欠陥を具備する薄膜トランジスタ基板を用
いて液晶を駆動した際に、例えば所謂ノーマルホワイト
モードで“黒”の画面をパネル全体に表示させた場合に
は、上記の欠陥蓄積容量部を具備する薄膜トランジスタ
相当部は“白”の画面を表示することになり、液晶パネ
ルの画像品質は著るしく低下するものであった。これら
の画像品質低下は、人間の視覚に直接的に訴える液晶パ
ネルの場合には是非とも避けなければならない課題であ
った。
ランジスタ基板は、例えば蓄積容量形成領域の層間絶縁
膜に欠陥があった場合には、容易に下部電極８とピクセ
ル電極７とが電気的に短絡し、ドレイン電極からソース
電極を介してピクセル電極へ書き込まれた電荷が、容易
にピクセル電極部から失なわれるものであった。従っ
て、これらの欠陥を具備する薄膜トランジスタ基板を用
いて液晶を駆動した際に、例えば所謂ノーマルホワイト
モードで“黒”の画面をパネル全体に表示させた場合に
は、上記の欠陥蓄積容量部を具備する薄膜トランジスタ
相当部は“白”の画面を表示することになり、液晶パネ
ルの画像品質は著るしく低下するものであった。これら
の画像品質低下は、人間の視覚に直接的に訴える液晶パ
ネルの場合には是非とも避けなければならない課題であ
った。
【０００５】しかも前記絶縁膜は一般に下部電極やピク
セル電極と共に透明な材料となっており、たとえ特定の
薄膜トランジスタの蓄積容量部に欠陥が存在することが
電気的に確認されたとしても、材質の透明性故に下層の
下部電極の欠陥部確認や絶縁膜欠損部の同定が困難とな
るものであった。
セル電極と共に透明な材料となっており、たとえ特定の
薄膜トランジスタの蓄積容量部に欠陥が存在することが
電気的に確認されたとしても、材質の透明性故に下層の
下部電極の欠陥部確認や絶縁膜欠損部の同定が困難とな
るものであった。
【０００６】
【課題を解決するための手段】本発明の薄膜トランジス
タ基板は、蓄積容量用下部電極近傍のピクセル電極部に
スリットを設け、しかもそのスリット部を中空とする形
状に不透明な薄膜を層間絶縁膜の下層に設け、蓄積容量
を提供する下部とピクセル電極とが絶縁膜等の欠陥によ
って電気的に短絡した場合には、このスリット部によっ
て狭くなったピクセル電極を切断して短絡不良の影響を
低減させるものである。
タ基板は、蓄積容量用下部電極近傍のピクセル電極部に
スリットを設け、しかもそのスリット部を中空とする形
状に不透明な薄膜を層間絶縁膜の下層に設け、蓄積容量
を提供する下部とピクセル電極とが絶縁膜等の欠陥によ
って電気的に短絡した場合には、このスリット部によっ
て狭くなったピクセル電極を切断して短絡不良の影響を
低減させるものである。
【０００７】
【作用】透明な下部電極上に積層された透明な絶縁膜と
透明なピクセル電極部とからなる蓄積容量部近傍におい
ては、最も上層に配置されたピクセル電極が最も視認性
が高くなる。従って、ピクセル電極のスリット部を下層
の視認性の低い下部電極に対応した位置近傍に配置する
ことによって、容易に下部電極の存在位置を推定するこ
とが可能になる。それ故ピクセル電極に設けられたスリ
ット部を切断することによって、下部電極を損傷させる
ことなくピクセル電極と下部電極とを電気的に分離する
ことができる。これは下部電極とピクセル電極との電気
的短絡を修復したことに外ならない。このように修復し
た薄膜トランジスタは蓄積容量を失なったために、ピク
セル電極上の電荷保持時間が正常部の半分程度に短かく
なるものの、液晶パネルの全黒表示面においては灰黒色
の表示を示すために、欠陥による画像品質の低下は最小
に抑えられる。しかもスリット部は一般に液晶が配向せ
ずに光が透過する領域であるが、この領域の大部分が中
空を具備する不透明薄膜で遮蔽されているために、漏れ
光が最小となり、表示品質の低下を防止することができ
る。
透明なピクセル電極部とからなる蓄積容量部近傍におい
ては、最も上層に配置されたピクセル電極が最も視認性
が高くなる。従って、ピクセル電極のスリット部を下層
の視認性の低い下部電極に対応した位置近傍に配置する
ことによって、容易に下部電極の存在位置を推定するこ
とが可能になる。それ故ピクセル電極に設けられたスリ
ット部を切断することによって、下部電極を損傷させる
ことなくピクセル電極と下部電極とを電気的に分離する
ことができる。これは下部電極とピクセル電極との電気
的短絡を修復したことに外ならない。このように修復し
た薄膜トランジスタは蓄積容量を失なったために、ピク
セル電極上の電荷保持時間が正常部の半分程度に短かく
なるものの、液晶パネルの全黒表示面においては灰黒色
の表示を示すために、欠陥による画像品質の低下は最小
に抑えられる。しかもスリット部は一般に液晶が配向せ
ずに光が透過する領域であるが、この領域の大部分が中
空を具備する不透明薄膜で遮蔽されているために、漏れ
光が最小となり、表示品質の低下を防止することができ
る。
【０００８】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の第１の実施例の平面図である。蓄積
容量のための下部電極８及び下部電極バスライン８′と
して厚み１０００オングストロームのクロムを所望の形
状に付着形成させ、次にゲート電極２及びゲート電極バ
スライン２′として厚み２０００オングストロームのク
ロムを所望の形状に付着形成させる。この際同時に遮光
用としての中空部を具備する不透明領域１０を形成させ
る。しかる後にゲート絶縁膜及び層間絶縁膜として厚み
２０００オングストロームの二酸化シリコンと厚み５０
００オングストロームの窒化シリコンを積層させて所望
の形状に付着形成させる（図示省略）。能動素子領域に
は厚み５０００オングストロームの非晶質シリコン薄膜
４、並びに次工程で形成されるドレイン電極とソース電
極とのコンタクト用としてのリンを含有する厚み１００
０オングストロームのシリコン薄膜（図示省略）を付着
させ所望の形状に形成する。次にドレイン電極５及びド
レイン電極バスライン５′，ソース電極６として厚み２
０００オングストロームのクロム薄膜を所望の形状に付
着形成させ、更に幅１０μｍのスリット９を具備する厚
み１０００オングストロームのＩＴＯ膜をソース電極と
一部積層させて所望の形状に付着形成させてピクセル電
極７を構成する。
る。図１は本発明の第１の実施例の平面図である。蓄積
容量のための下部電極８及び下部電極バスライン８′と
して厚み１０００オングストロームのクロムを所望の形
状に付着形成させ、次にゲート電極２及びゲート電極バ
スライン２′として厚み２０００オングストロームのク
ロムを所望の形状に付着形成させる。この際同時に遮光
用としての中空部を具備する不透明領域１０を形成させ
る。しかる後にゲート絶縁膜及び層間絶縁膜として厚み
２０００オングストロームの二酸化シリコンと厚み５０
００オングストロームの窒化シリコンを積層させて所望
の形状に付着形成させる（図示省略）。能動素子領域に
は厚み５０００オングストロームの非晶質シリコン薄膜
４、並びに次工程で形成されるドレイン電極とソース電
極とのコンタクト用としてのリンを含有する厚み１００
０オングストロームのシリコン薄膜（図示省略）を付着
させ所望の形状に形成する。次にドレイン電極５及びド
レイン電極バスライン５′，ソース電極６として厚み２
０００オングストロームのクロム薄膜を所望の形状に付
着形成させ、更に幅１０μｍのスリット９を具備する厚
み１０００オングストロームのＩＴＯ膜をソース電極と
一部積層させて所望の形状に付着形成させてピクセル電
極７を構成する。
【０００９】さて図１において蓄積容量部の下部電極８
とピクセル電極７とが層間短絡している場合には、スリ
ット部においてピクセル電極をレーザ光によって切断す
る。この操作によってピクセル電極７と下部電極８との
層間短絡不良は修復される。
とピクセル電極７とが層間短絡している場合には、スリ
ット部においてピクセル電極をレーザ光によって切断す
る。この操作によってピクセル電極７と下部電極８との
層間短絡不良は修復される。
【００１０】図２は本発明の第２の実施例を示す平面図
である。本実施例においてはピクセル電極７に設けたス
リット９を１箇所とし、これに伴って不透明薄膜１０の
形状を中空薄膜ではなく凹型としたものである。本実施
例の場合にも第１の実施例と同等の効果を呈するもので
ある。従って不透明薄膜の形状は特に限定されない。
である。本実施例においてはピクセル電極７に設けたス
リット９を１箇所とし、これに伴って不透明薄膜１０の
形状を中空薄膜ではなく凹型としたものである。本実施
例の場合にも第１の実施例と同等の効果を呈するもので
ある。従って不透明薄膜の形状は特に限定されない。
【００１１】上記実施例においては逆スタガー型薄膜ト
ランジスタを例にとって説明したが、本発明は当然のこ
とながら順スタガー型薄膜トランジスタに対しても適用
することができる。更にはまた本発明のスリット部のピ
クセル電極切断を液晶が充填されたパネル内において実
施した場合には、切断によるピクセル電極材料の液晶中
への混合量が少なくて済み、液晶の物理的特性の劣化が
最小となる効果も現れる。
ランジスタを例にとって説明したが、本発明は当然のこ
とながら順スタガー型薄膜トランジスタに対しても適用
することができる。更にはまた本発明のスリット部のピ
クセル電極切断を液晶が充填されたパネル内において実
施した場合には、切断によるピクセル電極材料の液晶中
への混合量が少なくて済み、液晶の物理的特性の劣化が
最小となる効果も現れる。
【００１２】
【発明の効果】以上説明したように本発明は、透明な蓄
積容量用下部電極の存在する近傍の透明なピクセル電極
部分にスリットを設け、しかも後に切断されるべきこの
スリット部のピクセル電極を中空とする不透明な薄膜を
合わせて配置したために、視認性の困難な透明電極を不
要に損傷させることなく、容易に所望とするピクセル電
極を最小の面積で切断することができる。しかも不透明
な中空薄膜は、液晶の駆動によって生じるスリット部か
らの光漏れ量を最小とすることができる。従って本発明
の薄膜トランジスタ基板を用いた液晶パネルは、全黒表
示画面において白点欠陥が著しく少なくなり、高画像品
質を提供するという効果を有する。
積容量用下部電極の存在する近傍の透明なピクセル電極
部分にスリットを設け、しかも後に切断されるべきこの
スリット部のピクセル電極を中空とする不透明な薄膜を
合わせて配置したために、視認性の困難な透明電極を不
要に損傷させることなく、容易に所望とするピクセル電
極を最小の面積で切断することができる。しかも不透明
な中空薄膜は、液晶の駆動によって生じるスリット部か
らの光漏れ量を最小とすることができる。従って本発明
の薄膜トランジスタ基板を用いた液晶パネルは、全黒表
示画面において白点欠陥が著しく少なくなり、高画像品
質を提供するという効果を有する。
【図１】本発明の第１の実施例を示す薄膜トランジスタ
基板の平面図である。
基板の平面図である。
【図２】本発明の第２の実施例を示す薄膜トランジスタ
基板の平面図である。
基板の平面図である。
【図３】従来の薄膜トランジスタ基板を示す平面図であ
る。
る。
【図４】図３のＡ−Ａ′線断面図である。
２ ゲート電極 ２′ ゲート電極バスライン ３ 絶縁膜 ４ 非晶質シリコン ５ ドレイン電極 ５′ ドレイン電極バスライン ６ ソース電極 ７ ピクセル電極 ８ 下部電極 ８′ 下部電極バスライン ９ スリット １０ 不透明薄膜
Claims (1)
- 【請求項１】 蓄積容量用下部電極と、ゲート電極と、
層間絶縁膜と、非晶質シリコン層と、ソース及びドレイ
ン電極と、ソース電極に接続されたピクセル電極とを具
備する薄膜トランジスタ基板において、前記下部電極近
傍のピクセル電極部にスリットを具備し、しかもスリッ
トの少なくとも一部が不透明薄膜で光学的に遮蔽されて
いることを特徴とする薄膜トランジスタ基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8681792A JPH05289101A (ja) | 1992-04-08 | 1992-04-08 | 薄膜トランジスタ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8681792A JPH05289101A (ja) | 1992-04-08 | 1992-04-08 | 薄膜トランジスタ基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05289101A true JPH05289101A (ja) | 1993-11-05 |
Family
ID=13897364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8681792A Withdrawn JPH05289101A (ja) | 1992-04-08 | 1992-04-08 | 薄膜トランジスタ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05289101A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000002802A (ko) * | 1998-06-23 | 2000-01-15 | 김영환 | 액정 표시 장치 |
| US6057905A (en) * | 1997-10-06 | 2000-05-02 | Sharp Kabushiki Kaisha | Liquid crystal display electrode with a slit formed around the periphery to shield the inner portion from external electric fields |
| KR100267995B1 (ko) * | 1997-10-30 | 2000-10-16 | 구자홍 | 액정표시장치 및 그 제조방법 |
| KR100267993B1 (ko) * | 1997-11-26 | 2000-10-16 | 구자홍 | 액정표시장치와그제조방법 |
-
1992
- 1992-04-08 JP JP8681792A patent/JPH05289101A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6057905A (en) * | 1997-10-06 | 2000-05-02 | Sharp Kabushiki Kaisha | Liquid crystal display electrode with a slit formed around the periphery to shield the inner portion from external electric fields |
| KR100267995B1 (ko) * | 1997-10-30 | 2000-10-16 | 구자홍 | 액정표시장치 및 그 제조방법 |
| KR100267993B1 (ko) * | 1997-11-26 | 2000-10-16 | 구자홍 | 액정표시장치와그제조방법 |
| KR20000002802A (ko) * | 1998-06-23 | 2000-01-15 | 김영환 | 액정 표시 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2924506B2 (ja) | アクティブマトリックス型液晶表示装置の画素構造 | |
| JP3953320B2 (ja) | 表示装置及びその製造方法 | |
| JP3263250B2 (ja) | 液晶表示装置 | |
| EP0338822B1 (en) | A liquid crystal active-matrix display device | |
| JP3418653B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| KR100250093B1 (ko) | 액티브 매트릭스 기판 및 그 제조 방법 | |
| US6259200B1 (en) | Active-matrix display apparatus | |
| JP3134866B2 (ja) | 液晶表示装置とその製造方法 | |
| US5426523A (en) | Liquid crystal display having a light blocking film on stepped portions | |
| JPH1031235A (ja) | 液晶表示装置 | |
| US6191832B1 (en) | Active matrix display device and methods for correcting defect thereof | |
| US7199853B2 (en) | Electro-optical device comprising a storage capacitor wherein the second capacitor electrode has a double layer electrode structure and method for manufacturing semiconductor element | |
| US20030071930A1 (en) | Active matrix type display | |
| JP2714069B2 (ja) | 液晶表示装置 | |
| EP0412831B1 (en) | An active matrix board | |
| JPH07128685A (ja) | 液晶表示装置 | |
| JPH04331922A (ja) | アクティブマトリクス表示装置 | |
| KR20060132460A (ko) | 전기광학장치, 그 제조 방법, 및 전자 기기 | |
| EP0564337B1 (fr) | Ecran d'affichage à masque optique et procédé de réalisation de cet écran | |
| JP2846351B2 (ja) | 液晶表示装置 | |
| JP3669082B2 (ja) | 液晶表示素子用薄膜トランジスタアレイ | |
| JP3423380B2 (ja) | 液晶表示装置 | |
| JPH05289101A (ja) | 薄膜トランジスタ基板 | |
| JPH09318935A (ja) | 液晶表示装置 | |
| JPH01274116A (ja) | 液晶ディスプレイパネルの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990608 |