JPH05284025A - A/d conversion circuit - Google Patents
A/d conversion circuitInfo
- Publication number
- JPH05284025A JPH05284025A JP8210792A JP8210792A JPH05284025A JP H05284025 A JPH05284025 A JP H05284025A JP 8210792 A JP8210792 A JP 8210792A JP 8210792 A JP8210792 A JP 8210792A JP H05284025 A JPH05284025 A JP H05284025A
- Authority
- JP
- Japan
- Prior art keywords
- threshold value
- digital
- analog
- conversion
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、入力されるアナログ形
式のデータをデジタル形式のデータに変換するアナログ
／デジタル（以下「Ａ／Ｄ」と称する）変換回路に関す
るものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog / digital (hereinafter referred to as "A / D") conversion circuit for converting input analog format data into digital format data.
【０００２】[0002]
【従来の技術】アナログ入力や周波数入力等をしきい値
（基準値）と比較してデジタル値に変換するＡ／Ｄ変換
回路が知られているが、これまでのＡ／Ｄ変換回路は、
しきい値群が１つのみであった為、次のような問題が生
じていた。2. Description of the Related Art An A / D conversion circuit is known which compares an analog input, a frequency input, etc. with a threshold value (reference value) and converts it into a digital value.
Since there is only one threshold group, the following problems have occurred.
【０００３】即ち、入力されたアナログ値としきい値と
がほぼ等しい時には、１ビット分の値に較べて充分に小
さな入力のゆらぎやノイズ等によってもデジタル変換後
のデジタル値は２値の出力を採り得るため、デジタル変
換ごとにデジタル出力が異なることがある。こうしたデ
ジタル値を基に数値演算や制御を行うと、同じ入力に対
して変換結果が異なってしまう。That is, when the input analog value and the threshold value are substantially equal to each other, the digital value after digital conversion becomes a binary output due to input fluctuations, noise, etc., which are sufficiently smaller than the value for one bit. Therefore, the digital output may differ for each digital conversion. If numerical calculation or control is performed based on such a digital value, the conversion result will be different for the same input.
【０００４】[0004]
【発明が解決しようとする課題】図３はアナログ入力の
波形図であり、図に基づき上記問題点を説明する。FIG. 3 is a waveform diagram of an analog input, and the above problems will be described based on the diagram.
【０００５】Ａ／Ｄ変換回路を、０（Ｖ）〜５（Ｖ）の
アナログ入力を１．０（Ｖ）づつ５段階にデジタル変換
するものであるとすると、しきい値はは１．０（Ｖ）刻
みで設定され、３（Ｖ）付近のしきい値は３．０（Ｖ）
となる。図に於て、入力されるアナログ波形は３．０
（Ｖ）付近でゆらいでいる。一方、最小ビット分に対応
するアナログ入力は１（Ｖ）であり、これに比べ図のア
ナログ入力のゆらぎは±０．０５（Ｖ）程度と充分に小
さいが、デジタル変換値はサンプリング時間Ｔ１，Ｔ
２，Ｔ３・・・の各々でデジタル変換出力値３，２，３
・・・を採ることになり、変換結果が不安定になってし
まう。Assuming that the A / D conversion circuit converts an analog input of 0 (V) to 5 (V) into 5 steps of 1.0 (V) each, the threshold value is 1.0. Set in increments of (V), threshold value near 3 (V) is 3.0 (V)
Becomes In the figure, the input analog waveform is 3.0
(V) It is fluctuating near. On the other hand, the analog input corresponding to the minimum bit amount is 1 (V), and the fluctuation of the analog input in the figure is sufficiently small at about ± 0.05 (V), but the digital conversion value is the sampling time T1, T
2, T3 ... Digitally converted output value 3, 2, 3
... is taken, and the conversion result becomes unstable.
【０００６】本発明は、この様な事情に鑑みなされたも
のであり、Ａ／Ｄ変換回路に於て、デジタル変換時の最
小ビット分に対応するアナログ値に比べて充分に小さい
アナログ入力のゆらぎやノイズ等があっても、デジタル
変換後のデジタル変換出力値が２値の間でゆらぐことを
防止できるＡ／Ｄ変換回路を提供することを目的とす
る。The present invention has been made in view of such circumstances, and in the A / D conversion circuit, the fluctuation of the analog input which is sufficiently smaller than the analog value corresponding to the minimum bit amount at the time of digital conversion. It is an object of the present invention to provide an A / D conversion circuit that can prevent the digital conversion output value after digital conversion from fluctuating between two values even if there is noise or the like.
【０００７】[0007]
【課題を解決するための手段】本発明のＡ／Ｄ変換回路
は、入力されるアナログ形式のデータをデジタル形式の
データに変換するＡ／Ｄ変換回路に於て、デジタル変換
の為の第１のしきい値群を記憶する第１しきい値記憶手
段と、デジタル変換の為の第２のしきい値群を記憶する
第２しきい値記憶手段と、前記第１乃至第２の記憶手段
のいずれか一方を選択する選択手段と、該選択手段によ
り選択されたしきい値によりアナログ形式のデータをデ
ジタル形式のデータに変換するＡ／Ｄ変換手段と、前記
選択されたしきい値群の中から前記変換されたデジタル
値に最も近いしきい値を抽出するしきい値決定手段と、
該決定手段により抽出されたしきい値と前記変換された
デジタル値との差を検出する検出手段と、該検出手段に
より検出された差とあらかじめ設定された切り替え限界
値とを比較する比較手段と、前記比較手段の比較結果に
より前記選択手段に記憶手段の切り替えを指示する制御
手段とよりなる。The A / D conversion circuit of the present invention is an A / D conversion circuit for converting input analog format data into digital format data. Threshold value storing means for storing the threshold value group, the second threshold value storing means for storing the second threshold value group for digital conversion, and the first and second storing means. Of the selected threshold value group, selecting means for selecting either one of the above, and A / D conversion means for converting analog format data into digital format data by the threshold value selected by the selecting means. Threshold value determining means for extracting a threshold value closest to the converted digital value from among;
Detecting means for detecting a difference between the threshold value extracted by the determining means and the converted digital value; and comparing means for comparing the difference detected by the detecting means with a preset switching limit value. And a control means for instructing the selection means to switch the storage means according to the comparison result of the comparison means.
【０００８】[0008]
【作用】第１及び第２のしきい値記憶手段を具備し、選
択手段により選択されたいずれか一方の記憶手段のしき
い値によりＡ／Ｄ変換がなされる。変換に使用したしき
い値と入力アナログ値との差と、所定の切り替え限界値
とを比較して、その比較結果により、前記記憶手段を切
り替え、その記憶手段のしきい値によりＡ／Ｄ変換を行
い、その変換結果を出力する。The first and second threshold value storage means are provided, and A / D conversion is performed by the threshold value of one of the storage means selected by the selection means. The difference between the threshold value used for conversion and the input analog value is compared with a predetermined switching limit value, the storage means is switched according to the comparison result, and A / D conversion is performed by the threshold value of the storage means. And output the conversion result.
【０００９】[0009]
【実施例】以下、本発明のＡ／Ｄ変換回路を図面に基づ
き説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An A / D conversion circuit of the present invention will be described below with reference to the drawings.
【００１０】図１は本発明のＡ／Ｄ変換回路の概略シス
テム構成図である。FIG. 1 is a schematic system configuration diagram of an A / D conversion circuit of the present invention.
【００１１】図に於て、（１０）は第１のしきい値群を
記憶する第１しきい値記憶部、（２０）は第２のしきい
値群を記憶する第２しきい値記憶部であり、第２のしき
い値群は第１のしきい値群を少しずらした比較値の集合
となっている。In the figure, (10) is a first threshold value storage section for storing a first threshold value group, and (20) is a second threshold value storage section for storing a second threshold value group. The second threshold group is a set of comparison values that are slightly shifted from the first threshold group.
【００１２】[0012]
【表１】 [Table 1]
【００１３】表１は前記しきい値群の例を示したもので
あり、表は、入力アナログ値０（Ｖ）から５（Ｖ）を５
階調にデジタル変換する場合のしきい値群を示してお
り、第２のしきい値群は第１のしきい値群より０．２
（Ｖ）だけ高い値に設定されている。Table 1 shows an example of the threshold value group. In the table, the input analog values 0 (V) to 5 (V) are changed to 5 (V).
The threshold value group in the case of digital conversion into gradation is shown, and the second threshold value group is 0.2 more than the first threshold value group.
It is set to a high value by (V).
【００１４】（３０）は第１及び第２のしきい値記憶部
を切り替える為の選択部、（４０）はアナログ入力をデ
ジタル値に変換して、変換結果を出力する為のＡ／Ｄ変
換部である。(30) is a selector for switching between the first and second threshold storages, and (40) is an A / D converter for converting an analog input into a digital value and outputting the conversion result. It is a department.
【００１５】次に、図３に示したような波形のアナログ
入力があった場合を例にとって、本発明のＡ／Ｄ変換回
路の動作を図２に示したフローチャートを参照しつつ説
明する。Next, the operation of the A / D conversion circuit of the present invention will be described with reference to the flow chart shown in FIG. 2 by taking as an example the case where there is an analog input having a waveform as shown in FIG.
【００１６】入力されたアナログ値は選択部（３０）に
より選択されたしきい値記憶部（第１乃至第２しきい値
記憶部）のしきい値群のしきい値によりデジタル変換さ
れる（ステップ１）。ここでのデジタル値は必要とする
デジタルビット数より桁の多い値となる。今、第１のし
きい値群が選択されているとすると、Ｔ１時のデジタル
値は３．０３（Ｖ）となる。The input analog value is digitally converted by the threshold value of the threshold value group of the threshold value storage section (first or second threshold value storage section) selected by the selection section (30) ( Step 1). The digital value here has more digits than the required number of digital bits. Now, assuming that the first threshold value group is selected, the digital value at T1 is 3.03 (V).
【００１７】次に、ステップ１で求めたデジタル値と第
１のしきい値群のしきい値の小さなものから順に比較
し、一番値が近いしきい値（Ａｎ）を求める（ステップ
２）。本実施例では第１のしきい値群より３．０（Ｖ）
のしきい値が選択される。Next, the digital values obtained in step 1 and the threshold values of the first threshold value group are compared in order, and the threshold value (An) having the closest value is obtained (step 2). .. In this embodiment, 3.0 (V) from the first threshold group
Is selected.
【００１８】次に、ステップ２で求めたしきい値（Ａ
ｎ）とステップ１で求めたデジタル値との差（Ｘ）を求
める（ステップ３）。本実施例に於て前記差（Ｘ）は、
０．０３（Ｖ）となる。Next, the threshold value (A
The difference (X) between n) and the digital value obtained in step 1 is obtained (step 3). In this embodiment, the difference (X) is
It becomes 0.03 (V).
【００１９】次に、あらかじめ設定した切り替え限界値
（Ｙ）と前記差（Ｘ）とを比較する（ステップ４）。Next, the preset switching limit value (Y) is compared with the difference (X) (step 4).
【００２０】ステップ４に於て、差（Ｘ）の方が切り替
え限界値（Ｙ）より小さい時には、ステップ５に移行
し、選択部（３０）により、しきい値群が第２しきい値
記憶部（２０）に切り替えられ、Ａ／Ｄ変換がなされ、
変換結果が出力される（ステップ７）。In step 4, when the difference (X) is smaller than the switching limit value (Y), the process proceeds to step 5, and the selection unit (30) causes the threshold value group to store the second threshold value. Part (20), A / D conversion is done,
The conversion result is output (step 7).
【００２１】一方、ステップ４に於て、差（Ｘ）の方が
切り替え限界値（Ｙ）より大きい時には、ステップ６に
移行し、現在選択されているしきい値群（第１しきい値
群）により、Ａ／Ｄ変換がなされ、変換結果が出力され
る（ステップ７）。On the other hand, in step 4, when the difference (X) is larger than the switching limit value (Y), the process proceeds to step 6 and the currently selected threshold value group (first threshold value group). ), A / D conversion is performed and the conversion result is output (step 7).
【００２２】一つのサンプリングに対する処理が終了す
ると、ステップ１に戻り次のサンプリングに対する処理
が実行される（ステップ８）。この処理は電源が切られ
るまで、又は、信号入力が無くなるまで繰り返し実行さ
れる。When the process for one sampling is completed, the process returns to step 1 and the process for the next sampling is executed (step 8). This process is repeatedly executed until the power is turned off or no signal is input.
【００２３】実施例に於て、切り替え限界値は０．１
（Ｖ）に設定されており、Ｔ１時の差（Ｘ）は０．０３
（Ｖ）である為、しきい値群は第２しきい値記憶部（２
０）に切り替わり、第２しきい値群によりデジタル変換
がなされ、Ｔ１時は２が出力される。Ｔ１時のデジタル
変換が終了すると、次のサンプリングがＴ２時に行われ
同様な動作によりデジタル変換出力２が出力される。以
下、同様にＴ３時・・・に於て、デジタル変換が実行さ
れる。In the embodiment, the switching limit value is 0.1.
It is set to (V) and the difference (X) at T1 is 0.03.
(V), the threshold group is the second threshold storage unit (2
0), digital conversion is performed by the second threshold value group, and 2 is output at T1. When the digital conversion at T1 is completed, the next sampling is performed at T2 and the digital conversion output 2 is output by the same operation. Thereafter, similarly, digital conversion is executed at T3 ...
【００２４】[0024]
【発明の効果】以上説明したように本発明のＡ／Ｄ変換
回路によれば、アナログ入力に小さなゆらぎやノイズ等
があってもに安定してデジタル出力をすることができ
る。As described above, according to the A / D conversion circuit of the present invention, stable digital output can be achieved even if the analog input has small fluctuations or noise.
【図１】本発明のＡ／Ｄ変換回路の概略システム構成図
である。FIG. 1 is a schematic system configuration diagram of an A / D conversion circuit of the present invention.
【図２】本発明のＡ／Ｄ変換回路の動作フローチャート
である。FIG. 2 is an operation flowchart of the A / D conversion circuit of the present invention.
【図３】アナログ入力の波形図である。FIG. 3 is a waveform diagram of an analog input.
１０ 第１しきい値記憶部 ２０ 第２しきい値記憶部 ３０ 選択部 ４０ Ａ／Ｄ変換部 10 1st threshold value storage section 20 2nd threshold value storage section 30 Selection section 40 A / D conversion section
Claims (1)
タル形式のデータに変換するアナログ／デジタル変換回
路に於て、 デジタル変換の為の第１のしきい値群を記憶する第１し
きい値記憶手段と、デジタル変換の為の第２のしきい値
群を記憶する第２しきい値記憶手段と、前記第１乃至第
２の記憶手段のいずれか一方を選択する選択手段と、該
選択手段により選択されたしきい値によりアナログ形式
のデータをデジタル形式のデータに変換するアナログ／
デジタル変換手段と、前記選択されたしきい値群の中か
ら前記変換されたデジタル値に最も近いしきい値を抽出
するしきい値決定手段と、該決定手段により抽出された
しきい値と前記変換されたデジタル値との差を検出する
検出手段と、該検出手段により検出された差とあらかじ
め設定された切り替え限界値とを比較する比較手段と、
前記比較手段の比較結果により前記選択手段に記憶手段
の切り替えを指示する制御手段とを具備したことを特徴
とするアナログ／デジタル変換回路。1. An analog / digital conversion circuit for converting input analog format data into digital format data, a first threshold value memory for storing a first threshold value group for digital conversion. Means, second threshold value storage means for storing a second threshold value group for digital conversion, selection means for selecting one of the first and second storage means, and the selection means. Analog / converts analog data into digital data according to the threshold value selected by
Digital converting means, threshold value determining means for extracting a threshold value closest to the converted digital value from the selected threshold value group, threshold value extracted by the determining means, and Detecting means for detecting a difference from the converted digital value, and comparing means for comparing the difference detected by the detecting means with a preset switching limit value,
An analog / digital conversion circuit comprising: a control unit for instructing the selection unit to switch the storage unit according to the comparison result of the comparison unit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8210792A JPH05284025A (en) | 1992-04-03 | 1992-04-03 | A/d conversion circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8210792A JPH05284025A (en) | 1992-04-03 | 1992-04-03 | A/d conversion circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05284025A true JPH05284025A (en) | 1993-10-29 |
Family
ID=13765187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8210792A Pending JPH05284025A (en) | 1992-04-03 | 1992-04-03 | A/d conversion circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05284025A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021117133A1 (en) * | 2019-12-10 | 2021-06-17 | 日本電信電話株式会社 | A/d converter |
-
1992
- 1992-04-03 JP JP8210792A patent/JPH05284025A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021117133A1 (en) * | 2019-12-10 | 2021-06-17 | 日本電信電話株式会社 | A/d converter |
| JPWO2021117133A1 (en) * | 2019-12-10 | 2021-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06188838A (en) | Sampling rate converter | |
| KR970060681A (en) | Digital filter | |
| NL192710C (en) | A / D converter. | |
| EP0865158A2 (en) | Sampling frequency conversion apparatus and fractional frequency dividing apparatus for sampling frequency conversion | |
| US5051939A (en) | Vector data retrieval apparatus | |
| EP0338837A2 (en) | Analog-digital converting circuit having high resolution and low power consumption | |
| EP0876704B1 (en) | Switched-mode power supply with state information | |
| JPH05284025A (en) | A/d conversion circuit | |
| EP0586228B1 (en) | Circuit for calculating DC value in digital recording and reproducing system | |
| JP2656024B2 (en) | Modulation circuit | |
| EP0266159B1 (en) | Digital muting circuit | |
| US4931972A (en) | Multiple-input digital filter | |
| JP2719655B2 (en) | Waveform signal converter | |
| US5710775A (en) | Error allowing pattern matching circuit | |
| US5257301A (en) | Direct digital frequency multiplier | |
| EP0743633A2 (en) | Speech reproducing device capable of reproducing long-time speech with reduced memory | |
| US5684483A (en) | Floating point digital to analog converter | |
| JPH0883167A (en) | Random number generation circuit | |
| US20040104834A1 (en) | Data slicer | |
| JPH0756607A (en) | Device/method for outputting fuzzy inference result | |
| JPH0568912B2 (en) | ||
| JP2570982B2 (en) | Phase detection circuit | |
| JP2619137B2 (en) | A / D converter | |
| JP3223555B2 (en) | Waveform reading device | |
| US7277906B2 (en) | Method for determining an output value having a lowest error value from an input value |