JPH05283978A - サンプリングレート変換装置 - Google Patents
サンプリングレート変換装置Info
- Publication number
- JPH05283978A JPH05283978A JP4105978A JP10597892A JPH05283978A JP H05283978 A JPH05283978 A JP H05283978A JP 4105978 A JP4105978 A JP 4105978A JP 10597892 A JP10597892 A JP 10597892A JP H05283978 A JPH05283978 A JP H05283978A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- conversion
- sub
- equation
- sampling rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
- H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
- H03H17/0685—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being rational
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0102—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving the resampling of the incoming video signal
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】本発明は、サンプリングレート変換装置に関
し、1組のフイルタ係数で双方向にサンプリングレート
を変換する場合も、変換時のDCゲインを一定にする。 【構成】第1及び第2の周波数L及びMに応じた配列に
一定の規則で並べ、その係数配列についてそれぞれ行方
向及び列方向のの総和を等しくするように操作してフイ
ルタ係数として与えるようにしたことにより、1組のフ
イルタ係数で双方向にサンプリングレートを変換する場
合も、変換時のDCゲインを一定にし得る。
し、1組のフイルタ係数で双方向にサンプリングレート
を変換する場合も、変換時のDCゲインを一定にする。 【構成】第1及び第2の周波数L及びMに応じた配列に
一定の規則で並べ、その係数配列についてそれぞれ行方
向及び列方向のの総和を等しくするように操作してフイ
ルタ係数として与えるようにしたことにより、1組のフ
イルタ係数で双方向にサンプリングレートを変換する場
合も、変換時のDCゲインを一定にし得る。
Description
【0001】
【目次】以下の順序で本発明を説明する。 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段(図1、図10及び図11) 作用(図1、図10及び図11) 実施例 (1)サンプリングレート変換の原理(図10及び図1
1) (2)サンプリングレート変換装置の条件(図10及び
図11) (3)魔方陣DCゲイン合わせ(図1〜図9) (4)実施例の効果 発明の効果
1) (2)サンプリングレート変換装置の条件(図10及び
図11) (3)魔方陣DCゲイン合わせ(図1〜図9) (4)実施例の効果 発明の効果
【0002】
【産業上の利用分野】本発明はサンプリングレート変換
装置に関し、特にデイジタル信号のサンプリング周波数
を双方向で変換するものに適用し得る。
装置に関し、特にデイジタル信号のサンプリング周波数
を双方向で変換するものに適用し得る。
【0003】
【従来の技術】従来、例えば所定のフオーマツトでデイ
ジタル信号化されたビデオ信号やオーデイオ信号を異な
るフオーマツトに変換する際、デイジタル信号のサンプ
リング周波数を例えば周波数Lから周波数Mに変換した
り、逆に周波数Mから周波数Lに変換する必要がある。
ジタル信号化されたビデオ信号やオーデイオ信号を異な
るフオーマツトに変換する際、デイジタル信号のサンプ
リング周波数を例えば周波数Lから周波数Mに変換した
り、逆に周波数Mから周波数Lに変換する必要がある。
【0004】このようにサンプリング周波数を変換する
ためサンプリングレート変換装置が用いられている。な
おサンプリングレート変換装置を用いて、サンプリング
周波数を周波数Lから周波数Mに変換するすなわちL/
M倍する場合(以下これをM:L変換と呼ぶ)のフイル
タ係数は、理論上はサンプリング周波数を周波数Mから
周波数Lに変換するすなわちM/L倍する場合(以下こ
れをM:L変換と呼ぶ)のフイルタ係数と同一にでき
る。
ためサンプリングレート変換装置が用いられている。な
おサンプリングレート変換装置を用いて、サンプリング
周波数を周波数Lから周波数Mに変換するすなわちL/
M倍する場合(以下これをM:L変換と呼ぶ)のフイル
タ係数は、理論上はサンプリング周波数を周波数Mから
周波数Lに変換するすなわちM/L倍する場合(以下こ
れをM:L変換と呼ぶ)のフイルタ係数と同一にでき
る。
【0005】
【発明が解決しようとする課題】ところがかかる構成の
サンプリングレート変換装置においては、サンプリング
レートを変換した際、サンプリングレート変換装置に直
流成分(DC)を入力した場合の出力(DCゲイン)が
毎出力ごとに変動する。これはフイルタ係数を量子化す
る際の量子化誤差のためである。
サンプリングレート変換装置においては、サンプリング
レートを変換した際、サンプリングレート変換装置に直
流成分(DC)を入力した場合の出力(DCゲイン)が
毎出力ごとに変動する。これはフイルタ係数を量子化す
る際の量子化誤差のためである。
【0006】そこでこのようなDCゲインの変動を一定
にするため、量子化後のフイルタ係数の値を操作する必
要がある。従来サンプリングレート変換装置では、例え
ばM:L変換時のDCゲインが全ての位相において一定
になるようにフイルタ係数を操作した場合、L:M変換
時のDCゲインを一定にはできなかつた。
にするため、量子化後のフイルタ係数の値を操作する必
要がある。従来サンプリングレート変換装置では、例え
ばM:L変換時のDCゲインが全ての位相において一定
になるようにフイルタ係数を操作した場合、L:M変換
時のDCゲインを一定にはできなかつた。
【0007】従つてM:L変換する場合とL:M変換す
る場合とでフイルタ係数が異なり、このためM:L変換
及びL:M変換の双方を可能とするサンプリングレート
変換装置を実現しようとすると、各々の変換ごとに独立
した2組のフイルタ係数が必要となり、結局ハードウエ
アの制約上フイルタ係数を1組しか持ち得ない場合に
は、いずれかの変換時のDCゲインが一定ではなくなる
という問題があつた。
る場合とでフイルタ係数が異なり、このためM:L変換
及びL:M変換の双方を可能とするサンプリングレート
変換装置を実現しようとすると、各々の変換ごとに独立
した2組のフイルタ係数が必要となり、結局ハードウエ
アの制約上フイルタ係数を1組しか持ち得ない場合に
は、いずれかの変換時のDCゲインが一定ではなくなる
という問題があつた。
【0008】本発明は以上の点を考慮してなされたもの
で、1組のフイルタ係数で双方向にサンプリングレート
を変換する場合も、変換時のDCゲインを一定にし得る
サンプリングレート変換装置を提案しようとするもので
ある。
で、1組のフイルタ係数で双方向にサンプリングレート
を変換する場合も、変換時のDCゲインを一定にし得る
サンプリングレート変換装置を提案しようとするもので
ある。
【0009】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、デイジタル信号のサンプリング周
波数をL/M倍又はM/L倍して、第1の周波数L又は
第2の周波数Mから第2の周波数M又は第1の周波数L
に変換するデイジタルフイルタ構成のサンプリングレー
ト変換装置1において、デイジタルフイルタ2、3、4
に与えるフイルタ係数Wを第1及び第2の周波数L及び
Mに応じた配列wl,m (k) 、El,m (k)に一定の規則で
並べ、その係数配列wl,m (k) 、El,m (k) のうち第1
の周波数Lに応じた数存在する行方向の総和SL (l) を
等しくすると共に、第2の周波数Mに応じた数存在する
列方向の総和SM (m) を等しくしてフイルタ係数Wとし
て与えるようにした。
め本発明においては、デイジタル信号のサンプリング周
波数をL/M倍又はM/L倍して、第1の周波数L又は
第2の周波数Mから第2の周波数M又は第1の周波数L
に変換するデイジタルフイルタ構成のサンプリングレー
ト変換装置1において、デイジタルフイルタ2、3、4
に与えるフイルタ係数Wを第1及び第2の周波数L及び
Mに応じた配列wl,m (k) 、El,m (k)に一定の規則で
並べ、その係数配列wl,m (k) 、El,m (k) のうち第1
の周波数Lに応じた数存在する行方向の総和SL (l) を
等しくすると共に、第2の周波数Mに応じた数存在する
列方向の総和SM (m) を等しくしてフイルタ係数Wとし
て与えるようにした。
【0010】
【作用】第1及び第2の周波数L及びMに応じた配列w
l,m (k) 、El,m (k) に一定の規則で並べ、その係数配
列wl,m (k) 、El,m (k) についてそれぞれ行方向及び
列方向の総和SL (l) 、SM (m) を等しくするように操
作してフイルタ係数Wとして与えるようにしたことによ
り、1組のフイルタ係数Wで双方向にサンプリングレー
トを変換する場合も、変換時のDCゲインを一定にし得
る。
l,m (k) 、El,m (k) に一定の規則で並べ、その係数配
列wl,m (k) 、El,m (k) についてそれぞれ行方向及び
列方向の総和SL (l) 、SM (m) を等しくするように操
作してフイルタ係数Wとして与えるようにしたことによ
り、1組のフイルタ係数Wで双方向にサンプリングレー
トを変換する場合も、変換時のDCゲインを一定にし得
る。
【0011】
【実施例】以下図面について、本発明の一実施例を詳述
する。
する。
【0012】(1)サンプリングレート変換の原理 この実施例に適用したマルチレートデイジタル信号処理
によるサンプリングレート変換の原理について説明す
る。まずデイジタル信号のサンプリングレートをL/M
倍に変換、すなわちサンプリングレート変換をM:L変
換する場合を考える。このとき変換後のサンプリング周
波数f′S は、変換前のサンプリング周波数fS を用い
て次式、
によるサンプリングレート変換の原理について説明す
る。まずデイジタル信号のサンプリングレートをL/M
倍に変換、すなわちサンプリングレート変換をM:L変
換する場合を考える。このとき変換後のサンプリング周
波数f′S は、変換前のサンプリング周波数fS を用い
て次式、
【数1】 のように表される。
【0013】このM:L変換は、サンプリング周波数f
S による入力系列x(n)をL倍にオーバーサンプリン
グした後、1/M倍に間引くことにより実現するように
なされている。なお実際上MがLより大の場合(M>
L)をアツプコンバージヨン(補間)と呼び、Mがより
小の場合(M<L)をダウンコンバージヨン(間引き)
と呼ぶ。
S による入力系列x(n)をL倍にオーバーサンプリン
グした後、1/M倍に間引くことにより実現するように
なされている。なお実際上MがLより大の場合(M>
L)をアツプコンバージヨン(補間)と呼び、Mがより
小の場合(M<L)をダウンコンバージヨン(間引き)
と呼ぶ。
【0014】図10ではM=4、L=3の場合のM:L
変換を示し、以下M:L変換の流れを説明する。すなわ
ちまず図10(A)に示すように、サンプリング周波数
fSにより原信号をサンプリングした系列をx(n)と
し、M:L変換の入力系列とする。
変換を示し、以下M:L変換の流れを説明する。すなわ
ちまず図10(A)に示すように、サンプリング周波数
fSにより原信号をサンプリングした系列をx(n)と
し、M:L変換の入力系列とする。
【0015】次に図10(B)に示すように入力系列x
(n)をL倍にオーバーサンプリングする。この際入力
系列x(n)のサンプル間に等間隔にL−1個の零サン
プル(値が0のサンプル)を挿入し、これを系列w
(k)とする。この系列w(k)のサンプリング周波数
は、L・fS となる。
(n)をL倍にオーバーサンプリングする。この際入力
系列x(n)のサンプル間に等間隔にL−1個の零サン
プル(値が0のサンプル)を挿入し、これを系列w
(k)とする。この系列w(k)のサンプリング周波数
は、L・fS となる。
【0016】続いて図10(C)に示すように系列w
(k)に対し、min {fS /2、f′S /2}に帯域制
限するデイジタルフイルタ構成のローパスフイルタをか
け、このローパスフイルタの出力系列をv(k)とす
る。
(k)に対し、min {fS /2、f′S /2}に帯域制
限するデイジタルフイルタ構成のローパスフイルタをか
け、このローパスフイルタの出力系列をv(k)とす
る。
【0017】さらに図10(D)に示すように、ローパ
スフイルタの出力系列v(k)を1/M倍に間引いた系
列が出力系列y(m)となる。この出力系列y(m)の
サンプリング周波数が(L/M)・fS (=f′S )と
なる。(図10(d) 参照)
スフイルタの出力系列v(k)を1/M倍に間引いた系
列が出力系列y(m)となる。この出力系列y(m)の
サンプリング周波数が(L/M)・fS (=f′S )と
なる。(図10(d) 参照)
【0018】このようなM:L変換のサンプリングレー
ト変換装置は、図11に示すように、オーバーサンプリ
ングフイルタ2、レートコンバートフイルタ3及びサブ
フイルタ4より構成されている。また図10(C)につ
いて上述したローパスフイルタをレートコンバートフイ
ルタ3と呼ぶ。
ト変換装置は、図11に示すように、オーバーサンプリ
ングフイルタ2、レートコンバートフイルタ3及びサブ
フイルタ4より構成されている。また図10(C)につ
いて上述したローパスフイルタをレートコンバートフイ
ルタ3と呼ぶ。
【0019】実際上図10からも明かなように、出力系
列y(m)は、入力系列x(n)の位相を 360/L度ず
つずらした値(L個存在する)のうちいずれかである。
これらの値のそれぞれを求めるフイルタをサブフイルタ
4と呼ぶ。サブフイルタ4の係数は、レートコンバータ
フイルタ3の係数のL個とびの値からなる部分集合とな
る。
列y(m)は、入力系列x(n)の位相を 360/L度ず
つずらした値(L個存在する)のうちいずれかである。
これらの値のそれぞれを求めるフイルタをサブフイルタ
4と呼ぶ。サブフイルタ4の係数は、レートコンバータ
フイルタ3の係数のL個とびの値からなる部分集合とな
る。
【0020】(2)サンプリングレート変換装置の条件 サンプリングレート変換装置1を設計する際のレートコ
ンバータフイルタ3の係数を設定する場合の条件を示
す。ここでレートコンバータフイルタ3の係数をa
n (n=0、1、2、……、N)とおく。なお簡単のた
めレートコンバータフイルタ3の次数はN=j・M・L
(jは自然数)とする。
ンバータフイルタ3の係数を設定する場合の条件を示
す。ここでレートコンバータフイルタ3の係数をa
n (n=0、1、2、……、N)とおく。なお簡単のた
めレートコンバータフイルタ3の次数はN=j・M・L
(jは自然数)とする。
【0021】まずレートコンバータフイルタ3の係数
を、M:L変換のサブフイルタ係数とL:M変換のサブ
フイルタ係数にグループ分けする。このようにすれば
M:L変換サブフイルタ係数はL組存在し、次数Np1は
Np1=N/Lとなる。ここでi番目のM:L変換サブフ
イルタの係数は次式、
を、M:L変換のサブフイルタ係数とL:M変換のサブ
フイルタ係数にグループ分けする。このようにすれば
M:L変換サブフイルタ係数はL組存在し、次数Np1は
Np1=N/Lとなる。ここでi番目のM:L変換サブフ
イルタの係数は次式、
【数2】 で表される。これに対してL:M変換サブフイルタ係数
はM組存在し、次数NpmはNpm=N/Mとなる。ここで
i番目のL:M変換サブフイルタの係数は次式、
はM組存在し、次数NpmはNpm=N/Mとなる。ここで
i番目のL:M変換サブフイルタの係数は次式、
【数3】 で表される。
【0022】ここでM:L変換サブフイルタ及びL:M
変換サブフイルタの係数に対して、次式
変換サブフイルタの係数に対して、次式
【数4】
【数5】 で表されるような条件を与える。レートコンバータフイ
ルタ3の係数が、上述した(4)式及び(5)式の条件
を同時に満たせば、M:L変換のみならず、L:M変換
においても、同一のレートコンバータフイルタ3の係数
を用いることが可能となる。
ルタ3の係数が、上述した(4)式及び(5)式の条件
を同時に満たせば、M:L変換のみならず、L:M変換
においても、同一のレートコンバータフイルタ3の係数
を用いることが可能となる。
【0023】(3)魔方陣DCゲイン合わせ この実施例のサンプリングレート変換装置1の場合、魔
方陣DCゲイン合わせと呼ぶアルゴリズムを用いること
によつて、M:L変換時及びL:M変換時のいずれに対
しても、DCゲインが一定となるようにフイルタ係数を
操作する。この結果M:L変換及びL:M変換の双方を
実現する場合、1組のフイルタ係数を共有し得るように
なされている。
方陣DCゲイン合わせと呼ぶアルゴリズムを用いること
によつて、M:L変換時及びL:M変換時のいずれに対
しても、DCゲインが一定となるようにフイルタ係数を
操作する。この結果M:L変換及びL:M変換の双方を
実現する場合、1組のフイルタ係数を共有し得るように
なされている。
【0024】ここでまず魔方陣DCゲイン合わせのアル
ゴリズムを説明する。操作の対象となるのは、量子化後
のフイルタ係数aq (n)(n=0、1、2、……、N
−1)で、量子化前の係数a(n)との量子化誤差をe
q (n)(=a(n)−aq(n))とする。
ゴリズムを説明する。操作の対象となるのは、量子化後
のフイルタ係数aq (n)(n=0、1、2、……、N
−1)で、量子化前の係数a(n)との量子化誤差をe
q (n)(=a(n)−aq(n))とする。
【0025】このアルゴリズムでは、DCゲイン合わせ
による量子化誤差の増大を常に最小にするようになされ
ている。なお簡単のためフイルタ次数はN=j・M・L
(jは自然数)とする。また量子化操作の際の係数規格
化は、次式
による量子化誤差の増大を常に最小にするようになされ
ている。なお簡単のためフイルタ次数はN=j・M・L
(jは自然数)とする。また量子化操作の際の係数規格
化は、次式
【数6】 の式を満たすように行われているものとする。ここでb
c は係数のビツト長である。
c は係数のビツト長である。
【0026】(3−1)魔方陣DCゲイン合わせの準備 ここで魔方陣DCゲイン合わせの準備として、まず量子
化後のフイルタ係数aq (n)を、次式
化後のフイルタ係数aq (n)を、次式
【数7】 で表される三次元配列に代入と共に、量子化誤差e
q (n)も同様に三次元配列El,m (k)に代入する。
q (n)も同様に三次元配列El,m (k)に代入する。
【0027】さらに、L個のM:L変換サブフイルタの
係数の総和SL (l)を次式、
係数の総和SL (l)を次式、
【数8】 で求め、同様にしてM個のL:M変換サブフイルタの係
数の総和SM (m)を次式
数の総和SM (m)を次式
【数9】 で求める。
【0028】ここで、DCレベルを一定にするために
は、M:L変換サブフイルタについては、上述した
(4)式及び(6)式より、次式
は、M:L変換サブフイルタについては、上述した
(4)式及び(6)式より、次式
【数10】 の条件が存在する。同様にL:M変換サブフイルタにつ
いては、上述した(5)式及び(6)式より、次式
いては、上述した(5)式及び(6)式より、次式
【数11】 の条件が存在する。
【0029】従つて上述した(10)式及び(11)式の二
つの条件を同時に満たすようにWl,m (k)の配列要素
を操作すれば、M:L変換サブフイルタ及びL:M変換
サブフイルタの双方向についてDCレベルを一定にでき
る。
つの条件を同時に満たすようにWl,m (k)の配列要素
を操作すれば、M:L変換サブフイルタ及びL:M変換
サブフイルタの双方向についてDCレベルを一定にでき
る。
【0030】このような操作を魔方陣DCゲイン合わせ
と呼び、実際上この操作を行う上で、M:L変換サブフ
イルタ及びL:M変換サブフイルタの係数のそれぞれに
ついて、目標値と誤差を、次式
と呼び、実際上この操作を行う上で、M:L変換サブフ
イルタ及びL:M変換サブフイルタの係数のそれぞれに
ついて、目標値と誤差を、次式
【数12】
【数13】 のように定める。
【0031】この(12)式及び(13)式のdL (l)、
dM (m)を誤差数列と呼ぶ。なお誤差数列dL (l)
及びdM (m)について次式
dM (m)を誤差数列と呼ぶ。なお誤差数列dL (l)
及びdM (m)について次式
【数14】 の関係が成り立つ。
【0032】(3−2)魔方陣DCゲイン合わせのアル
ゴリズム ここで上述の魔方陣DCゲイン合わせの処理は、CPU
を含むコンピユータシステム上で実行され、実際上コン
ピユータシステムにおいて、魔方陣DCゲイン合わせの
処理が指定されると、CPUは図1に示す、魔方陣DC
ゲイン合わせ処理プログラムSP0のアルゴリズムを実
行する。
ゴリズム ここで上述の魔方陣DCゲイン合わせの処理は、CPU
を含むコンピユータシステム上で実行され、実際上コン
ピユータシステムにおいて、魔方陣DCゲイン合わせの
処理が指定されると、CPUは図1に示す、魔方陣DC
ゲイン合わせ処理プログラムSP0のアルゴリズムを実
行する。
【0033】すなわちCPUは魔方陣DCゲイン合わせ
処理プログラムSP0から入つて次のステツプSP1に
おいて、目標値との誤差が正値をとるサブフイルタにつ
いてのDCゲイン合わせを実行するため、図2に示す、
サブフイルタDCゲイン合わせ処理プログラム1SP1
0のサブルーチンを実行する。
処理プログラムSP0から入つて次のステツプSP1に
おいて、目標値との誤差が正値をとるサブフイルタにつ
いてのDCゲイン合わせを実行するため、図2に示す、
サブフイルタDCゲイン合わせ処理プログラム1SP1
0のサブルーチンを実行する。
【0034】実際上このサブフイルタDCゲイン合わせ
処理プログラム1SP10では、まず目標値との誤差が
正値をとるすなわち係数の総和が目標値より小さいサブ
フイルタについて、以下のようにDCゲイン合わせを行
う。
処理プログラム1SP10では、まず目標値との誤差が
正値をとるすなわち係数の総和が目標値より小さいサブ
フイルタについて、以下のようにDCゲイン合わせを行
う。
【0035】すなわちCPUはステツプSP10から入
つてステツプSP11において、誤差数列dL (l)、
dM (m)の各々について、正値をとるものの総和Sd
L 、SdM を求める。続いてCPUはステツプSP12
において総和SdL 、SdMのうち、少なくとも一方が
零があれば、ステツプSP13に移つて当該サブフイル
タDCゲイン合わせ処理プログラム1SP10を終了
し、魔方陣DCゲイン合わせ処理プログラムSP0に戻
る。
つてステツプSP11において、誤差数列dL (l)、
dM (m)の各々について、正値をとるものの総和Sd
L 、SdM を求める。続いてCPUはステツプSP12
において総和SdL 、SdMのうち、少なくとも一方が
零があれば、ステツプSP13に移つて当該サブフイル
タDCゲイン合わせ処理プログラム1SP10を終了
し、魔方陣DCゲイン合わせ処理プログラムSP0に戻
る。
【0036】またCPUはステツプSP14〜ステツプ
SP16を実行して、総和SdL 、SdM のうち、絶対
値の小さい方を選択し、その絶対値をiとする(絶対値
が等しい場合はいずれでもよい)。続いてCPUはこの
iが0になるまで、ステツプSP17〜ステツプSP2
1を実行して、総和dL (l)>0、dM (m)>0と
なるすべてのl、mについて、max {el,m (k)}を
求め、この最大値をとるl、m、kをそれぞれll、mm、
kkとおき、次式
SP16を実行して、総和SdL 、SdM のうち、絶対
値の小さい方を選択し、その絶対値をiとする(絶対値
が等しい場合はいずれでもよい)。続いてCPUはこの
iが0になるまで、ステツプSP17〜ステツプSP2
1を実行して、総和dL (l)>0、dM (m)>0と
なるすべてのl、mについて、max {el,m (k)}を
求め、この最大値をとるl、m、kをそれぞれll、mm、
kkとおき、次式
【数15】
【数16】
【数17】
【数18】 の演算を実行し、iが0になると、ステツプSP13に
移つて当該サブフイルタDCゲイン合わせ処理プログラ
ム1SP10を終了し、魔方陣DCゲイン合わせ処理プ
ログラムSP0に戻る。
移つて当該サブフイルタDCゲイン合わせ処理プログラ
ム1SP10を終了し、魔方陣DCゲイン合わせ処理プ
ログラムSP0に戻る。
【0037】続いてCPUは魔方陣DCゲイン合わせ処
理プログラムSP0のステツプSP2において、目標値
との誤差が負値をとるサブフイルタについてのDCゲイ
ン合わせを実行するため、図3に示す、サブフイルタD
Cゲイン合わせ処理プログラム2SP30のサブルーチ
ンを実行する。
理プログラムSP0のステツプSP2において、目標値
との誤差が負値をとるサブフイルタについてのDCゲイ
ン合わせを実行するため、図3に示す、サブフイルタD
Cゲイン合わせ処理プログラム2SP30のサブルーチ
ンを実行する。
【0038】すなわちCPUはステツプSP30から入
つてステツプSP31において、誤差数列dL (l)、
dM (m)の各々について、負値をとるものの総和S′
dL、S′dM を求める。続いてCPUはステツプSP
32において総和S′dL 、S′dM のうち、少なくと
も一方が零があれば、ステツプSP33に移つて当該サ
ブフイルタDCゲイン合わせ処理プログラム2SP30
を終了し、魔方陣DCゲイン合わせ処理プログラムSP
0に戻る。
つてステツプSP31において、誤差数列dL (l)、
dM (m)の各々について、負値をとるものの総和S′
dL、S′dM を求める。続いてCPUはステツプSP
32において総和S′dL 、S′dM のうち、少なくと
も一方が零があれば、ステツプSP33に移つて当該サ
ブフイルタDCゲイン合わせ処理プログラム2SP30
を終了し、魔方陣DCゲイン合わせ処理プログラムSP
0に戻る。
【0039】またCPUはステツプSP34〜ステツプ
SP36を実行して、総和S′dL、S′dM のうち、
絶対値の小さい方を選択し、その絶対値をiとする(絶
対値が等しい場合はいずれずもよい)。なお(14)式よ
り、サブフイルタDCゲイン合わせ処理プログラム1S
P10のDCゲイン合わせ操作で用いた総和SdL 、S
dM と、ここで求めた総和S′dL 、S′dM 間には次
式
SP36を実行して、総和S′dL、S′dM のうち、
絶対値の小さい方を選択し、その絶対値をiとする(絶
対値が等しい場合はいずれずもよい)。なお(14)式よ
り、サブフイルタDCゲイン合わせ処理プログラム1S
P10のDCゲイン合わせ操作で用いた総和SdL 、S
dM と、ここで求めた総和S′dL 、S′dM 間には次
式
【数19】
【数20】 の関係がある。従つて、例えばサブフイルタDCゲイン
合わせ処理プログラム1SP10のDCゲイン合わせ操
作のステツプSP14〜ステツプSP16で総和SdL
が選択された場合、ここでは必ず総和S′dL が選択さ
れる。
合わせ処理プログラム1SP10のDCゲイン合わせ操
作のステツプSP14〜ステツプSP16で総和SdL
が選択された場合、ここでは必ず総和S′dL が選択さ
れる。
【0040】続いてCPUは上述で求めたiが0になる
まで、ステツプSP38〜ステツプSP41を実行し
て、総和dL (l)<0、dM (m)<0となるすべて
のl、mについて、min {el,m (k)}を求め、この
最小値をとるl、m、kをそれぞれll、mm、kkとおき、
次式
まで、ステツプSP38〜ステツプSP41を実行し
て、総和dL (l)<0、dM (m)<0となるすべて
のl、mについて、min {el,m (k)}を求め、この
最小値をとるl、m、kをそれぞれll、mm、kkとおき、
次式
【数21】
【数22】
【数23】
【数24】 の演算を実行し、iが0になると、ステツプSP33に
移つて当該サブフイルタDCゲイン合わせ処理プログラ
ム2SP30を終了し、魔方陣DCゲイン合わせ処理プ
ログラムSP0に戻る。
移つて当該サブフイルタDCゲイン合わせ処理プログラ
ム2SP30を終了し、魔方陣DCゲイン合わせ処理プ
ログラムSP0に戻る。
【0041】ここで上述のサブフイルタDCゲイン合わ
せ処理プログラム1SP10及びサブフイルタDCゲイ
ン合わせ処理プログラム2SP30を実行することによ
り、誤差数列dL (l)又はdM (m)のどちらかの全
要素は零になつている。すなわち、どちらかのサブフイ
ルタについてのDCゲイン合わせは完了している。
せ処理プログラム1SP10及びサブフイルタDCゲイ
ン合わせ処理プログラム2SP30を実行することによ
り、誤差数列dL (l)又はdM (m)のどちらかの全
要素は零になつている。すなわち、どちらかのサブフイ
ルタについてのDCゲイン合わせは完了している。
【0042】従つてCPUは魔方陣DCゲイン合わせ処
理プログラムSP0のステツプSP3において、図4〜
図8に示す、サブフイルタDCゲイン合わせ処理プログ
ラム3SP50のサブルーチンに入り、誤差数列に非零
要素の存在するサブフイルタの係数について、以下のよ
うにDCゲイン合わせを行う。
理プログラムSP0のステツプSP3において、図4〜
図8に示す、サブフイルタDCゲイン合わせ処理プログ
ラム3SP50のサブルーチンに入り、誤差数列に非零
要素の存在するサブフイルタの係数について、以下のよ
うにDCゲイン合わせを行う。
【0043】なおここでは、M:L変換サブフイルタの
DCゲイン合わせが完了していると仮定し、従つて誤差
数列dM (m)に非零要素が存在するものとする。従つ
てCPUはステツプSP51で肯定結果を得て、次のス
テツプSP52に移り、CPUはステツプSP52〜ス
テツプSP55を実行して、誤差数列dM (m)におけ
るmを零から1ずつインクリメントしていき、最初の非
零要素が出現したときのmをm1 とし、この非零要素を
d1 とする。
DCゲイン合わせが完了していると仮定し、従つて誤差
数列dM (m)に非零要素が存在するものとする。従つ
てCPUはステツプSP51で肯定結果を得て、次のス
テツプSP52に移り、CPUはステツプSP52〜ス
テツプSP55を実行して、誤差数列dM (m)におけ
るmを零から1ずつインクリメントしていき、最初の非
零要素が出現したときのmをm1 とし、この非零要素を
d1 とする。
【0044】次にCPUはステツプSP56で非零要素
d1 が正か否か判断し、肯定結果を得るとステツプSP
57〜ステツプSP61を実行して、誤差数列d
M (m)においてdM (m)<0となるようなmを集合
Um の要素とする。続いてCPUはステツプSP62〜
ステツプSP65を実行して、集合Um の要素をme と
し、すべてのl、me について、max {el,m1(k)−
el,m e (k′)}を求める。さらにこの最大値をとる
l、me 、k、k′をそれぞれll、m2、kk1 、kk2 と
し、次式
d1 が正か否か判断し、肯定結果を得るとステツプSP
57〜ステツプSP61を実行して、誤差数列d
M (m)においてdM (m)<0となるようなmを集合
Um の要素とする。続いてCPUはステツプSP62〜
ステツプSP65を実行して、集合Um の要素をme と
し、すべてのl、me について、max {el,m1(k)−
el,m e (k′)}を求める。さらにこの最大値をとる
l、me 、k、k′をそれぞれll、m2、kk1 、kk2 と
し、次式
【数25】
【数26】
【数27】
【数28】
【数29】
【数30】 の演算を実行する。
【0045】続いてCPUはステツプSP66〜ステツ
プSP69を実行して、誤差数列dM (m)において、
非零要素が存在するか否か判断し、非零要素が存在する
場合には、ステツプSP57に戻り上述の処理を繰り返
す。
プSP69を実行して、誤差数列dM (m)において、
非零要素が存在するか否か判断し、非零要素が存在する
場合には、ステツプSP57に戻り上述の処理を繰り返
す。
【0046】また誤差数列dM (m)において、非零要
素が存在しなくなれば、次のステツプSP70で当該サ
ブフイルタDCゲイン合わせ処理プログラム3SP50
を終了して、魔方陣DCゲイン合わせ処理プログラムS
P0に戻る。この結果CPUは次のステツプSP4で当
該魔方陣DCゲイン合わせ処理プログラムSP0を終了
し、このようにして全てのDCゲイン合わせの操作は終
了する。
素が存在しなくなれば、次のステツプSP70で当該サ
ブフイルタDCゲイン合わせ処理プログラム3SP50
を終了して、魔方陣DCゲイン合わせ処理プログラムS
P0に戻る。この結果CPUは次のステツプSP4で当
該魔方陣DCゲイン合わせ処理プログラムSP0を終了
し、このようにして全てのDCゲイン合わせの操作は終
了する。
【0047】またCPUは上述のステツプSP56で否
定結果を得ると、ステツプSP77〜ステツプSP81
を実行して、誤差数列dM (m)においてdM (m)>
0となるようなmを集合Um の要素とする。続いてCP
UはステツプSP82〜ステツプSP85を実行して、
集合Um の要素をme とし、すべてのl、me につい
て、min {el,m1(k)−el,m e (k′)}を求め
る。さらにこの最小値をとるl、me 、k、k′をそれ
ぞれll、m2、kk1 、kk2 とし、次式
定結果を得ると、ステツプSP77〜ステツプSP81
を実行して、誤差数列dM (m)においてdM (m)>
0となるようなmを集合Um の要素とする。続いてCP
UはステツプSP82〜ステツプSP85を実行して、
集合Um の要素をme とし、すべてのl、me につい
て、min {el,m1(k)−el,m e (k′)}を求め
る。さらにこの最小値をとるl、me 、k、k′をそれ
ぞれll、m2、kk1 、kk2 とし、次式
【数31】
【数32】
【数33】
【数34】
【数35】
【数36】 の演算を実行する。
【0048】続いてCPUはステツプSP86〜ステツ
プSP89を実行して、誤差数列dM (m)において、
非零要素が存在するか否か判断し、非零要素が存在する
場合には、ステツプSP77に戻り上述の処理を繰り返
す。
プSP89を実行して、誤差数列dM (m)において、
非零要素が存在するか否か判断し、非零要素が存在する
場合には、ステツプSP77に戻り上述の処理を繰り返
す。
【0049】また誤差数列dM (m)において、非零要
素が存在しなくなれば、次のステツプSP90で当該サ
ブフイルタDCゲイン合わせ処理プログラム3SP50
を終了して、魔方陣DCゲイン合わせ処理プログラムS
P0に戻る。この結果CPUは次のステツプSP4で当
該魔方陣DCゲイン合わせ処理プログラムSP0を終了
し、このようにして全てのDCゲイン合わせの操作は終
了する。
素が存在しなくなれば、次のステツプSP90で当該サ
ブフイルタDCゲイン合わせ処理プログラム3SP50
を終了して、魔方陣DCゲイン合わせ処理プログラムS
P0に戻る。この結果CPUは次のステツプSP4で当
該魔方陣DCゲイン合わせ処理プログラムSP0を終了
し、このようにして全てのDCゲイン合わせの操作は終
了する。
【0050】なお上述のステツプSP52で否定結果を
得た場合には、誤差数列dM (m)の全要素が零で、誤
差数列dL (l)に非零要素が存在し、従つて以下と同
様の処理を実行してM:L変換サブフイルタのDCゲイ
ン合わせを行う。
得た場合には、誤差数列dM (m)の全要素が零で、誤
差数列dL (l)に非零要素が存在し、従つて以下と同
様の処理を実行してM:L変換サブフイルタのDCゲイ
ン合わせを行う。
【0051】(3−3)魔方陣DCゲイン合わせ操作の
実施例 図9においては、M=4、L=3の場合のM:L変換及
びL:M変換を行うサンプリングレート変換装置のDC
ゲイン合わせ操作の例を示し、以下図9(A)の例に従
つて上述したアルゴリズムを説明する。
実施例 図9においては、M=4、L=3の場合のM:L変換及
びL:M変換を行うサンプリングレート変換装置のDC
ゲイン合わせ操作の例を示し、以下図9(A)の例に従
つて上述したアルゴリズムを説明する。
【0052】まず上述したサブフイルタDCゲイン合わ
せ処理プログラム1SP10の操作を行う。すなわち誤
差数列dL (l)、dM (m)の総和は、それぞれ3、
5となる。この結果2つの総和がいずれも非零であるの
で操作を続行し、この総和のうち絶対値の小さい方が3
なのでi=3とする。
せ処理プログラム1SP10の操作を行う。すなわち誤
差数列dL (l)、dM (m)の総和は、それぞれ3、
5となる。この結果2つの総和がいずれも非零であるの
で操作を続行し、この総和のうち絶対値の小さい方が3
なのでi=3とする。
【0053】従つて、dL (l)>0、dM (m)>0
となるw1,2 (k)、w1,3 (k)の配列要素におい
て、量子化誤差(el,m (k))が正方向に大きいもの
から順に3個選び、それぞれを1だけインクリメントす
る。例では、w1,2 (k)から2個、w1,3 (k)から
1個選ばれたとする。またこの操作の結果、dL (1)
=0、dM (2)=0、dM (3)=2となる(図9
(B))。
となるw1,2 (k)、w1,3 (k)の配列要素におい
て、量子化誤差(el,m (k))が正方向に大きいもの
から順に3個選び、それぞれを1だけインクリメントす
る。例では、w1,2 (k)から2個、w1,3 (k)から
1個選ばれたとする。またこの操作の結果、dL (1)
=0、dM (2)=0、dM (3)=2となる(図9
(B))。
【0054】次に上述したサブフイルタDCゲイン合わ
せ処理プログラム2SP30の操作を行う。すなわち誤
差数列dL (l)、dM (m)の総和は、それぞれ−
4、−6となる。この結果2つの総和のいずれも非零で
あるので操作を続行し、この総和のうち、絶対値の小さ
い方が−4なので、i=4とする。
せ処理プログラム2SP30の操作を行う。すなわち誤
差数列dL (l)、dM (m)の総和は、それぞれ−
4、−6となる。この結果2つの総和のいずれも非零で
あるので操作を続行し、この総和のうち、絶対値の小さ
い方が−4なので、i=4とする。
【0055】従つて、dL (l)<0、dM (m)<0
となるw0,0 (k)、w0,1 (k)、w2,0 (k)、w
2,1 (k)の配列要素において、量子化誤差(e
l,m (k))が負方向に大きいものから順に4個選び、
それぞれを1だけデクリメントする。例では、w0,
1 (k)から2個、w2,0 (k)から1個、w2,
1 (k)から1個選ばれたとする。またこの操作の結
果、dL (0)=0、dL (2)=0、dM (0)=−
1、dM (1)=−1となる(図9(C))。
となるw0,0 (k)、w0,1 (k)、w2,0 (k)、w
2,1 (k)の配列要素において、量子化誤差(e
l,m (k))が負方向に大きいものから順に4個選び、
それぞれを1だけデクリメントする。例では、w0,
1 (k)から2個、w2,0 (k)から1個、w2,
1 (k)から1個選ばれたとする。またこの操作の結
果、dL (0)=0、dL (2)=0、dM (0)=−
1、dM (1)=−1となる(図9(C))。
【0056】最後に上述したサブフイルタDCゲイン合
わせ処理プログラム3SP50の操作を行う。このとき
誤差数列dL (l)の全要素は零になつており、M:L
変換サブフイルタのDCゲイン合わせは完了しているこ
とがわかる。
わせ処理プログラム3SP50の操作を行う。このとき
誤差数列dL (l)の全要素は零になつており、M:L
変換サブフイルタのDCゲイン合わせは完了しているこ
とがわかる。
【0057】従つて、誤差数列dM (m)においてmを
零から1ずつインクリメントしていき、最初の非零要素
を検索する。例の場合、m1 =0、d1 =−1となる。
ここでd1 <0なので、誤差数列dM (m)においてd
M (m)>0となるようなmを集合Um の要素とする。
例の場合、Um =3となる。
零から1ずつインクリメントしていき、最初の非零要素
を検索する。例の場合、m1 =0、d1 =−1となる。
ここでd1 <0なので、誤差数列dM (m)においてd
M (m)>0となるようなmを集合Um の要素とする。
例の場合、Um =3となる。
【0058】次に集合Um の要素をme とし、すべての
l、me について、min {el,0 (k)−el,m
e (k′)}をとるl、me 、k、k′を検索する。例
では、w0,0 (kk1) 、w0,3(kk2)が選ばれたとする。こ
の結果上述した(31)式から(36)式について、次式
l、me について、min {el,0 (k)−el,m
e (k′)}をとるl、me 、k、k′を検索する。例
では、w0,0 (kk1) 、w0,3(kk2)が選ばれたとする。こ
の結果上述した(31)式から(36)式について、次式
【数37】
【数38】
【数39】
【数40】
【数41】
【数42】 の演算を実行する。
【0059】以上の操作を繰り返し、非零要素が存在し
なくなれば、すべてのDCゲイン号わせ操作は終了す
る。例の場合、あと一回上記の操作を繰り返せば、非零
要素が存在しなくなる(図9(D))。
なくなれば、すべてのDCゲイン号わせ操作は終了す
る。例の場合、あと一回上記の操作を繰り返せば、非零
要素が存在しなくなる(図9(D))。
【0060】(4)実施例の効果 以上の構成によれば、サンプリング周波数をL:M変換
する場合とM:L変換する場合とで、フイルタ係数をL
×M配列に一定の規則で並べ、L個存在する係数の行方
向の総和を等しくし、同時にM個存在する列方向の総和
も等しくなるように係数の値の操作するようにしたこと
により、M:L変換及びL:M変換のいずれに対して
も、DCゲインが一定となるようなフイルタ係数を得る
ことができ、かくして双方向にサンプリング周波数を変
換し得るサンプリングレート変換装置1を実現できる。
する場合とM:L変換する場合とで、フイルタ係数をL
×M配列に一定の規則で並べ、L個存在する係数の行方
向の総和を等しくし、同時にM個存在する列方向の総和
も等しくなるように係数の値の操作するようにしたこと
により、M:L変換及びL:M変換のいずれに対して
も、DCゲインが一定となるようなフイルタ係数を得る
ことができ、かくして双方向にサンプリング周波数を変
換し得るサンプリングレート変換装置1を実現できる。
【0061】
【発明の効果】上述のように本発明によれば、第1及び
第2の周波数L及びMに応じた配列に一定の規則で並
べ、その係数配列についてそれぞれ行方向及び列方向の
の総和を等しくするように操作してフイルタ係数として
与えるようにしたことにより、1組のフイルタ係数で双
方向にサンプリングレートを変換する場合も、変換時の
DCゲインを一定にし得、かくして双方向にサンプリン
グ周波数を変換し得るサンプリングレート変換装置を実
現できる。
第2の周波数L及びMに応じた配列に一定の規則で並
べ、その係数配列についてそれぞれ行方向及び列方向の
の総和を等しくするように操作してフイルタ係数として
与えるようにしたことにより、1組のフイルタ係数で双
方向にサンプリングレートを変換する場合も、変換時の
DCゲインを一定にし得、かくして双方向にサンプリン
グ周波数を変換し得るサンプリングレート変換装置を実
現できる。
【図1】本発明のサンプリングレート変換装置のフイル
タ係数を求める魔方陣DCゲイン合わせの一実施例のア
ルゴリズムを示すフローチヤートである。
タ係数を求める魔方陣DCゲイン合わせの一実施例のア
ルゴリズムを示すフローチヤートである。
【図2】図1の魔方陣DCゲイン合わせのアルゴリズム
の第1のサブルーチンでサブフイルタDCゲイン合わせ
のアルゴリズムを示すフローチヤートである。
の第1のサブルーチンでサブフイルタDCゲイン合わせ
のアルゴリズムを示すフローチヤートである。
【図3】図1の魔方陣DCゲイン合わせのアルゴリズム
の第2のサブルーチンでサブフイルタDCゲイン合わせ
のアルゴリズムを示すフローチヤートである。
の第2のサブルーチンでサブフイルタDCゲイン合わせ
のアルゴリズムを示すフローチヤートである。
【図4】図1の魔方陣DCゲイン合わせのアルゴリズム
の第3のサブルーチンでサブフイルタDCゲイン合わせ
のアルゴリズムを示すフローチヤートである。
の第3のサブルーチンでサブフイルタDCゲイン合わせ
のアルゴリズムを示すフローチヤートである。
【図5】図4と同様にサブフイルタDCゲイン合わせの
アルゴリズムを示すフローチヤートである。
アルゴリズムを示すフローチヤートである。
【図6】図4と同様にサブフイルタDCゲイン合わせの
アルゴリズムを示すフローチヤートである。
アルゴリズムを示すフローチヤートである。
【図7】図4と同様にサブフイルタDCゲイン合わせの
アルゴリズムを示すフローチヤートである。
アルゴリズムを示すフローチヤートである。
【図8】図4と同様にサブフイルタDCゲイン合わせの
アルゴリズムを示すフローチヤートである。
アルゴリズムを示すフローチヤートである。
【図9】図1の魔方陣DCゲイン合わせアルゴリズムを
適用してフイルタ係数を求める操作方法の説明に供する
略線図である。
適用してフイルタ係数を求める操作方法の説明に供する
略線図である。
【図10】本発明を適用したサンプリングレート変換の
原理の説明に供する信号波形図である。
原理の説明に供する信号波形図である。
【図11】本発明を適用したサンプリングレート変換装
置の一実施例の構成を示すブロツク図である。
置の一実施例の構成を示すブロツク図である。
1……サンプリングレート変換装置、2、4……サブフ
イルタ、3……レートコンバータフイルタ。
イルタ、3……レートコンバータフイルタ。
Claims (1)
- 【請求項1】デイジタル信号のサンプリング周波数をL
/M倍又はM/L倍して、第1の周波数L又は第2の周
波数Mから第2の周波数M又は第1の周波数Lに変換す
るデイジタルフイルタ構成のサンプリングレート変換装
置において、 上記デイジタルフイルタに与えるフイルタ係数を上記第
1及び第2の周波数L及びMに応じた配列に一定の規則
で並べ、 当該係数配列のうち上記第1の周波数Lに応じた数存在
する行方向の総和を等しくすると共に、上記第2の周波
数Mに応じた数存在する列方向の総和を等しくして上記
フイルタ係数として与えるようにしたことを特徴とする
サンプリングレート変換装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4105978A JPH05283978A (ja) | 1992-03-31 | 1992-03-31 | サンプリングレート変換装置 |
US08/035,228 US5389923A (en) | 1992-03-31 | 1993-03-22 | Sampling rate converter |
DE69323339T DE69323339T2 (de) | 1992-03-31 | 1993-03-23 | Abtastfrequenzumwandler |
EP93302199A EP0564145B1 (en) | 1992-03-31 | 1993-03-23 | Sampling rate converter |
KR1019930005520A KR930020839A (ko) | 1992-03-31 | 1993-03-31 | 샘플링비 변환장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4105978A JPH05283978A (ja) | 1992-03-31 | 1992-03-31 | サンプリングレート変換装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05283978A true JPH05283978A (ja) | 1993-10-29 |
Family
ID=14421848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4105978A Pending JPH05283978A (ja) | 1992-03-31 | 1992-03-31 | サンプリングレート変換装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5389923A (ja) |
EP (1) | EP0564145B1 (ja) |
JP (1) | JPH05283978A (ja) |
KR (1) | KR930020839A (ja) |
DE (1) | DE69323339T2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007049509A (ja) * | 2005-08-11 | 2007-02-22 | Fuji Electric Retail Systems Co Ltd | 時系列データの等長圧縮方法 |
JP2014179792A (ja) * | 2013-03-14 | 2014-09-25 | Nippon Telegr & Teleph Corp <Ntt> | 信号処理装置、及び信号処理方法 |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5497152A (en) * | 1993-09-13 | 1996-03-05 | Analog Devices, Inc. | Digital-to-digital conversion using non-uniform sample rates |
US5512895A (en) * | 1994-04-25 | 1996-04-30 | Teradyne, Inc. | Sample rate converter |
EP0695032B1 (en) * | 1994-07-25 | 2001-11-07 | Matsushita Electric Industrial Co., Ltd. | Digital-to-digital sample rate converter |
GB9417138D0 (en) | 1994-08-23 | 1994-10-12 | Discovision Ass | Data rate conversion |
US5610942A (en) * | 1995-03-07 | 1997-03-11 | Chen; Keping | Digital signal transcoder and method of transcoding a digital signal |
US5528301A (en) * | 1995-03-31 | 1996-06-18 | Panasonic Technologies, Inc. | Universal video format sample size converter |
US5732002A (en) * | 1995-05-23 | 1998-03-24 | Analog Devices, Inc. | Multi-rate IIR decimation and interpolation filters |
US5587742A (en) * | 1995-08-25 | 1996-12-24 | Panasonic Technologies, Inc. | Flexible parallel processing architecture for video resizing |
US5859787A (en) * | 1995-11-09 | 1999-01-12 | Chromatic Research, Inc. | Arbitrary-ratio sampling rate converter using approximation by segmented polynomial functions |
US5880980A (en) * | 1996-09-30 | 1999-03-09 | Rockwell International Corporation | Distributed decimation sample rate conversion |
WO1998041011A1 (en) | 1997-03-12 | 1998-09-17 | Matsushita Electric Industrial Co., Ltd. | Hdtv downconversion system |
US6618443B1 (en) | 1997-03-12 | 2003-09-09 | Matsushita Electric Industrial Co., Ltd. | Upsampling filter for a down conversion system |
US6788347B1 (en) * | 1997-03-12 | 2004-09-07 | Matsushita Electric Industrial Co., Ltd. | HDTV downconversion system |
US6175592B1 (en) | 1997-03-12 | 2001-01-16 | Matsushita Electric Industrial Co., Ltd. | Frequency domain filtering for down conversion of a DCT encoded picture |
US5935199A (en) * | 1997-06-27 | 1999-08-10 | Cirrus Logic, Inc. | Dc accurate multi-rate digital filter with common coefficient set and dc gain correction |
US5838600A (en) * | 1997-08-18 | 1998-11-17 | Thomson Consumer Electronics | DC gain invariant filter implementation |
US5982305A (en) * | 1997-09-17 | 1999-11-09 | Microsoft Corporation | Sample rate converter |
US5903232A (en) * | 1997-10-03 | 1999-05-11 | Motorola Inc. | Apparatus and method for sampling rate conversion with rational factors |
GB2335104B (en) * | 1998-03-06 | 2002-01-30 | British Broadcasting Corp | Cascading of up conversion and down conversion |
US6408322B1 (en) | 1999-02-17 | 2002-06-18 | Thomson Licensing S.A. | Apparatus and method for anchoring predetermined points of the impulse frequency response of a physically-realized filter |
US6590510B2 (en) | 2000-06-16 | 2003-07-08 | Lionel Jacques Woog | Sample rate converter |
US6396421B1 (en) * | 2001-07-31 | 2002-05-28 | Wind River Systems, Inc. | Method and system for sampling rate conversion in digital audio applications |
US7248189B2 (en) * | 2002-11-06 | 2007-07-24 | Edgewater Computer Systems, Inc. | Programmable sample rate conversion engine for wideband systems |
US20050190926A1 (en) * | 2004-03-01 | 2005-09-01 | Jyh-Hwang Wang | Wave reduction sampling method of signal output |
KR102488168B1 (ko) * | 2019-06-03 | 2023-01-12 | 서강대학교산학협력단 | 샘플링 레이트 변환기 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2590910B2 (ja) * | 1987-08-10 | 1997-03-19 | ソニー株式会社 | デイジタルフイルタ |
JP3089630B2 (ja) * | 1989-03-30 | 2000-09-18 | ソニー株式会社 | サンプリングレート変換装置 |
JP3094419B2 (ja) * | 1990-02-19 | 2000-10-03 | ソニー株式会社 | サンプリングレート変換装置 |
-
1992
- 1992-03-31 JP JP4105978A patent/JPH05283978A/ja active Pending
-
1993
- 1993-03-22 US US08/035,228 patent/US5389923A/en not_active Expired - Fee Related
- 1993-03-23 DE DE69323339T patent/DE69323339T2/de not_active Expired - Fee Related
- 1993-03-23 EP EP93302199A patent/EP0564145B1/en not_active Expired - Lifetime
- 1993-03-31 KR KR1019930005520A patent/KR930020839A/ko not_active Application Discontinuation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007049509A (ja) * | 2005-08-11 | 2007-02-22 | Fuji Electric Retail Systems Co Ltd | 時系列データの等長圧縮方法 |
JP4544090B2 (ja) * | 2005-08-11 | 2010-09-15 | 富士電機リテイルシステムズ株式会社 | 時系列データの等長圧縮方法 |
JP2014179792A (ja) * | 2013-03-14 | 2014-09-25 | Nippon Telegr & Teleph Corp <Ntt> | 信号処理装置、及び信号処理方法 |
Also Published As
Publication number | Publication date |
---|---|
EP0564145B1 (en) | 1999-02-03 |
DE69323339D1 (de) | 1999-03-18 |
KR930020839A (ko) | 1993-10-20 |
US5389923A (en) | 1995-02-14 |
EP0564145A3 (en) | 1995-07-12 |
EP0564145A2 (en) | 1993-10-06 |
DE69323339T2 (de) | 1999-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05283978A (ja) | サンプリングレート変換装置 | |
JP2508616B2 (ja) | サンプリングレ―トコンバ―タ | |
US6286019B1 (en) | High efficiency digital filter using sequential multiply and add operations | |
JPH02140009A (ja) | デジタルデシメーションフィルタ | |
US6249238B1 (en) | Sigma-delta modulator and method for suppressing a quantization error in a sigma-delta modulator | |
US4876543A (en) | Multi-rate cascaded noise shaping modulator | |
US4920507A (en) | Recursive digital filter with less no-signal noise | |
JP3707148B2 (ja) | サンプリング周波数変換方法およびサンプリング周波数変換装置 | |
JP3247859B2 (ja) | オーディオ用デルタシグマ変調器 | |
US9954514B2 (en) | Output range for interpolation architectures employing a cascaded integrator-comb (CIC) filter with a multiplier | |
US5935199A (en) | Dc accurate multi-rate digital filter with common coefficient set and dc gain correction | |
GB2175167A (en) | Digital filters | |
DE112019006377T5 (de) | System und verfahren zur signalumabtastung | |
JP2004080141A (ja) | 連続時間のフィルタを離散時間のフィルタに変換する方法、及びこの方法により生成される離散時間のフィルタ | |
JP3513633B2 (ja) | 未知連続時間システムの同定方法及び装置と、同装置を用いた制御システム | |
JP2624290B2 (ja) | オーバーサンプリング型ビット圧縮装置 | |
US6883013B1 (en) | Control of low frequency noise floor in upsampling | |
JP3158712B2 (ja) | 量子化装置 | |
JP2979712B2 (ja) | フィルタ装置 | |
JP2869668B2 (ja) | ディジタルデータの離散フーリエ又はコサイン変換装置 | |
US20200313653A1 (en) | Method and an apparatus for sampling rate conversion | |
JPS5970308A (ja) | デイジタルフイルタ | |
JP2004080430A (ja) | Δς変換回路 | |
JP3193499B2 (ja) | 信号処理装置 | |
JP3222646B2 (ja) | 適応フィルタ |