JPH0527698A - Crt device - Google Patents
Crt deviceInfo
- Publication number
- JPH0527698A JPH0527698A JP20329891A JP20329891A JPH0527698A JP H0527698 A JPH0527698 A JP H0527698A JP 20329891 A JP20329891 A JP 20329891A JP 20329891 A JP20329891 A JP 20329891A JP H0527698 A JPH0527698 A JP H0527698A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- vertical
- horizontal
- crt
- synchronizing signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Details Of Television Scanning (AREA)
- Digital Computer Display Output (AREA)
Abstract
Description
【０００１】（目次） 産業上の利用分野 従来の技術（図８） 発明が解決しようとする課題 課題を解決するための手段（図１） 作用 実施例 (a) 一実施例の説明（図２乃至図７） (b) 他の実施例の説明 発明の効果(Table of contents) Industrial applications Conventional technology (Fig. 8) Problems to be Solved by the Invention Means for Solving the Problems (FIG. 1) Action Example (a) Description of one embodiment (FIGS. 2 to 7) (b) Description of other embodiments The invention's effect
【０００２】[0002]
【産業上の利用分野】本発明は，所定のタイミングを持
つＣＲＴユニットを、様々な特性を持つＣＲＴ制御回路
でドライブしても、表示画面中央に表示データを表示す
るＣＲＴ装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a CRT device for displaying display data in the center of a display screen even when a CRT unit having a predetermined timing is driven by a CRT control circuit having various characteristics.
【０００３】近年のパーソナル・コンピュータの発達に
伴い、互換性のあるＣＲＴユニットが種々提供されてお
り、そのドライブ信号の仕様は、定められている。この
ようなＣＲＴユニットを使用すれば、装置を安価に構成
でき、これに対応して互換性のあるＣＲＴ制御回路も、
ＬＳＩ等の形式で、数々のものが提供されている。With the recent development of personal computers, various compatible CRT units have been provided, and the specifications of their drive signals have been established. If such a CRT unit is used, the device can be constructed at a low cost, and a compatible CRT control circuit can also be provided.
Many types are provided in the form of LSI and the like.
【０００４】ところが、このような互換性のあるＣＲＴ
制御回路は、その回路設計等により、特にビデオ信号の
タイミングが一定でなく、微妙に相違し、互換性のある
予め決まったタイミング回路を持つＣＲＴユニットで、
表示すると、必ずしも画面の中央に表示されない。この
ため、使用するＣＲＴ制御回路に応じて、ＣＲＴユニッ
トのタイミングを調整する必要がある。However, such a compatible CRT
The control circuit is a CRT unit that has a predetermined timing circuit that is compatible and has a slight difference in the timing of the video signal due to its circuit design, etc.
When displayed, it is not always displayed in the center of the screen. Therefore, it is necessary to adjust the timing of the CRT unit according to the CRT control circuit used.
【０００５】[0005]
【従来の技術】図８は従来技術の説明図である。図８
（Ａ）に示すように、ＣＲＴユニット２は、偏向信号発
生回路３と、ＣＲＴチューブ４とを有し、ＣＲＴ制御回
路１の垂直同期信号ＶＳ、水平同期信号ＨＳ、ビデオ信
号ＶＤを受け、垂直同期信号ＶＳ、水平同期信号ＨＳに
同期して、偏向制御し、ビデオ信号ＶＤを表示する。2. Description of the Related Art FIG. 8 is an explanatory diagram of a conventional technique. Figure 8
As shown in (A), the CRT unit 2 has a deflection signal generating circuit 3 and a CRT tube 4, receives the vertical synchronizing signal VS, the horizontal synchronizing signal HS, and the video signal VD of the CRT control circuit 1, and receives the vertical signal. The deflection is controlled in synchronization with the synchronization signal VS and the horizontal synchronization signal HS, and the video signal VD is displayed.
【０００６】図８（Ｂ），（Ｃ）に示すように、この垂
直同期信号ＶＳは、１フレームの間隔（例えば、１６．
７ｍｓ）を示し、この間に多数の水平同期信号ＨＳが設
けられ、水平同期信号ＨＳの間に、１ライン分のビデオ
信号ＶＤが存在する。As shown in FIGS. 8 (B) and 8 (C), the vertical synchronizing signal VS has an interval of one frame (for example, 16.
7 ms), a large number of horizontal synchronizing signals HS are provided during this period, and a video signal VD for one line exists between the horizontal synchronizing signals HS.
【０００７】このようなビデオ信号ＶＤは、ＣＲＴ制御
回路１の種類により、水平同期信号ＨＳとの時間関係
（図８（Ｂ）のＡの期間）、垂直同期信号との時間関係
が微妙に相違する。Such a video signal VD has a subtle difference in time relationship with the horizontal synchronizing signal HS (period A in FIG. 8B) and time relationship with the vertical synchronizing signal depending on the type of the CRT control circuit 1. To do.
【０００８】この相違により、ビデオ信号ＶＤが、画面
の左右方向、上下方向にずれて表示され、画面の中央に
表示されない。このため、従来は、ＣＲＴユニット２内
部に、水平位置調整ボリュームと、垂直位置調整ボリュ
ームとを設け、各ＣＲＴ制御回路１と組み合わされた時
に、使用者に調整を行わせ、画面中央に表示するように
していた。Due to this difference, the video signal VD is displayed shifted in the horizontal and vertical directions of the screen and is not displayed in the center of the screen. For this reason, conventionally, a horizontal position adjusting volume and a vertical position adjusting volume are provided inside the CRT unit 2, and when combined with each CRT control circuit 1, the user is made to make an adjustment and displayed at the center of the screen. Was doing.
【０００９】何種類かのＣＲＴ制御回路１に接続される
ことが、予測されるＣＲＴユニットでは、使用者によっ
て調整されたボリューム位置を記憶しておき、簡単な操
作でそれを呼び出し、再現するようにしていた。In a CRT unit which is expected to be connected to several types of CRT control circuits 1, the volume position adjusted by the user is stored, and it is called and reproduced by a simple operation. I was doing.
【００１０】[0010]
【発明が解決しようとする課題】しかしながら、従来技
術では、次の問題があった。
個々のＣＲＴ制御回路１に組み合わせる度に、水平，
垂直位置の調整が必要であり、煩雑且つ面倒な作業を必
要とする。However, the prior art has the following problems. Each time it is combined with the individual CRT control circuit 1, the horizontal,
The vertical position needs to be adjusted, which requires complicated and troublesome work.
【００１１】ＣＲＴユニット２に、水平，垂直調整用
ボリュームを設ける必要があり、装置が大型化し、且つ
高価となる。従って、本発明は、ＣＲＴ制御回路からの
信号により、水平，垂直位置調整を自動的に行うことが
できるＣＲＴ装置を提供することを目的とする。Since it is necessary to provide the CRT unit 2 with horizontal and vertical adjustment volumes, the apparatus becomes large and expensive. Therefore, it is an object of the present invention to provide a CRT device capable of automatically adjusting horizontal and vertical positions by a signal from a CRT control circuit.
【００１２】[0012]
【課題を解決するための手段】図１は本発明の原理図で
ある。本発明の請求項１は、垂直同期信号ＶＳと水平同
期信号ＨＳとビデオ信号ＶＤとを発生するＣＲＴ制御回
路１と、該垂直同期信号ＶＳと水平同期信号ＨＳに同期
して、ＣＲＴチューブ４を偏向制御する偏向信号発生回
路３とを有するＣＲＴ装置において、該垂直同期信号Ｖ
Ｓと水平同期信号ＨＳとからの該ビデオ信号ＶＤのタイ
ミングを測定し、該測定したタイミングにより、該ビデ
オ信号ＶＤが、該ＣＲＴチューブ４の画面中央に表示さ
れるよう該偏向信号発生回路３を制御する制御部５を設
けたことを特徴とする。FIG. 1 shows the principle of the present invention. According to claim 1 of the present invention, the CRT control circuit 1 for generating the vertical synchronizing signal VS, the horizontal synchronizing signal HS, and the video signal VD, and the CRT tube 4 in synchronization with the vertical synchronizing signal VS and the horizontal synchronizing signal HS are provided. In a CRT device having a deflection signal generation circuit 3 for controlling deflection, the vertical synchronization signal V
The timing of the video signal VD from S and the horizontal synchronizing signal HS is measured, and the deflection signal generation circuit 3 is controlled so that the video signal VD is displayed at the center of the screen of the CRT tube 4 at the measured timing. A control unit 5 for controlling is provided.
【００１３】本発明の請求項２は、請求項１において、
前記制御部５は、前記垂直同期信号ＶＳに同期した垂直
タイミング信号を発生する垂直ＰＬＬ回路５１と、前記
水平同期信号ＨＳに同期した水平タイミング信号を発生
する水平ＰＬＬ回路５２と、前記垂直同期信号ＶＳと水
平同期信号ＨＳとからの該ビデオ信号ＶＤのタイミング
を測定し、位相制御量を前記垂直ＰＬＬ回路５１と水平
ＰＬＬ回路５２とにセットする制御回路５０とを有する
ことを特徴とする。According to claim 2 of the present invention, in claim 1,
The control unit 5 includes a vertical PLL circuit 51 that generates a vertical timing signal synchronized with the vertical synchronization signal VS, a horizontal PLL circuit 52 that generates a horizontal timing signal synchronized with the horizontal synchronization signal HS, and the vertical synchronization signal. It is characterized by including a control circuit 50 for measuring the timing of the video signal VD from VS and the horizontal synchronizing signal HS and setting the phase control amount in the vertical PLL circuit 51 and the horizontal PLL circuit 52.
【００１４】本発明の請求項３は、請求項１又は２にお
いて、前記ＣＲＴ制御回路１が、垂直同期信号ＶＳのな
い水平同期信号ＨＳとビデオ信号ＶＤを発生する期間
と、水平同期信号ＨＳのない垂直同期信号ＶＳとビデオ
信号ＶＤを発生する期間を設け、該制御部５は、該垂直
同期信号ＶＳがないことを検出して、該水平同期信号Ｈ
Ｓから該ビデオ信号ＶＤのタイミングを測定し、該水平
同期信号ＨＳがないことを検出して、該垂直同期信号Ｖ
Ｓから該ビデオ信号ＶＤのタイミングを測定することを
特徴とする。According to a third aspect of the present invention, in the first or second aspect, the CRT control circuit 1 generates a horizontal synchronizing signal HS without the vertical synchronizing signal VS and a video signal VD, and a horizontal synchronizing signal HS. There is provided a period for generating the vertical synchronizing signal VS and the video signal VD which are not present, and the control unit 5 detects that the vertical synchronizing signal VS is not present, and detects the horizontal synchronizing signal H.
The timing of the video signal VD is measured from S, the absence of the horizontal synchronizing signal HS is detected, and the vertical synchronizing signal V
It is characterized in that the timing of the video signal VD is measured from S.
【００１５】[0015]
【作用】本発明の請求項１では、垂直同期信号ＶＳと水
平同期信号ＨＳとからの該ビデオ信号ＶＤのタイミング
を測定し、測定したタイミングにより、ビデオ信号ＶＤ
が、ＣＲＴチューブ４の画面中央に表示されるよう偏向
信号発生回路３を制御する制御部５を設けたので、いか
なるＣＲＴ制御回路を組み合わせても、位置調整動作を
自動化でき、しかも調整ボリューム等を必要としない。According to the first aspect of the present invention, the timing of the video signal VD from the vertical synchronizing signal VS and the horizontal synchronizing signal HS is measured, and the video signal VD is detected according to the measured timing.
However, since the control unit 5 for controlling the deflection signal generation circuit 3 is provided so that it is displayed at the center of the screen of the CRT tube 4, the position adjustment operation can be automated and the adjustment volume etc. can be adjusted by combining any CRT control circuit. do not need.
【００１６】本発明の請求項２では、垂直ＰＬＬ回路５
１と、水平ＰＬＬ回路５２と、前記垂直同期信号ＶＳと
水平同期信号ＨＳとからの該ビデオ信号ＶＤのタイミン
グを測定し、位相制御量を前記垂直ＰＬＬ回路５１と水
平ＰＬＬ回路５２とにセットする制御回路５０とを有す
るので、位相制御量をセットするだけで、自動的に、調
整動作が実現でき、容易且つ安価に実現できる。According to the second aspect of the present invention, the vertical PLL circuit 5 is used.
1, the horizontal PLL circuit 52, the timing of the video signal VD from the vertical synchronizing signal VS and the horizontal synchronizing signal HS, and the phase control amount is set in the vertical PLL circuit 51 and the horizontal PLL circuit 52. Since the control circuit 50 is provided, the adjustment operation can be automatically realized only by setting the phase control amount, and can be easily and inexpensively realized.
【００１７】本発明の請求項３では、ＣＲＴ制御回路１
が、垂直同期信号ＶＳのない水平同期信号ＨＳとビデオ
信号ＶＤを発生する期間と、水平同期信号ＨＳのない垂
直同期信号ＶＳとビデオ信号ＶＤを発生する期間を設け
ているので、該制御部５は、該垂直同期信号ＶＳがない
ことを検出して、該水平同期信号ＨＳから該ビデオ信号
ＶＤのタイミングを測定し、該水平同期信号ＨＳがない
ことを検出して、該垂直同期信号ＶＳから該ビデオ信号
ＶＤのタイミングを測定することができ，特別な調整を
指示する信号線を要せず、従来と同様のインタフェース
を変えずに、実現できる。In the third aspect of the present invention, the CRT control circuit 1
However, since the period for generating the horizontal synchronizing signal HS without the vertical synchronizing signal VS and the video signal VD and the period for generating the vertical synchronizing signal VS without the horizontal synchronizing signal HS and the video signal VD are provided, the controller 5 Detects the absence of the vertical synchronizing signal VS, measures the timing of the video signal VD from the horizontal synchronizing signal HS, detects the absence of the horizontal synchronizing signal HS, and detects from the vertical synchronizing signal VS. The timing of the video signal VD can be measured, a signal line for instructing special adjustment is not required, and it can be realized without changing the interface similar to the conventional one.
【００１８】[0018]
(a) 一実施例の説明
図２は本発明の一実施例ブロック図である。図中、図１
及び図８で示したものと同一のものは、同一の記号で示
してある。図２において、偏向信号発生回路３は、ＣＲ
Ｔ制御回路１からのビデオ信号ＶＤをビデオアンプで増
幅し、ＣＲＴチューブ４の電子銃に出力し、垂直タイミ
ング信号により、順次増加する垂直偏向電圧をＣＲＴチ
ューブ４の偏向ヨークに印加し、水平タイミング信号に
より、順次増加する水平偏向電圧をＣＲＴチューブ４の
偏向ヨークに印加するものである。(a) Description of an Embodiment FIG. 2 is a block diagram of an embodiment of the present invention. In the figure,
The same parts as those shown in FIG. 8 are indicated by the same symbols. In FIG. 2, the deflection signal generation circuit 3 is a CR
The video signal VD from the T control circuit 1 is amplified by the video amplifier and output to the electron gun of the CRT tube 4, and the vertical deflection voltage is applied to the deflection yoke of the CRT tube 4 in accordance with the vertical timing signal to obtain the horizontal timing. A horizontal deflection voltage that sequentially increases according to a signal is applied to the deflection yoke of the CRT tube 4.
【００１９】５０は制御部５の制御回路であり、１チッ
プＣＰＵで構成され、図４〜図６に示すビデオ信号ＶＤ
のタイミングを測定し、垂直，水平位相ずれ量を計算す
るもの、５１は垂直ＰＬＬ回路であり、垂直同期信号Ｖ
Ｓに対し、設定された垂直位相ずれ量の垂直タイミング
信号を発生するもの、５２は水平ＰＬＬ回路であり、水
平同期信号ＨＳに対し、設定された水平位相ずれ量の水
平タイミング信号を発生するものである。Reference numeral 50 denotes a control circuit of the control unit 5, which is composed of a one-chip CPU and has a video signal VD shown in FIGS.
For calculating the vertical and horizontal phase shift amounts, 51 is a vertical PLL circuit, and a vertical synchronizing signal V
A vertical timing signal having a set vertical phase shift amount with respect to S, and 52, a horizontal PLL circuit, which generates a horizontal timing signal having a set horizontal phase shift amount with respect to the horizontal synchronization signal HS. Is.
【００２０】図３は本発明の一実施例ＣＲＴ制御回路の
処理フロー図である。
パワーオン直後に、ＣＲＴ制御回路１は、水平，垂直
の周波数，解像度を決定するための初期化を行う。次
に、ＣＲＴ制御回路１は、有効画面全面をベタ表示する
画面表示位置修正データのビデオ出力を開始する。FIG. 3 is a processing flow chart of the CRT control circuit according to the embodiment of the present invention. Immediately after power-on, the CRT control circuit 1 performs initialization for determining horizontal and vertical frequencies and resolution. Next, the CRT control circuit 1 starts the video output of the screen display position correction data for solidly displaying the entire effective screen.
【００２１】ＣＲＴ制御回路１は、水平同期信号ＨＳ
をスタートし、６０周期分行う。従って、垂直同期信号
ＶＳの入らない水平同期信号ＨＳとビデオ信号ＶＤとの
水平調整用周期が、水平同期信号の６０周期分続き、後
述するように、ＣＲＴユニット２の制御回路５０は、こ
の垂直同期信号ＶＳのないことを検出し、水平位相ずれ
の測定を行う。The CRT control circuit 1 uses the horizontal synchronizing signal HS.
For 60 cycles. Therefore, the horizontal adjustment cycle of the horizontal sync signal HS and the video signal VD without the vertical sync signal VS continues for 60 cycles of the horizontal sync signal, and the control circuit 50 of the CRT unit 2 controls the vertical sync signal as described later. The absence of the synchronization signal VS is detected, and the horizontal phase shift is measured.
【００２２】ＣＲＴ制御回路１は、垂直同期信号ＶＳ
をスタートし、水平同期信号ＨＳをストップし、これを
６０周期分行う。従って、水平同期信号ＨＳの入らない
垂直同期信号ＶＳとビデオ信号ＶＤとの垂直調整用周期
が、垂直同期信号の６０周期分続き、後述するように、
ＣＲＴユニット２の制御回路５０は、この水平同期信号
ＨＳのないことを検出し、垂直位相ずれの測定を行う。The CRT control circuit 1 uses the vertical synchronizing signal VS.
Is started, the horizontal synchronizing signal HS is stopped, and this is performed for 60 cycles. Therefore, the vertical adjustment cycle of the vertical sync signal VS and the video signal VD without the horizontal sync signal HS continues for 60 cycles of the vertical sync signal, as will be described later.
The control circuit 50 of the CRT unit 2 detects the absence of this horizontal synchronizing signal HS and measures the vertical phase shift.
【００２３】そして、ＣＲＴ制御回路１は、水平同期信
号ＨＳをスタートし、通常の業務画面に進む。このよう
にして、ＣＲＴ制御回路１は、パワーオン直後に、水平
調整周期を設け、水平調整では、垂直同期信号ＶＳが不
要のため、これを入れないで識別子とし、次に垂直調整
周期を設け、垂直調整では、水平同期信号ＨＳが不要な
ため、これを入れないで識別子として、出力し、通常動
作にはいる。Then, the CRT control circuit 1 starts the horizontal synchronizing signal HS and proceeds to a normal work screen. In this way, the CRT control circuit 1 provides a horizontal adjustment cycle immediately after power-on, and since the vertical synchronization signal VS is unnecessary in horizontal adjustment, the CRT control circuit 1 does not include the vertical synchronization signal VS as an identifier, and then provides the vertical adjustment cycle. In the vertical adjustment, since the horizontal synchronizing signal HS is unnecessary, it is output as an identifier without inserting it and the normal operation is started.
【００２４】図４は本発明の一実施例ＣＲＴユニット側
の処理フロー図、図５は本発明の一実施例水平位相ずれ
補正処理フロー図、図６は本発明の一実施例垂直位相ず
れ補正処理フロー図、図７は本発明の一実施例動作説明
図である。FIG. 4 is a processing flow chart on the CRT unit side of an embodiment of the present invention, FIG. 5 is a horizontal phase shift correction processing flow chart of an embodiment of the present invention, and FIG. 6 is a vertical phase shift correction of one embodiment of the present invention. FIG. 7 is a processing flow diagram, and FIG. 7 is an operation explanatory diagram of one embodiment of the present invention.
【００２５】図４において、制御回路５０は、水平同期
信号ＨＳがアクティブかを調べ、アクティブでない場合
には、図６の垂直位相ずれ補正処理を行い、リターン
し、次に、垂直同期信号ＶＳがアクティブかを調べ、ア
クティブでない場合には、図５の水平位相ずれ補正処理
を行い、リターンする。In FIG. 4, the control circuit 50 checks whether the horizontal synchronizing signal HS is active, and if it is not active, performs the vertical phase shift correction processing of FIG. 6, returns, and then the vertical synchronizing signal VS is changed. Whether it is active or not is checked. If it is not active, the horizontal phase shift correction processing of FIG.
【００２６】次に、図５，図７（Ａ）により、水平位相
ずれ補正処理について説明する。
制御回路（以下、ＣＰＵという）５０は、水平同期信
号ＨＳの立ち上がりを検出し、内蔵するタイマをスター
トする。Next, the horizontal phase shift correction processing will be described with reference to FIGS. 5 and 7A. A control circuit (hereinafter referred to as CPU) 50 detects the rising edge of the horizontal synchronizing signal HS and starts a built-in timer.
【００２７】ＣＰＵ５０は、ビデオ信号ＶＤの立ち上
がりを検出し、タイマをストップし、タイマカウント値
をＴｈＡレジスタに移す。図７（Ａ）に示すように、タ
イマカウント値は、水平同期信号ＨＳの立ち上がりから
ビデオ信号ＶＤの立ち上がりまでの期間ＴｈＡを示す。The CPU 50 detects the rising edge of the video signal VD, stops the timer, and transfers the timer count value to the ThA register. As shown in FIG. 7A, the timer count value indicates a period ThA from the rising of the horizontal synchronizing signal HS to the rising of the video signal VD.
【００２８】次に、ＣＰＵ５０は、図７（Ａ）に示す
ように、予め判っている水平同期信号ＨＳの周期Ｔｈｃ
と、ビデオ信号ＶＤの期間Ｔｈｖと、前述の期間ＴｈＡ
とから、（Ｔｈｃ−Ｔｈｖ−ＴｈＡ）を計算し、ＴｈＢ
レジスタの内容に加算する。（Ｔｈｃ−Ｔｈｖ−Ｔｈ
Ａ）は、図７（Ａ）に示すように、ビデオ信号ＶＤの立
ち上がりから次の水平同期信号ＨＳの立ち上がりまでの
期間ＴｈＢを示す。ＣＰＵ５０は、３０回分この測定を
実施したかを調べ、３０回実施していない場合には、ス
テップに戻る。Next, the CPU 50, as shown in FIG. 7A, has a previously known cycle Thc of the horizontal synchronizing signal HS.
And the period Thv of the video signal VD and the above-mentioned period ThA.
From, calculate (Thc-Thv-ThA) and calculate ThB
Add to register contents. (Thc-Thv-Th
7A shows a period ThB from the rising of the video signal VD to the rising of the next horizontal synchronizing signal HS, as shown in FIG. The CPU 50 checks whether or not this measurement has been performed 30 times, and if not, returns to the step.
【００２９】３０回実施すると、ＴｈＢレジスタに
は、３０回分の測定した期間ＴｈＢが格納されている。
ＣＰＵ５０は、このＴｈＢレジスタの内容を、３０分の
１し、平均値を出し、次に、水平位相ずれ量△ｔを、
（Ｔｈｃ／２−Ｔｈｖ／２−ＴｈＢ）により計算し、水
平ＰＬＬ回路５２に、設定して、リターンする。When the operation is performed 30 times, the ThB register stores ThB measured 30 times.
The CPU 50 divides the contents of the ThB register by 1/30 and outputs the average value, and then the horizontal phase shift amount Δt
It is calculated by (Thc / 2-Thv / 2-ThB), set in the horizontal PLL circuit 52, and the process returns.
【００３０】次に、図６，図７（Ｂ）により、垂直位相
ずれ補正処理について説明する。
ＣＰＵ５０は、垂直同期信号ＶＳの立ち上がりを検出
し、内蔵するタイマをスタートする。Next, the vertical phase shift correction processing will be described with reference to FIGS. 6 and 7B. The CPU 50 detects the rising edge of the vertical synchronizing signal VS and starts a built-in timer.
【００３１】ＣＰＵ５０は、ビデオ信号ＶＤの立ち上
がりを検出し、タイマをストップし、タイマカウント値
をＴｖＡレジスタに移す。図７（Ｂ）に示すように、タ
イマカウント値は、垂直同期信号ＶＳの立ち上がりから
ビデオ信号ＶＤの立ち上がりまでの期間ＴｖＡを示す。The CPU 50 detects the rising edge of the video signal VD, stops the timer, and transfers the timer count value to the TvA register. As shown in FIG. 7B, the timer count value indicates the period TvA from the rising of the vertical synchronizing signal VS to the rising of the video signal VD.
【００３２】次に、ＣＰＵ５０は、図７（Ｂ）に示す
ように、予め判っている垂直同期信号ＶＳの周期Ｔｖｃ
と、ビデオ信号ＶＤの期間Ｔｖｖと、前述の期間ＴｖＡ
とから、（Ｔｖｃ−Ｔｖｖ−ＴｖＡ）を計算し、ＴｖＢ
レジスタの内容に加算する。（Ｔｖｃ−Ｔｖｖ−Ｔｖ
Ａ）は、図７（Ｂ）に示すように、ビデオ信号ＶＤの立
ち下がりから次の垂直同期信号ＶＳの立ち上がりまでの
期間ＴｖＢを示す。ＣＰＵ５０は、３０回分この測定を
実施したかを調べ、３０回実施していない場合には、ス
テップに戻る。Next, the CPU 50, as shown in FIG. 7B, has a previously known cycle Tvc of the vertical synchronizing signal VS.
And the period Tvv of the video signal VD and the period TvA described above.
Then, (Tvc-Tvv-TvA) is calculated, and TvB
Add to register contents. (Tvc-Tvv-Tv
7A shows a period TvB from the fall of the video signal VD to the rise of the next vertical synchronization signal VS, as shown in FIG. 7B. The CPU 50 checks whether or not this measurement has been performed 30 times, and if not, returns to the step.
【００３３】３０回実施すると、ＴｖＢレジスタに
は、３０回分の測定した期間ＴｖＢが格納されている。
ＣＰＵ５０は、このＴｖＢレジスタの内容を、３０分の
１し、平均値を出し、次に、垂直位相ずれ量△ｔを、
（Ｔｖｃ／２−Ｔｖｖ／２−ＴｖＢ）により計算し、垂
直ＰＬＬ回路５１に、設定して、リターンする。When it is performed 30 times, the TvB register stores the measured period TvB for 30 times.
The CPU 50 divides the contents of the TvB register by 1/30 and outputs an average value, and then the vertical phase shift amount Δt
(Tvc / 2-Tvv / 2-TvB), set in the vertical PLL circuit 51, and return.
【００３４】このようにして、垂直同期信号ＶＳ，水平
同期信号ＨＳからビデオ信号ＶＤの立ち上がりまでの時
間を測定し、ビデオ信号ＶＤが画面の中央に表示される
ような、垂直位相ずれ量、水平位相ずれ量を算出し、各
ＰＬＬ回路５１，５２に設定位相ずれ量としてセットし
て、ＰＬＬ回路５１，５２の垂直、水平タイミング信号
（帰線信号）の位相を制御し、ビデオ信号ＶＤが画面の
中央に表示されるように制御する。In this way, the time from the vertical synchronizing signal VS and the horizontal synchronizing signal HS to the rising of the video signal VD is measured, and the vertical phase shift amount and the horizontal phase are adjusted so that the video signal VD is displayed in the center of the screen. The phase shift amount is calculated and set in each PLL circuit 51, 52 as a set phase shift amount, and the phase of the vertical and horizontal timing signals (return signal) of the PLL circuits 51, 52 is controlled, and the video signal VD is displayed on the screen. Control to be displayed in the center of.
【００３５】(b) 他の実施例の説明
上述の実施例の他に、本発明は、次のような変形が可能
である。
上述の実施例では、ＴｈＢ，ＴｖＢを算出している
が、ＴｈＡ，ＴｖＡにより、位相ずれ量を算出しても良
く、測定したＴｈＡ，ＴｖＡと、理想値のＴｈＡ，Ｔｖ
Ａとの差により、位相ずれ量を算出しても良い。(B) Description of Other Embodiments In addition to the above embodiments, the present invention can be modified as follows. Although ThB and TvB are calculated in the above-described embodiment, the phase shift amount may be calculated from ThA and TvA, and the measured ThA and TvA and the ideal values ThA and Tv are calculated.
The phase shift amount may be calculated based on the difference from A.
【００３６】同一の水平、垂直偏向周波数の例につい
て説明したが、異なる偏向周波数のものに適用しても良
い。以上、本発明を実施例により説明したが、本発明の
趣旨の範囲内で種々の変形が可能であり、これらを本発
明の範囲から排除するものではない。Although the example of the same horizontal and vertical deflection frequencies has been described, it may be applied to different deflection frequencies. Although the present invention has been described with reference to the embodiments, various modifications are possible within the scope of the spirit of the present invention, and these modifications are not excluded from the scope of the present invention.
【００３７】[0037]
【発明の効果】以上説明したように、本発明によれば次
のような効果を奏する。
垂直同期信号ＶＳと水平同期信号ＨＳとからのビデオ
信号ＶＤのタイミングを測定し、測定したタイミングに
より、ビデオ信号ＶＤが、ＣＲＴチューブ４の画面中央
に表示されるよう偏向信号発生回路３を制御する制御部
５を設けたので、いかなるＣＲＴ制御回路を組み合わせ
ても、位置調整動作を自動化でき、調整作業を不要とす
る。
しかも調整ボリューム等を必要としないで、実現でき
るので、ユニットを大型化せず、しかも安価に構成でき
る。As described above, the present invention has the following effects. The timing of the video signal VD from the vertical synchronizing signal VS and the horizontal synchronizing signal HS is measured, and the deflection signal generating circuit 3 is controlled so that the video signal VD is displayed at the center of the screen of the CRT tube 4 at the measured timing. Since the control unit 5 is provided, the position adjusting operation can be automated even if any CRT control circuit is combined, and the adjusting work is unnecessary. Moreover, since it can be realized without requiring an adjusting volume or the like, the unit can be constructed at a small size and at a low cost.
【図１】本発明の原理図である。FIG. 1 is a principle diagram of the present invention.
【図２】本発明の一実施例ブロック図である。FIG. 2 is a block diagram of an embodiment of the present invention.
【図３】本発明の一実施例ＣＲＴ制御回路の処理フロー
図である。FIG. 3 is a processing flow chart of a CRT control circuit according to an embodiment of the present invention.
【図４】本発明の一実施例ＣＲＴユニット側の処理フロ
ー図である。FIG. 4 is a process flow diagram on the side of a CRT unit according to an embodiment of the present invention.
【図５】本発明の一実施例水平位相ずれ補正処理フロー
図である。FIG. 5 is a flowchart of horizontal phase shift correction processing according to an embodiment of the present invention.
【図６】本発明の一実施例垂直位相ずれ補正処理フロー
図である。FIG. 6 is a flowchart of vertical phase shift correction processing according to an embodiment of the present invention.
【図７】本発明の一実施例動作説明図である。FIG. 7 is an operation explanatory diagram of the embodiment of the present invention.
【図８】従来技術の説明図である。FIG. 8 is an explanatory diagram of a conventional technique.
１ ＣＲＴ制御回路 ２ ＣＲＴユニット ３ 偏向信号発生回路 ４ ＣＲＴチューブ ５ 制御部 ５０ 制御回路 ５１ 垂直ＰＬＬ回路 ５２ 水平ＰＬＬ回路 1 CRT control circuit 2 CRT unit 3 Deflection signal generation circuit 4 CRT tube 5 control unit 50 control circuit 51 Vertical PLL circuit 52 Horizontal PLL circuit
Claims (3)
（ＨＳ）とビデオ信号（ＶＤ）とを発生するＣＲＴ制御
回路（１）と、該垂直同期信号（ＶＳ）と水平同期信号
（ＨＳ）に同期して、ＣＲＴチューブ（４）を偏向制御
する偏向信号発生回路（３）とを有するＣＲＴ装置にお
いて、 該垂直同期信号（ＶＳ）と水平同期信号（ＨＳ）とから
の該ビデオ信号（ＶＤ）のタイミングを測定し、該測定
したタイミングにより、該ビデオ信号（ＶＤ）が、該Ｃ
ＲＴチューブ（４）の画面中央に表示されるよう該偏向
信号発生回路（３）を制御する制御部（５）を設けたこ
とを特徴とするＣＲＴ装置。1. A CRT control circuit (1) for generating a vertical synchronizing signal (VS), a horizontal synchronizing signal (HS) and a video signal (VD), and a vertical synchronizing signal (VS) and a horizontal synchronizing signal (HS). In a CRT device having a deflection signal generation circuit (3) for controlling deflection of a CRT tube (4) in synchronism with the video signal (VD) from the vertical synchronization signal (VS) and the horizontal synchronization signal (HS). ) Is measured, and the video signal (VD) is converted into the C signal according to the measured timing.
A CRT device comprising a control unit (5) for controlling the deflection signal generating circuit (3) so that the RT tube (4) is displayed in the center of the screen.
（ＶＳ）に同期した垂直タイミング信号を発生する垂直
ＰＬＬ回路（５１）と、前記水平同期信号（ＨＳ）に同
期した水平タイミング信号を発生する水平ＰＬＬ回路
（５２）と、前記垂直同期信号（ＶＳ）と水平同期信号
（ＨＳ）とからの該ビデオ信号（ＶＤ）のタイミングを
測定し、位相制御量を前記垂直ＰＬＬ回路（５１）と水
平ＰＬＬ回路（５２）とにセットする制御回路（５０）
とを有することを特徴とする請求項１のＣＲＴ装置。2. The control unit (5) includes a vertical PLL circuit (51) for generating a vertical timing signal synchronized with the vertical synchronization signal (VS), and a horizontal timing signal synchronized with the horizontal synchronization signal (HS). And a timing of the video signal (VD) from the vertical synchronizing signal (VS) and the horizontal synchronizing signal (HS) are measured, and the phase control amount is adjusted to the vertical PLL circuit (51). ) And the horizontal PLL circuit (52).
The CRT device according to claim 1, further comprising:
信号（ＶＳ）のない水平同期信号（ＨＳ）とビデオ信号
（ＶＤ）を発生する期間と、水平同期信号（ＨＳ）のな
い垂直同期信号（ＶＳ）とビデオ信号（ＶＤ）を発生す
る期間を設け、 該制御部（５）は、該垂直同期信号（ＶＳ）がないこと
を検出して、該水平同期信号（ＨＳ）から該ビデオ信号
（ＶＤ）のタイミングを測定し、該水平同期信号（Ｈ
Ｓ）がないことを検出して、該垂直同期信号（ＶＳ）か
ら該ビテオ信号（ＶＤ）のタイミングを測定することを
特徴とする請求項１又は２のＣＲＴ装置。3. A period in which the CRT control circuit (1) generates a horizontal sync signal (HS) and a video signal (VD) without a vertical sync signal (VS), and a vertical sync without a horizontal sync signal (HS). A period for generating a signal (VS) and a video signal (VD) is provided, and the control unit (5) detects that the vertical synchronizing signal (VS) is not present and detects the video from the horizontal synchronizing signal (HS). The timing of the signal (VD) is measured, and the horizontal synchronization signal (H
3. The CRT device according to claim 1, wherein the SRT is detected and the timing of the video signal (VD) is measured from the vertical synchronizing signal (VS).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20329891A JP3135620B2 (en) | 1991-07-19 | 1991-07-19 | CRT device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20329891A JP3135620B2 (en) | 1991-07-19 | 1991-07-19 | CRT device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0527698A true JPH0527698A (en) | 1993-02-05 |
| JP3135620B2 JP3135620B2 (en) | 2001-02-19 |
Family
ID=16471717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20329891A Expired - Fee Related JP3135620B2 (en) | 1991-07-19 | 1991-07-19 | CRT device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3135620B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6195123B1 (en) | 1997-10-09 | 2001-02-27 | Totoku Electric Co., Ltd. | Method of automatically adjusting a CRT color monitor screen and a CRT color monitor |
-
1991
- 1991-07-19 JP JP20329891A patent/JP3135620B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6195123B1 (en) | 1997-10-09 | 2001-02-27 | Totoku Electric Co., Ltd. | Method of automatically adjusting a CRT color monitor screen and a CRT color monitor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3135620B2 (en) | 2001-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8384707B2 (en) | Method for synchronizing display of images in a multi-display computer system | |
| TWI462573B (en) | Display timing control circuit and method thereof | |
| TWI719795B (en) | Display control apparatus and method having dynamic backlight adjusting mechanism | |
| US5959691A (en) | Digital display apparatus having image size adjustment | |
| TW538631B (en) | Digital synchronization of video signals | |
| JPH0527698A (en) | Crt device | |
| JPH09191418A (en) | Pseudo synchronization signal generating circuit for digital video processor | |
| US20080278465A1 (en) | Dot clock generating circuit, semiconductor device, and dot clock generating method | |
| US7327401B2 (en) | Display synchronization signal generation apparatus and method in analog video signal receiver | |
| JP2004144842A (en) | Matrix type display device and method of automatic adjustment of sampling clock in matrix type display device | |
| FI91197B (en) | A method for adjusting the position and / or size of an image displayed on a video display device and a method for synchronizing a video display device with a video signal | |
| TWI838183B (en) | Timing control method and related timing control circuit | |
| KR100848168B1 (en) | H-SYNC compensation apparatus and method for digital display | |
| JPH08263032A (en) | Automatic screen position adjusting device | |
| KR100483532B1 (en) | PLEL system implements multi-sync | |
| JP3518215B2 (en) | Video display device | |
| JPH0573022A (en) | Display controller | |
| KR20040065482A (en) | Image display device for automatically controlling focus and method thereof | |
| JP2936563B2 (en) | Video display device | |
| TWI390492B (en) | A method for detecting resolution and a timing controller | |
| JPH06311393A (en) | Automatic gamma correction device | |
| JPH07140955A (en) | Image synchronization controller | |
| KR20020073819A (en) | Apparatus and method of generating vertical synchronization signal for stable monitor display | |
| JPH07253761A (en) | Screen distortion correcting circuit | |
| JP2001042809A (en) | Display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001114 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071201 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081201 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091201 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101201 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |