JPH05274809A - Transmission device of digital picture signal - Google Patents

Abstract

PURPOSE:To prevent the increase of redundancy by including no DCT codes of different video groups in each sink block and being enough only if a quantization number is inserted in the sink block. CONSTITUTION:An input digital image signal is compressed by the encoding generating variable length encoding output, the quantity of data of the variable length encoding output for a prescribed period is made below a target value in buffering circuits 5, 6 when the variable length encoding output is transmitted, and the variable length encoding output for which the quantity of data is controlled is converted into the constitution of a sink block by a packing circuit 8 and is transmitted by a transmission device. The data area length of the sink block is stipulated so that the variable length encoding output for the prescribed period controlled by buffering circuits 5, 6 may be included in an integral number of sink blocks. By this constitution, the only insertion of a quantization number is enough, wasteful areas within the sink block are decreased and the number of reproducible data at the time of reproducing speed change is increased.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】この発明は、高能率符号化として
例えばＤＣＴを使用するディジタル画像信号の伝送装
置、特に、伝送データのデータ量の制御に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital image signal transmission apparatus which uses, for example, DCT as high-efficiency coding, and more particularly to control of the amount of transmission data.

【０００２】[0002]

【従来の技術】ディジタルビデオ信号を例えば回転ヘッ
ドにより磁気テープに記録するディジタルＶＴＲが知ら
れている。ディジタルビデオ信号の情報量が多いので、
その伝送データ量を圧縮するための高能率符号化が採用
されることが多い。種々の高能率符号化の中でも、ＤＣ
Ｔ（Discrete Cosine Transform)の実用化が進んでい
る。2. Description of the Related Art A digital VTR for recording a digital video signal on a magnetic tape by, for example, a rotary head is known. Since the amount of information in digital video signals is large,
High-efficiency coding is often used to compress the amount of transmitted data. Among various high efficiency coding, DC
Practical application of T (Discrete Cosine Transform) is progressing.

【０００３】ＤＣＴは、１フレームの画像を例えば（８
×８）のブロック構造に変換し、このブロックを直交変
換の一種であるコサイン変換処理するものである。その
結果、（８×８）の係数データが発生する。このような
係数データは、ランレングス符号、ハフマン符号等の可
変長符号化の処理を受けてから伝送される。伝送時に
は、一定長のデータ毎にブロック同期信号が付加された
シンクブロックの構成とされるのが普通である。In the DCT, an image of one frame is, for example, (8
X8) is converted into a block structure, and this block is subjected to cosine transform processing which is a kind of orthogonal transform. As a result, (8 × 8) coefficient data is generated. Such coefficient data is transmitted after being subjected to variable length coding processing such as run length coding and Huffman coding. At the time of transmission, it is usual to form a sync block to which a block synchronization signal is added for each fixed length of data.

【０００４】磁気テープを使用するディジタルＶＴＲ、
ディスク状記録媒体を使用するディスク記録装置等で
は、１フィールドあるいは１フレームのビデオデータが
１本あるいは２本以上の整数個のトラックに記録される
のが普通である。しかしながら、上述のＤＣＴのよう
に、可変長出力が形成される時には、１フレームのデー
タ量が変動する。このため、１フレームのデータ量を目
標値以下とするためのバッファリング処理が必要とされ
る。バッファリング処理としては、１フレーム期間に発
生するデータ量を制御する方法が考えられるが、その場
合には、制御の対象としてのデータ量が大きくなり、メ
モリ容量の増大その他のハードウエアの規模が増大す
る。Digital VTR using magnetic tape,
In a disk recording device or the like using a disk-shaped recording medium, one field or one frame of video data is usually recorded on one or an integer number of tracks of two or more. However, when a variable length output is formed as in the DCT described above, the data amount of one frame changes. Therefore, a buffering process is required to keep the data amount of one frame below the target value. As the buffering process, a method of controlling the amount of data generated in one frame period is conceivable, but in that case, the amount of data to be controlled becomes large, the memory capacity increases, and other hardware scales up. Increase.

【０００５】[0005]

【発明が解決しようとする課題】この点を考慮して、１
フレームより短い所定期間（バッファリング単位と称す
る）のデータ量を制御し、１フレーム期間の全体でも、
結果的にデータ量を目標値以下とするバッファリング処
理が好ましい。この方法では、異なるバッファリング単
位のデータが同じシンクブロック内に含まれ、その結
果、伝送データの冗長度が増大する問題が生じる。In consideration of this point, 1
By controlling the amount of data in a predetermined period (called a buffering unit) shorter than a frame, even one frame period as a whole,
As a result, a buffering process in which the amount of data is less than or equal to the target value is preferable. In this method, data of different buffering units are included in the same sync block, and as a result, the redundancy of the transmission data increases.

【０００６】図８は、バッファリング処理を受けた従来
のシンクブロックを示す。バイトの連続の構成を有する
シンクブロックの先頭にブロック同期信号ＳＹＮＣが位
置し、その後に、バッファリングのために使用された量
子化ステップを識別するための量子化番号を含む付加情
報ＡＩＮ０、ＡＩＮ１が位置し、付加情報ＡＩＮ１の後
のデータエリアに可変長符号化された係数データ（ＤＣ
Ｔコードと称する）およびシンクブロックのデータ毎に
付加されたエラー訂正符号のパリティＰＴが位置する。FIG. 8 shows a conventional sync block that has undergone a buffering process. A block sync signal SYNC is located at the beginning of a sync block having a continuous structure of bytes, and thereafter, additional information AIN0 and AIN1 including a quantization number for identifying a quantization step used for buffering. The variable length coded coefficient data (DC) is located in the data area after the additional information AIN1.
(Referred to as T code) and the parity PT of the error correction code added for each data of the sync block.

【０００７】図８の例では、データエリアにビデオグル
ープ０およびビデオグループ１の両者が含まれている。
ビデオグループとは、同じバッファリング単位のＤＣＴ
コード、すなわち、同じ量子化ステップで量子化された
ＤＣＴコードのグループを意味する。付加情報ＡＩＮ０
は、ビデオグループ０に関連するものであり、付加情報
ＡＩＮ１は、ビデオグループ１に関連するものである。
このように、異なるバッファリング単位のＤＣＴコード
が同じシンクブロック内に含まれるために、付加情報の
量が多くなり、冗長度が増大する。In the example of FIG. 8, both the video group 0 and the video group 1 are included in the data area.
A video group is a DCT of the same buffering unit.
A code, that is, a group of DCT codes quantized in the same quantization step. Additional information AIN0
Is related to the video group 0, and the additional information AIN1 is related to the video group 1.
Thus, since the DCT codes of different buffering units are included in the same sync block, the amount of additional information increases and the redundancy increases.

【０００８】また、バッファリング処理を受けたデータ
量が１シンクブロックのデータエリア長と比較して短い
時には、図９に示すように、１シンクブロック内に含ま
れるビデオグループの個数が一定しない。１シンクブロ
ック内に含まれうる最大数（図９の例では、３個）のビ
デオグループの量子化番号を示すために、３個の付加情
報ＡＩＮ０、ＡＩＮ１、ＡＩＮ２が必要とされる。従っ
て、２個以下のビデオグループが含まれるシンクブロッ
クの場合には、無駄なで、無意味な付加情報が存在す
る。このことも冗長度を増大させる。When the amount of data subjected to the buffering process is shorter than the data area length of one sync block, the number of video groups included in one sync block is not constant as shown in FIG. Three pieces of additional information AIN0, AIN1, and AIN2 are required to indicate the maximum number (three in the example of FIG. 9) of video groups that can be included in one sync block. Therefore, in the case of a sync block including two or less video groups, useless and meaningless additional information exists. This also increases redundancy.

【０００９】さらに、３個のビデオグループが含まれる
時には、図１０に示すように、各バッファリング単位で
生じた空きのエリアａ、直前のシンクブロックから続く
可変長コードの区切りの一部のビットｂ、直後のシンク
ブロックに続く可変長コードの区切りの一部のビットｃ
とが含まれる。記録時のものに比してテープ速度を異な
らせる変速再生時には、テープ上のトラックと再生時の
走査軌跡とが不一致となり、再生データが断片的とな
る。この変速再生時には、シンクブロック毎に有効／無
効が判定される。従って、図１０に示すように、１シン
クブロック内に無駄な部分を多く含むことは、再現でき
るデータ量の減少を生じさせる。Further, when three video groups are included, as shown in FIG. 10, an empty area a generated in each buffering unit, some bits of a variable length code delimiter continuing from the immediately preceding sync block. b, a part of bits c of a variable length code delimiter following the immediately following sync block
And are included. During variable speed reproduction in which the tape speed is different from that during recording, the track on the tape and the scanning locus during reproduction do not match, and the reproduction data becomes fragmentary. During this variable speed reproduction, the validity / invalidity is determined for each sync block. Therefore, as shown in FIG. 10, including a large number of useless portions in one sync block causes a reduction in the amount of reproducible data.

【００１０】従って、この発明の目的は、冗長度が低
く、変速再生時の再現可能なデータ数を増大できるディ
ジタル画像信号の伝送装置を提供することにある。Therefore, an object of the present invention is to provide a digital image signal transmission apparatus having a low redundancy and capable of increasing the number of reproducible data in variable speed reproduction.

【００１１】[0011]

【課題を解決するための手段】この発明は、可変長符号
化出力を発生する符号化により入力ディジタル画像信号
を圧縮し、可変長符号化出力を伝送するようにしたディ
ジタル画像信号の伝送装置において、所定期間の上記可
変長符号化出力のデータ量を目標値以下とするためのバ
ッファリング回路（５、６）と、バッファリング回路
（５、６）でデータ量が制御された可変長符号化出力を
シンクブロックの構成に変換する回路（８）と、シンク
ブロックの構成のデータを伝送する装置とを備え、バッ
ファリング回路（５、６）で制御された所定期間の可変
長符号化出力が整数個のシンクブロックに含まれるよう
に、シンクブロックのデータエリア長が規定されること
を特徴とするディジタル画像信号の伝送装置である。SUMMARY OF THE INVENTION The present invention is a digital image signal transmission apparatus for compressing an input digital image signal by encoding for generating a variable length encoded output and transmitting the variable length encoded output. , A buffering circuit (5, 6) for keeping the data amount of the variable length coded output for a predetermined period below a target value, and a variable length coding in which the data amount is controlled by the buffering circuit (5, 6) A variable-length coded output for a predetermined period controlled by the buffering circuits (5, 6) is provided, which comprises a circuit (8) for converting the output into a sync block configuration and a device for transmitting data in the sync block configuration. The transmission device of a digital image signal is characterized in that a data area length of a sync block is defined so as to be included in an integer number of sync blocks.

【００１２】[0012]

【作用】各シンクブロックには、異なるビデオグループ
のＤＣＴコードが含まれず、従って、一つの量子化番号
をシンクブロックに挿入すれば足りる。この結果、冗長
度の増大を防げる。また、シンクブロック内の無駄なエ
リアが減少し、変速再生時の再現可能なデータ数を増大
できる。Since each sync block does not include DCT codes of different video groups, it is sufficient to insert one quantization number into the sync block. As a result, increase in redundancy can be prevented. In addition, the useless area in the sync block is reduced, and the number of reproducible data in variable speed reproduction can be increased.

【００１３】[0013]

【実施例】以下、この発明の一実施例について図面を参
照して説明する。図１は、この発明によるディジタルＶ
ＴＲの記録側に設けられるビデオデータの処理回路の構
成を示す。１で示す入力端子には、ディジタル化された
ビデオデータが供給される。このビデオデータがブロッ
ク化回路２に供給される。ブロック化回路２では、ラス
ター走査の順序のビデオデータが例えば（８×８）の２
次元ブロックの構造のデータに変換される。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 shows a digital V according to the present invention.
The structure of a video data processing circuit provided on the recording side of the TR is shown. Digitized video data is supplied to the input terminal indicated by 1. This video data is supplied to the blocking circuit 2. In the block formation circuit 2, the video data in the raster scanning order is, for example, 2 (8 × 8).
It is converted into the data of the structure of the dimensional block.

【００１４】ブロック化回路２の出力がＤＣＴ（コサイ
ン変換）回路３に供給される。ＤＣＴ回路３で発生した
（８×８）の係数データ（一つの直流分のデータと６３
個の交流分のデータとからなる）が遅延回路４を介して
量子化回路５に供給される。１ブロックで６４個の係数
データＤＴは、一例として直流分を先頭にして、ジグザ
ク走査の順で次数が低い交流分からこれが高いものに向
かって順に伝送される。また、この係数データが見積り
器６にも供給される。遅延回路４は、見積り器６で適切
な量子化ステップが決定されるのに必要な時間と対応す
る遅延量を有している。The output of the blocking circuit 2 is supplied to a DCT (cosine transform) circuit 3. (8 × 8) coefficient data generated by the DCT circuit 3 (data for one DC and 63
(Composed of data of AC pieces) is supplied to the quantization circuit 5 via the delay circuit 4. For example, 64 pieces of coefficient data DT in one block are transmitted in order from the AC component having a lower order to the one having a higher order in the zigzag scanning order, starting with the DC component as an example. The coefficient data is also supplied to the estimator 6. The delay circuit 4 has a delay amount corresponding to the time required for the estimator 6 to determine an appropriate quantization step.

【００１５】量子化回路５では、係数データ内の直流分
は、再量子化されず、交流分が再量子化される。すなわ
ち、適切な量子化ステップで交流分の定数データが割算
され、その商が整数化される。この量子化ステップが見
積り器６からの量子化番号によって決定される。ディジ
タルＶＴＲの場合では、編集等の処理がフレーム単位で
なされるので、１フレーム当りの発生データ量が目標値
以下となる必要がある。ＤＣＴおよび可変長符号化で発
生するデータ量は、符号化の対象の絵柄によって変化す
るので、１フレーム期間より短いバッファリング単位の
発生データ量を目標値以下とするためのバッファリング
処理がなされる。バッファリング単位を１フレーム期間
より短くするのは、バッファリングのためのメモリ容量
を低減するなど、バッファリング回路の簡略化のためで
ある。この例では、１５マクロブロックがバッファリン
グ単位とされている。In the quantization circuit 5, the DC component in the coefficient data is not requantized, but the AC component is requantized. That is, the constant data for the alternating current is divided by an appropriate quantization step, and the quotient is converted into an integer. This quantization step is determined by the quantization number from the estimator 6. In the case of a digital VTR, since processing such as editing is performed on a frame-by-frame basis, the amount of data generated per frame must be below the target value. Since the amount of data generated by DCT and variable length coding varies depending on the pattern to be coded, buffering processing is performed to reduce the amount of generated data in buffering units shorter than one frame period to a target value or less. .. The reason why the buffering unit is shorter than one frame period is to simplify the buffering circuit, such as reducing the memory capacity for buffering. In this example, 15 macroblocks are used as a buffering unit.

【００１６】量子化回路５の出力が可変長符号化回路７
に供給され、ランレングス符号化、ハフマン符号化等が
なされる。可変長符号化回路７からのＤＣＴコードがパ
ッキング回路８に供給され、バイト幅でシンクブロック
のデータエリア長に区切られたＤＣＴコードがパッキン
グ回路８によって形成される。パッキング回路８の出力
がパリティ発生回路９に供給され、エラー訂正符号のパ
リティが形成される。パリティ発生回路９の出力がマル
チプレクサ１０に供給される。The output of the quantization circuit 5 is the variable length coding circuit 7
And run length coding, Huffman coding, etc. are performed. The DCT code from the variable length coding circuit 7 is supplied to the packing circuit 8, and the packing circuit 8 forms the DCT code divided into the data area length of the sync block in byte width. The output of the packing circuit 8 is supplied to the parity generation circuit 9, and the parity of the error correction code is formed. The output of the parity generation circuit 9 is supplied to the multiplexer 10.

【００１７】マルチプレクサ１０には、パリティ発生回
路１１の出力が供給される。上述の見積り器６からの量
子化番号ＱＮＯが付加情報（ＡＩＮ）発生回路１２に供
給され、量子化番号ＱＮＯを含む付加情報ＡＩＮが生成
される。これがパリティ発生回路１１でエラー訂正符号
化されてから、マルチプレクサ１０に供給される。マル
チプレクサ１０には、ブロック同期信号ＳＹＮＣも供給
される。マルチプレクサ１０は、パリティ発生回路９お
よび１１の出力とブロック同期信号ＳＹＮＣを時分割多
重し、出力端子１３に伝送データを発生する。図示せず
も、この伝送データは、チャンネル符号化回路、記録ア
ンプを介して２個の回転ヘッドに供給され、磁気テープ
上に記録される。The output of the parity generation circuit 11 is supplied to the multiplexer 10. The quantization number QNO from the above-mentioned estimator 6 is supplied to the additional information (AIN) generation circuit 12, and the additional information AIN including the quantization number QNO is generated. This is subjected to error correction coding by the parity generation circuit 11 and then supplied to the multiplexer 10. The block synchronization signal SYNC is also supplied to the multiplexer 10. The multiplexer 10 time-division multiplexes the outputs of the parity generation circuits 9 and 11 and the block synchronization signal SYNC, and generates transmission data at the output terminal 13. Although not shown, this transmission data is supplied to two rotary heads via a channel encoding circuit and a recording amplifier and recorded on a magnetic tape.

【００１８】見積り器６は、バッファリング単位の発生
データ量を目標値以下とすることができ、且つなるべく
小さい値の量子化ステップを決定する。図２は、見積り
器６の一例を示す。ｎ個の量子化回路２０₁ 、２０₂ 、
・・・、２０_n に対して、ＤＣＴ回路３からの係数デー
タが供給される。但し、直流分のデータは、バッファリ
ングの対象から除外される。これらの量子化回路２０₁
〜２０_n には、量子化ステップ発生回路２１から互いに
異なる量子化ステップΔ１、Δ２、・・・、Δｎが供給
される。The estimator 6 can make the amount of generated data in buffering units equal to or less than a target value, and determines a quantization step having a value as small as possible. FIG. 2 shows an example of the estimator 6. n quantizing circuits 20 ₁ , 20 ₂ ,
The coefficient data from the DCT circuit 3 is supplied to 20 _n . However, the data of the DC component is excluded from the target of buffering. These quantization circuits 20 ₁
˜20 _n are supplied with different quantization steps Δ1, Δ2, ..., Δn from the quantization step generation circuit 21.

【００１９】各量子化ステップで割算され、整数化され
た出力が可変長符号化回路２２₁ 〜２２_n にそれぞれ供
給される。これらの可変長符号化回路２２₁ 〜２２
_n は、実際の可変長コードを発生する可変長符号化回路
７と異なり、可変長符号化出力のコード長のデータを発
生する。このコード長のデータが累算回路２３₁ 〜２３
_nにそれぞれ供給される。累算回路２３₁ 〜２３_n に
は、端子２４からリセットパルスが供給される。累算回
路２３₁ 〜２３_n は、バッファリングリング単位で発生
したＤＣＴコードの量を求めるもので、この例では、１
５マクロブロック毎にリセットパルスが発生する。累算
回路２３₁ 〜２３_n の累算出力が判定回路２５に供給さ
れる。The integer-divided outputs divided by the respective quantization steps are supplied to the variable-length coding circuits 22 _{1 to} 22 _n , respectively. These variable length coding circuits 22 _{1 to} 22
_n is different from the variable length coding circuit 7 that generates the actual variable length code, and generates the data of the code length of the variable length coded output. Data of this code length is accumulated in the accumulation circuits 23 ₁ to 23.
supplied to each _n . A reset pulse is supplied from the terminal 24 to the accumulation circuits 23 ₁ to 23 _n . The accumulator circuits 23 ₁ to 23 _n determine the amount of DCT code generated in the buffering ring unit. In this example, 1
A reset pulse is generated every 5 macroblocks. The cumulative calculation power of the cumulative circuits 23 ₁ to 23 _n is supplied to the determination circuit 25.

【００２０】判定回路２５には、端子２６から目標値Ａ
ｍが供給される。累算回路２３₁ 〜２３_n の出力と目標
値Ａｍとが比較され、目標値Ａｍを超えない範囲で、最
も目標値Ａｍと近い累算出力、すなわち、最適な累算出
力が判定される。この判定出力により量子化番号ＱＮＯ
が決定され、出力端子２７に取り出される。この量子化
番号ＱＮＯが量子化回路５に供給される。量子化回路５
には、量子化番号ＱＮＯを量子化ステップに変換するＲ
ＯＭが備えられている。The determination circuit 25 has a target value A from the terminal 26.
m is supplied. The outputs of the accumulator circuits 23 ₁ to 23 _n are compared with the target value Am, and the cumulative calculation force closest to the target value Am, that is, the optimum cumulative calculation force is determined within a range not exceeding the target value Am. Quantization number QNO
Is determined and is taken out to the output terminal 27. This quantization number QNO is supplied to the quantization circuit 5. Quantization circuit 5
To convert the quantization number QNO into a quantization step R
OM is provided.

【００２１】見積り器６としては、図２に示す構成に限
られず、異なる量子化ステップで順次量子化を行う方式
等、種々の構成のものを採用できる。また、全ての次数
の交流分の係数データに対して、共通の量子化ステップ
を適用するのに限らず、その次数に応じた量子化ステッ
プを使用しても良い。つまり、交流分の係数データを次
数に応じて、複数のグループに分割し、量子化ステップ
として、複数のグループのそれぞれに対するものを用意
する。そして、量子化ステップを異ならせる場合、複数
のグループに対する量子化ステップの組を複数個準備
し、複数の量子化ステップの組で量子化を行い、その結
果を参照して最適な量子化ステップが決定される。The estimator 6 is not limited to the configuration shown in FIG. 2, but various configurations such as a system in which quantization is sequentially performed at different quantization steps can be adopted. Further, the common quantization step is not limited to the coefficient data of all orders of alternating current, and a quantization step corresponding to the order may be used. That is, the coefficient data for the alternating current is divided into a plurality of groups according to the order, and the quantization step is prepared for each of the plurality of groups. Then, when different quantization steps are used, a plurality of sets of quantization steps for a plurality of groups are prepared, quantization is performed by the plurality of sets of quantization steps, and the optimum quantization step is obtained by referring to the result. It is determined.

【００２２】図３は、マルチプレクサ１０で形成された
１シンクブロック（ＳＢ）を示す。バイトの連続の構成
を有するシンクブロックの先頭にブロック同期信号ＳＹ
ＮＣが位置し、その後に、バッファリングのために使用
された量子化ステップを識別するための量子化番号ＱＮ
Ｏを含む付加情報ＡＩＮが位置し、付加情報ＡＩＮの後
のデータエリア内には、バッファリングによりデータ量
が制御されたＤＣＴコードおよびシンクブロックのデー
タ毎に付加されたエラー訂正符号のパリティＰＴが位置
する。付加情報内には、付加情報に対するエラー訂正符
号のパリティが含まれ、また、必要に応じてマクロブロ
ックのアドレス、シンク番号、データの種類を示すＩＤ
等が挿入される。再生側では、可変長符号の復号の後
で、量子化番号と対応する量子化ステップが乗算され、
係数データが復元される。FIG. 3 shows one sync block (SB) formed by the multiplexer 10. A block synchronization signal SY is added at the beginning of a sync block having a continuous byte structure.
Quantization number QN to identify the quantization step used for buffering after the NC is located
The additional information AIN including O is located, and in the data area after the additional information AIN, the DCT code whose data amount is controlled by buffering and the parity PT of the error correction code added for each data of the sync block are included. To position. The additional information includes the parity of the error correction code for the additional information, and, if necessary, the address of the macroblock, the sync number, and the ID indicating the data type.
Etc. are inserted. On the playback side, after decoding the variable length code, it is multiplied by the quantization number and the corresponding quantization step,
The coefficient data is restored.

【００２３】エラー訂正符号として、積符号が使用さ
れ、その水平方向および垂直方向のデータに対して、リ
ード・ソロモン符号の符号化がそれぞれなされる。水平
方向のエラー訂正符号が内符号と称され、垂直方向のエ
ラー訂正符号が外符号と称される。内符号は、１シンク
ブロックのデータエリアに含まれるデータに対してなさ
れ、水平パリティＰＴが生成される。垂直パリティのみ
を含むシンクブロックもありうる。変速再生時では、シ
ンクブロックとして切り出されたデータが有効として扱
われ、内符号を使用したエラー訂正がなされる。A product code is used as the error correction code, and the Reed-Solomon code is encoded with respect to the data in the horizontal and vertical directions, respectively. The error correction code in the horizontal direction is called an inner code, and the error correction code in the vertical direction is called an outer code. The inner code is applied to the data included in the data area of one sync block, and the horizontal parity PT is generated. There may be sync blocks that include only vertical parity. During variable speed reproduction, the data cut out as a sync block is treated as valid, and error correction using the inner code is performed.

【００２４】この例では、図４に示すように、１５シン
クブロックＳＢ１〜ＳＢ１５のデータエリア（斜線領
域）内に、１５マクロブロックのＤＣＴコードが配置さ
れるように、バッファリングがなされる。言い換えれ
ば、バッファリング単位（１５マクロブロック）のデー
タ量が１５個のシンクブロックＳＢ１〜ＳＢ１５のデー
タエリア内に収まるように制御される。各シンクブロッ
クのデータエリアの具体的な長さは、かかる点を考慮し
て規定されている。１５の数値は一例であって、要する
に整数個のシンクブロックのデータエリア内にバッファ
リング単位のデータが収まるバッファリングがなされ
る。例えばより少ないメモリ容量でバッファリング処理
する場合、バッファリング単位を５マクロブロックと
し、５個のマクロブロックＭＢ１〜ＭＢ５のデータを５
個のシンクブロックＳＢ１〜ＳＢ５のデータエリア内に
収まるように制御することもできる。この際、マクロブ
ロックＭＢ１〜ＭＢ５をバッファリング単位内でシャフ
リングし、図５のように配列することも可能である。In this example, as shown in FIG. 4, buffering is performed so that the DCT code of 15 macro blocks is arranged in the data area (hatched area) of 15 sync blocks SB1 to SB15. In other words, the data amount of the buffering unit (15 macroblocks) is controlled so as to fit within the data area of the 15 sync blocks SB1 to SB15. The specific length of the data area of each sync block is specified in consideration of this point. The numerical value of 15 is an example, and in short, buffering is performed so that the data of the buffering unit fits within the data area of the integer number of sync blocks. For example, when performing buffering processing with a smaller memory capacity, the buffering unit is 5 macroblocks, and the data of 5 macroblocks MB1 to MB5 is 5
It is also possible to perform control so that the sync blocks SB1 to SB5 fit within the data area. At this time, it is also possible to shuffle the macro blocks MB1 to MB5 in the buffering unit and arrange them as shown in FIG.

【００２５】マクロブロックは、１ブロック当りの（８
×８）の係数データを複数ブロック集めたものである。
例えばコンポーネント方式の（Ｙ：Ｕ：Ｖ＝４：１：
１）のビデオデータの場合には、１フレーム内の同一位
置の、４個のＹブロックと１個のＵブロックと１個のＶ
ブロックとの計６ブロックが１マクロブロックを構成す
る。サンプリング周波数が４ｆsc（ｆsc：カラーサブキ
ャリア周波数）の場合では、１フレームの画像が（９１
０サンプル×５２５ライン）であり、その内の有効デー
タが（７２０サンプル×４８０ライン）とされる。上述
のコンポーネント方式の場合には、１フレームの全ブロ
ック数は、（７２０×６／４）×４８０÷（８×８）＝
８１００として求められる。従って、８１００÷６＝１
３５０が１フレーム内のマクロブロックの個数である。The macroblock has (8
× 8) is a collection of a plurality of blocks of coefficient data.
For example, the component type (Y: U: V = 4: 1:
In the case of 1) video data, four Y blocks, one U block and one V at the same position in one frame.
A total of 6 blocks including blocks form one macroblock. When the sampling frequency is 4 fsc (fsc: color subcarrier frequency), one frame image is (91
0 sample × 525 lines), and the valid data therein is (720 samples × 480 lines). In the case of the component system described above, the total number of blocks in one frame is (720 × 6/4) × 480 / (8 × 8) =
8100. Therefore, 8100 ÷ 6 = 1
350 is the number of macroblocks in one frame.

【００２６】さらに、図６に示すように、磁気テープ上
には、２本のトラックが二つの近接して配された回転ヘ
ッドによって同時に形成され、１０本のトラックＴ０〜
Ｔ９に１フレームのデータが分割して記録される。な
お、ＰＣＭオーディオ信号は、エラー訂正符号化され、
ビデオデータと混在して記録されるか、あるいは１トラ
ック内に設けられたオーディオデータ記録区間に記録さ
れる。Further, as shown in FIG. 6, two tracks are simultaneously formed on the magnetic tape by two rotary heads arranged close to each other, and ten tracks T0 to T0 are formed.
One frame of data is divided and recorded at T9. The PCM audio signal is error correction coded,
It is recorded together with video data or recorded in an audio data recording section provided in one track.

【００２７】１フレームが１３５０個のマクロブロック
であるので、１トラック当りで、１３５マクロブロック
が記録される。バッファリング単位を１５マクロブロッ
クとしているので、１トラックには、トラックＴ０に関
して示すように、９個のバッファリング単位（ビデオグ
ループ０〜ビデオグループ８）が記録される。上述のよ
うに、各ビデオグループのデータ量が目標値Ａｍと等し
いか、それよりやや少ないものに制御されるので、一定
の長さの各トラックに１３５マクロブロックのデータを
記録することができる。変速再生時、例えば記録時に比
してテープ速度が４倍の速度とされる時には、図６にお
いて破線で示す走査軌跡を二つの回転ヘッドが描き、斜
線で示すように、アジマスが一致するトラックからデー
タが再生される。Since one frame consists of 1350 macroblocks, 135 macroblocks are recorded per track. Since the buffering unit is 15 macroblocks, nine buffering units (video group 0 to video group 8) are recorded in one track as shown for the track T0. As described above, since the data amount of each video group is controlled to be equal to or slightly smaller than the target value Am, data of 135 macroblocks can be recorded on each track of a fixed length. At the time of variable speed reproduction, for example, when the tape speed is four times as high as that at the time of recording, two rotary heads draw a scanning locus shown by a broken line in FIG. The data is played.

【００２８】なお、この発明は、ディジタルＶＴＲに限
らず、ディスク記録／再生装置、ディジタル画像信号を
通信路を介して伝送する場合等にも適用できる。The present invention can be applied not only to the digital VTR but also to a disk recording / reproducing apparatus, a case of transmitting a digital image signal through a communication path, and the like.

【００２９】[0029]

【発明の効果】この発明によれば、バッファリング単位
が整数個のシンクブロックのデータエリアに収まるよう
に、バッファリングがなされる。従って、各シンクブロ
ックに関する付加情報は、一つのビデオグループの量子
化ステップの情報を含めば足り、付加情報によって冗長
度が高くなることを防ぐことができる。然も、再生時
に、付加情報とビデオグループとの対応付けを行う必要
がなく、付加情報の再生時の処理を簡略とできる。ま
た、図７に示すように、この発明では、直前のシンクブ
ロックから続く可変長コードの区切りの一部のビット
ｂ、直後のシンクブロックに続く可変長コードの区切り
の一部のビットｃとが含まれるが、バッファリングの結
果生じる空きエリアは、各バッファリング単位で一つの
シンクブロックにしか生ぜず、従って、変速再生時に再
現できるデータ量を多くできる。さらに、可変長符号化
では、エラーが伝搬する問題があるが、この発明では、
バッファリング単位がシンクブロックの整数個である点
を利用して、リフレッシュを行うことができる。According to the present invention, buffering is performed so that the buffering unit fits within the data area of an integer number of sync blocks. Therefore, it is sufficient for the additional information regarding each sync block to include information on the quantization step of one video group, and it is possible to prevent the redundancy from increasing due to the additional information. Of course, it is not necessary to associate the additional information with the video group at the time of reproduction, and the processing at the time of reproduction of the additional information can be simplified. Further, as shown in FIG. 7, according to the present invention, some bits b of the variable length code delimiters following the immediately preceding sync block and some bits c of the variable length code delimiters following the immediately following sync block are provided. Although included, the empty area resulting from the buffering occurs only in one sync block in each buffering unit, and therefore, the amount of data that can be reproduced during variable speed reproduction can be increased. Further, in the variable length coding, there is a problem that an error propagates, but in the present invention,
Refresh can be performed by utilizing the fact that the buffering unit is an integer number of sync blocks.

【図面の簡単な説明】[Brief description of drawings]

【図１】この発明の一実施例の全体的な構成を示すブロ
ック図である。FIG. 1 is a block diagram showing the overall configuration of an embodiment of the present invention.

【図２】バッファリングの構成の一例のブロック図であ
る。FIG. 2 is a block diagram of an example of a buffering configuration.

【図３】伝送データのシンクブロックの配列の説明のた
めの略線図である。FIG. 3 is a schematic diagram for explaining an arrangement of sync blocks of transmission data.

【図４】バッファリング単位とシンクブロックの関係の
一例を示す略線図である。FIG. 4 is a schematic diagram showing an example of a relationship between a buffering unit and a sync block.

【図５】バッファリング単位とシンクブロックの関係の
他の例を示す略線図である。FIG. 5 is a schematic diagram showing another example of the relationship between buffering units and sync blocks.

【図６】この発明の一実施例のトラックパターンの略線
図である。FIG. 6 is a schematic diagram of a track pattern according to an embodiment of the present invention.

【図７】シンクブロック内に生じる無駄なエリアを示す
略線図である。FIG. 7 is a schematic diagram showing a useless area generated in a sync block.

【図８】従来の問題点を説明するための略線図である。FIG. 8 is a schematic diagram for explaining a conventional problem.

【図９】従来の問題点を説明するための略線図である。FIG. 9 is a schematic diagram for explaining a conventional problem.

【図１０】従来の問題点を説明するための略線図であ
る。FIG. 10 is a schematic diagram for explaining a conventional problem.

【符号の説明】[Explanation of symbols]

３ ＤＣＴ回路 ５ 量子化回路 ６ 見積り器 １２ 付加情報発生回路 3 DCT circuit 5 Quantization circuit 6 Estimator 12 Additional information generation circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項１】 可変長符号化出力を発生する符号化によ
り入力ディジタル画像信号を圧縮し、上記可変長符号化
出力を伝送するようにしたディジタル画像信号の伝送装
置において、 所定期間の上記可変長符号化出力のデータ量を目標値以
下とするためのバッファリング手段と、 上記バッファリング手段でデータ量が制御された可変長
符号化出力をシンクブロックの構成に変換する手段と、 上記シンクブロックの構成のデータを伝送する手段とを
備え、 上記バッファリング手段で制御された上記所定期間の可
変長符号化出力が整数個の上記シンクブロックに含まれ
るように、上記シンクブロックのデータエリア長が規定
されることを特徴とするディジタル画像信号の伝送装
置。1. An apparatus for transmitting a digital image signal, wherein an input digital image signal is compressed by encoding to generate a variable length encoded output, and the variable length encoded output is transmitted. Buffering means for reducing the data amount of the encoded output to a target value or less, means for converting the variable length encoded output whose data amount is controlled by the buffering means into a sync block configuration, and the sync block The data area length of the sync block is defined so that the variable length coded output of the predetermined period controlled by the buffering means is included in the integer number of sync blocks. An apparatus for transmitting a digital image signal, which is characterized in that: