JPH05267214A - Semiconductor device and manufacture thereof - Google Patents
Semiconductor device and manufacture thereofInfo
- Publication number
- JPH05267214A JPH05267214A JP6249492A JP6249492A JPH05267214A JP H05267214 A JPH05267214 A JP H05267214A JP 6249492 A JP6249492 A JP 6249492A JP 6249492 A JP6249492 A JP 6249492A JP H05267214 A JPH05267214 A JP H05267214A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact portion
- polycrystalline silicon
- silicide layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、高融点金属シリサイド
層を含む配線層を有する半導体装置に利用され、特に、
高融点金属シリサイド層と下層配線層とのコンタクト部
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is used for a semiconductor device having a wiring layer including a refractory metal silicide layer, and in particular,
The present invention relates to a contact portion between a refractory metal silicide layer and a lower wiring layer.
【０００２】[0002]
【従来の技術】図３（ａ）、（ｂ）および（ｃ）は、か
かる従来の半導体装置の製造方法の要部を示す工程断面
図で、配線の平坦化工程を示す。2. Description of the Related Art FIGS. 3 (a), 3 (b) and 3 (c) are process sectional views showing an essential part of such a conventional semiconductor device manufacturing method, showing a wiring flattening process.
【０００３】始めに、図３（ａ）に示すように、Ｐ型シ
リコン基板３１の上面にＮ+ 型拡散層３２を形成し、こ
のＮ+ 型拡散層３２上面に層間絶縁膜としてＰＳＧ（リ
ンシリケートガラス）膜３３を形成し、このＰＳＧ膜３
３を選択エッチングしてコンタクト部３６を形成する。[0003] First, as shown in FIG. 3 (a), an N + -type diffusion layer 32 is formed on the upper surface of the P-type silicon substrate 31, PSG (phosphorus in this N + -type diffusion layer 32 upper surface as an interlayer insulating film Silicate glass) film 33 is formed, and this PSG film 3 is formed.
3 is selectively etched to form a contact portion 36.
【０００４】次に、図３（ｂ）に示すように、多結晶シ
リコン層３５をコンタクト部３６を埋め込むように形成
する。Next, as shown in FIG. 3B, a polycrystalline silicon layer 35 is formed so as to fill the contact portion 36.
【０００５】次に、図３（ｃ）に示すように、コンタク
ト部３６以外の多結晶シリコン層３５を取り除き平坦と
し、その上面に、高融点金属シリサイド層として例えば
Ｗ（タングステン）シリサイド層３４を形成する。そし
て必要であれば、その上面にさらに図外のアルミニウム
層を形成し、Ｎ+ 型拡散層３２の引き出し配線とする。Next, as shown in FIG. 3C, the polycrystalline silicon layer 35 other than the contact portion 36 is removed and flattened, and a W (tungsten) silicide layer 34 as a refractory metal silicide layer is formed on the upper surface thereof. Form. If necessary, an aluminum layer (not shown) is further formed on the upper surface of the aluminum layer to form a lead wire for the N + type diffusion layer 32.
【０００６】[0006]
【発明が解決しようとする課題】前述した従来の半導体
装置における平坦化技術で、多結晶シリコン層をコンタ
クト部中に形成した場合、下層の拡散層と同導電型の不
純物を多結晶シリコン層へ添加する必要がある。特に、
拡散層と埋め込みの多結晶シリコン層とのコンタクト抵
抗は界面の多結晶シリコン中の不純物濃度に依存するこ
とから、十分な不純物の添加をコンタクト底部まで行わ
ないとコンタクト抵抗が高くなる課題があった。When a polycrystalline silicon layer is formed in the contact portion by the above-described conventional flattening technique for a semiconductor device, impurities of the same conductivity type as the lower diffusion layer are added to the polycrystalline silicon layer. Need to be added. In particular,
Since the contact resistance between the diffusion layer and the buried polycrystalline silicon layer depends on the impurity concentration in the polycrystalline silicon at the interface, there is a problem that the contact resistance increases unless sufficient impurities are added to the bottom of the contact. ..
【０００７】同様に、埋め込みの多結晶シリコン層と配
線のＷシリサイド層間のコンタクト抵抗も界面の多結晶
シリコン中の不純物濃度に依存し、コンタクト抵抗を増
大させる課題があった。Similarly, the contact resistance between the buried polycrystalline silicon layer and the W silicide layer of the wiring also depends on the impurity concentration in the polycrystalline silicon at the interface, and there is a problem of increasing the contact resistance.
【０００８】本発明の目的は、前記の課題を解決するこ
とにより、コンタクト抵抗の低減を図った、高融点金属
シリサイド層を配線層として含む半導体装置およびその
製造方法を提供することにある。It is an object of the present invention to provide a semiconductor device including a refractory metal silicide layer as a wiring layer and a method for manufacturing the same, in which the contact resistance is reduced by solving the above problems.
【０００９】[0009]
【課題を解決するための手段】本発明の半導体装置は、
半導体基板上に形成された層間絶縁膜と、この層間絶縁
膜に形成された高融点金属シリサイド層を含む配線層
と、前記高融点金属シリサイド層と前記層間絶縁膜の下
部領域とを接続するため前記層間絶縁膜に形成されたコ
ンタクト部とを有する半導体装置において、前記コンタ
クト部は、下層は前記高融点シリサイド層、および上層
は多結晶シリコン層から構成された二層構造を有するこ
とを特徴とする。The semiconductor device of the present invention comprises:
To connect the interlayer insulating film formed on the semiconductor substrate, the wiring layer including the refractory metal silicide layer formed in the interlayer insulating film, and the refractory metal silicide layer to the lower region of the interlayer insulating film. In the semiconductor device having a contact portion formed in the interlayer insulating film, the contact portion has a two-layer structure in which a lower layer is a refractory silicide layer and an upper layer is a polycrystalline silicon layer. To do.
【００１０】また、本発明の半導体装置の製造方法は、
半導体基板上に層間絶縁膜を形成する工程を含む半導体
装置の製造方法において、前記層間絶縁膜にコンタクト
部を形成する工程と、次に、このコンタクト部を含む半
導体基板上面に高融点金属シリサイド層を形成する工程
と、次に、この高融点金属シリサイド層上面に多結晶シ
リコン層を形成し前記コンタクト部をこの形成された多
結晶シリコン層で埋め込み上面を平坦化する工程とを含
むことを特徴とする。The semiconductor device manufacturing method of the present invention is
In a method of manufacturing a semiconductor device including a step of forming an interlayer insulating film on a semiconductor substrate, a step of forming a contact portion in the interlayer insulating film, and then a refractory metal silicide layer on the upper surface of the semiconductor substrate including the contact portion. And a step of forming a polycrystalline silicon layer on the upper surface of the refractory metal silicide layer and filling the contact portion with the formed polycrystalline silicon layer to planarize the upper surface. And
【００１１】[0011]
【作用】コンタクト部は、下層が例えばＷシリサイド層
からなる高融点金属シリサイド層、および上層は多結晶
シリコン層から構成された二層構造となっているので、
例えばコンタクト部下部の拡散層とはＷシリサイド層が
直接接することになり、安定した小さなコンタクト抵抗
が得られるとともに、従来課題とされたコンタクト部上
面における多結晶シリコン層とＷシリサイド層とのコン
タクト抵抗はなくなるので、コンタクト抵抗の低減を図
ることが可能となる。The contact portion has a two-layer structure in which the lower layer is a refractory metal silicide layer made of, for example, a W silicide layer, and the upper layer is a polycrystalline silicon layer.
For example, since the W silicide layer is in direct contact with the diffusion layer below the contact portion, a stable and small contact resistance is obtained, and the contact resistance between the polycrystalline silicon layer and the W silicide layer on the upper surface of the contact portion, which has been a conventional problem, is obtained. Therefore, the contact resistance can be reduced.
【００１２】なお、本発明のコンタクト部は、コンタク
ト部を開孔した後、始めに、例えばＷシリサイド膜を形
成し、その後で、埋め込み用の多結晶シリコン層を形成
することで、簡単に製造することができる。The contact portion of the present invention is easily manufactured by forming a W silicide film, for example, after forming the contact portion and then forming a polycrystalline silicon layer for burying. can do.
【００１３】[0013]
【実施例】以下、本発明の実施例について図面を参照し
て説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００１４】図１（ｃ）は本発明の半導体装置の第一実
施例の要部を示す断面図である。FIG. 1C is a sectional view showing the main part of the first embodiment of the semiconductor device of the present invention.
【００１５】本第一実施例は、Ｐ型シリコン基板１１上
にＮ+ 型拡散層１２を介して形成された層間絶縁膜とし
てのＰＳＧ膜１３と、このＰＳＧ膜１３上に形成された
高融点金属シリサイド層としてのＷシリサイド層１４
と、Ｗシリサイド層１４とＮ+型拡散層１２とを接続す
るためＰＳＧ膜１３に形成されたコンタクト部１６とを
有する半導体装置において、本発明の特徴とするところ
の、コンタクト部１６は、下層はＷシリサイド層１４、
および上層は多結晶シリコン層１５から構成された二層
構造を有している。In the first embodiment, a PSG film 13 as an interlayer insulating film formed on a P-type silicon substrate 11 via an N + type diffusion layer 12, and a high melting point formed on the PSG film 13. W silicide layer 14 as metal silicide layer
And a contact portion 16 formed in the PSG film 13 for connecting the W silicide layer 14 and the N + -type diffusion layer 12 to each other, the contact portion 16 is a lower layer. Is a W silicide layer 14,
The upper layer has a two-layer structure composed of the polycrystalline silicon layer 15.
【００１６】次に、本第一実施例の製造方法について、
図１（ａ）、（ｂ）および（ｃ）に示す工程断面図を参
照して説明する。Next, regarding the manufacturing method of the first embodiment,
This will be described with reference to the process cross-sectional views shown in FIGS. 1A, 1B and 1C.
【００１７】始めに、図１（ａ）に示すように、Ｐ型シ
リコン基板１１上面に通常の方法によりＮ+ 型拡散層１
２を形成し、その上面にＰＳＧ膜１３を０．５μｍ、Ｃ
ＶＤ法で形成し、コンタクト部１６を形成後、Ｗシリサ
イド膜１４を３０００Åスパッタ法で形成し、Ｎ型の不
純物としてリンを１×１０16ｃｍ-2注入する。First, as shown in FIG. 1A, the N + type diffusion layer 1 is formed on the upper surface of the P type silicon substrate 11 by a usual method.
2 is formed, and a PSG film 13 is formed on the upper surface of
After forming by the VD method and forming the contact portion 16, the W silicide film 14 is formed by the 3000 Å sputtering method, and phosphorus as an N-type impurity is implanted at 1 × 10 16 cm -2 .
【００１８】次に、図１（ｂ）に示すように、ＣＶＤ法
で多結晶シリコン層１５を形成する。このとき、コンタ
クト部１６の寸法が１．０μｍ2 であれば、多結晶シリ
コン層１５を５０００Å成長させることでほぼ平坦とな
る。Next, as shown in FIG. 1B, a polycrystalline silicon layer 15 is formed by the CVD method. At this time, if the size of the contact portion 16 is 1.0 μm 2 , the polycrystalline silicon layer 15 is grown to 5000 Å to be substantially flat.
【００１９】次に、図１（ｃ）に示すように、異方性の
エッチングによりコンタクト部１６以外の多結晶シリコ
ン層１５を除去しコンタクト部１６にのみ多結晶シリコ
ン層１５を残し、さらに全体にリンを注入し、多結晶シ
リコン層１５をＮ型にする。Next, as shown in FIG. 1C, the polycrystalline silicon layer 15 other than the contact portion 16 is removed by anisotropic etching, leaving the polycrystalline silicon layer 15 only in the contact portion 16, and then the entire portion. Is doped with phosphorus to make the polycrystalline silicon layer 15 N-type.
【００２０】その後、Ｗシリサイド層１４を配線として
のパターンニングを行う。Thereafter, patterning is performed using the W silicide layer 14 as a wiring.
【００２１】本第一実施例によると、コンタクト部１６
においてＷシリサイド層１４は多結晶シリコン層１５を
介することなく、直接Ｎ+ 型拡散層１２と接しているの
で、コンタクト抵抗は安定した小さなものとなる。According to the first embodiment, the contact portion 16
In, since the W silicide layer 14 is in direct contact with the N + type diffusion layer 12 without the polycrystalline silicon layer 15 interposed therebetween, the contact resistance becomes stable and small.
【００２２】図２（ｃ）は本発明の第二実施例の要部を
示す断面図である。FIG. 2 (c) is a sectional view showing an essential part of the second embodiment of the present invention.
【００２３】本第二実施例は、配線層がＷシリサイド層
とアルミニウム層の（Ａｌ／ＷＳi2 ）二層構造の場合
を示したもので、本質的な構造は図１（ｃ）の第一実施
例と同様である。The second embodiment shows a case where the wiring layer has a (Al / WS i2 ) two-layer structure of a W silicide layer and an aluminum layer. The essential structure is the first structure shown in FIG. 1 (c). It is similar to the embodiment.
【００２４】すなわち、本発明の特徴とするところの、
コンタクト部２６は、下層はＷシリサイド層２４、およ
び上層は多結晶シリコン層２５から構成された二層構造
を有している。そしてさらに、多結晶シリコン層２５の
上面を含むＷシリサイド層２４の上面に形成されたアル
ミニウム層２７を有している。That is, the feature of the present invention is that
The contact portion 26 has a two-layer structure in which the lower layer is a W silicide layer 24 and the upper layer is a polycrystalline silicon layer 25. Further, it has an aluminum layer 27 formed on the upper surface of the W silicide layer 24 including the upper surface of the polycrystalline silicon layer 25.
【００２５】なお、図１（ｃ）において、２１はＰ型シ
リコン基板、２２はＮ+ 型拡散層、および２３はＰＳＧ
膜である。In FIG. 1C, 21 is a P-type silicon substrate, 22 is an N + -type diffusion layer, and 23 is PSG.
It is a film.
【００２６】次に、本第二実施例の製造方法を図２
（ａ）、（ｂ）および（ｃ）に示す工程断面図を参照し
て説明する。Next, the manufacturing method of the second embodiment will be described with reference to FIG.
Description will be given with reference to process cross-sectional views shown in (a), (b) and (c).
【００２７】第一実施例と同様に、始めに図２（ａ）に
示すように、Ｐ型シリコン基板２１上面にＮ+ 型拡散層
２２を形成し、さらにＰＳＧ膜２３を１．０μｍ形成
し、コンタクト部２６を開孔し、Ｗシリサイド層２４を
２０００Åスパッタ法で形成し、Ｎ+ 不純物のリンを１
×１０16ｃｍ-2注入する。Similar to the first embodiment, first, as shown in FIG. 2A, an N + type diffusion layer 22 is formed on the upper surface of a P type silicon substrate 21, and a PSG film 23 is formed to 1.0 μm. , The contact portion 26 is opened, the W silicide layer 24 is formed by the 2000Å sputtering method, and the N + impurity phosphorus is set to 1
Inject x10 16 cm -2 .
【００２８】次に、図２（ｂ）に示すように、多結晶シ
リコン層２５を形成し、コンタクト部２６を平坦化し、
エッチバック法によりコンタクト部２６のみ多結晶シリ
コン層２５を残す。Next, as shown in FIG. 2B, a polycrystalline silicon layer 25 is formed and the contact portion 26 is flattened.
The polycrystalline silicon layer 25 is left only in the contact portion 26 by the etch back method.
【００２９】次に、図２（ｃ）に示すように、配線とし
てアルミニウム層２７をスパッタ法で形成し、Ａｌ／Ｗ
Ｓi2配線としてのパターンニングを行う。Next, as shown in FIG. 2C, an aluminum layer 27 is formed as a wiring by a sputtering method, and Al / W is formed.
Patterning as S i2 wiring is performed.
【００３０】本第二実施例によると、コンタクト部２６
におけるコンタクト抵抗はＮ+ 型拡散層２２とＷシリサ
イド層２４との間のコンタクト抵抗を考えればよくな
り、安定した小さい値のコンタクト抵抗が得られる。According to the second embodiment, the contact portion 26
The contact resistance in ( 1) can be considered by considering the contact resistance between the N + type diffusion layer 22 and the W silicide layer 24, and a stable and small contact resistance can be obtained.
【００３１】なお、以上の説明において、高融点金属シ
リサイドとしては、Ｗシリサイドを取り上げたけれど
も、他のチタン（Ｔi ）およびニッケル（Ｎi ）などの
シリサイドも同様に用いることができる。Although W silicide is taken as the refractory metal silicide in the above description, other silicides of titanium (T i ) and nickel (N i ) can be similarly used.
【００３２】また、コンタクト部の下部領域は拡散層と
したけれどもこれは、下部配線層の場合も同様である。Further, although the lower region of the contact portion is a diffusion layer, the same applies to the lower wiring layer.
【００３３】[0033]
【発明の効果】以上説明したように、本発明によれば、
配線層としての高融点金属シリサイド層を形成した後、
コンタクト平坦化としての多結晶シリコン層の埋め込み
を行っており、高融点金属シリサイド層とコンタクト部
の下部領域例えば拡散層とが直接接する構造となるの
で、安定した小さな値のコンタクト抵抗を得ることがで
き、その効果は大である。As described above, according to the present invention,
After forming a refractory metal silicide layer as a wiring layer,
Since the polycrystalline silicon layer is buried as a contact flattening, and the refractory metal silicide layer is in direct contact with the lower region of the contact portion, for example, the diffusion layer, it is possible to obtain a stable small contact resistance. You can, and the effect is great.
【図１】本発明の第一実施例の製造方法の要部を示す工
程断面図。FIG. 1 is a process sectional view showing an essential part of a manufacturing method according to a first embodiment of the present invention.
【図２】本発明の第二実施例の製造方法の要部を示す工
程断面図。FIG. 2 is a process sectional view showing a main part of a manufacturing method according to a second embodiment of the present invention.
【図３】従来例の製造方法の要部を示す工程断面図。FIG. 3 is a process cross-sectional view showing a main part of a manufacturing method of a conventional example.
１１、２１、３１ Ｐ型シリコン基板 １２、２２、３２ Ｎ+ 型拡散層 １３、２３、３３ ＰＳＧ膜 １４、２４、３４ Ｗシリサイド層 １５、２５、３５ 多結晶シリコン層 １６、２６、３６ コンタクト部 ２７ アルミニウム層11, 21, 31 P type silicon substrate 12, 22, 32 N + type diffusion layer 13, 23, 33 PSG film 14, 24, 34 W silicide layer 15, 25, 35 Polycrystalline silicon layer 16, 26, 36 Contact part 27 Aluminum layer
Claims (2)
と、この層間絶縁膜に形成された高融点金属シリサイド
層を含む配線層と、前記高融点金属シリサイド層と前記
層間絶縁膜の下部領域とを接続するため前記層間絶縁膜
に形成されたコンタクト部とを有する半導体装置におい
て、 前記コンタクト部は、下層は前記高融点シリサイド層、
および上層は多結晶シリコン層から構成された二層構造
を有することを特徴とする半導体装置。1. An interlayer insulating film formed on a semiconductor substrate, a wiring layer including a refractory metal silicide layer formed on the interlayer insulating film, a lower region of the refractory metal silicide layer and the interlayer insulating film. In a semiconductor device having a contact portion formed in the interlayer insulating film for connecting with, a lower layer of the contact portion is the refractory silicide layer,
And a semiconductor device having an upper layer having a two-layer structure composed of a polycrystalline silicon layer.
程を含む半導体装置の製造方法において、 前記層間絶縁膜にコンタクト部を形成する工程と、 次に、このコンタクト部を含む半導体基板上面に高融点
金属シリサイド層を形成する工程と、 次に、この高融点金属シリサイド層上面に多結晶シリコ
ン層を形成し前記コンタクト部をこの形成された多結晶
シリコン層で埋め込み上面を平坦化する工程とを含むこ
とを特徴とする半導体装置の製造方法。2. A method of manufacturing a semiconductor device, comprising the step of forming an interlayer insulating film on a semiconductor substrate, the step of forming a contact portion in the interlayer insulating film, and the step of forming a contact portion on the upper surface of the semiconductor substrate including the contact portion. A step of forming a refractory metal silicide layer, and a step of forming a polycrystal silicon layer on the top surface of the refractory metal silicide layer and burying the contact portion with the formed polycrystal silicon layer to flatten the top surface. A method of manufacturing a semiconductor device, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6249492A JPH05267214A (en) | 1992-03-18 | 1992-03-18 | Semiconductor device and manufacture thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6249492A JPH05267214A (en) | 1992-03-18 | 1992-03-18 | Semiconductor device and manufacture thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05267214A true JPH05267214A (en) | 1993-10-15 |
Family
ID=13201783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6249492A Pending JPH05267214A (en) | 1992-03-18 | 1992-03-18 | Semiconductor device and manufacture thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05267214A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5604382A (en) * | 1993-11-25 | 1997-02-18 | Nec Corporation | Semiconductor device with pillar-shaped contact layer |
-
1992
- 1992-03-18 JP JP6249492A patent/JPH05267214A/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5604382A (en) * | 1993-11-25 | 1997-02-18 | Nec Corporation | Semiconductor device with pillar-shaped contact layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH088224B2 (en) | Method of forming contact and internal connection line of integrated circuit | |
| JP3108447B2 (en) | Semiconductor device and manufacturing method thereof | |
| US5319239A (en) | Polysilicon-collector-on-insulator polysilicon-emitter bipolar | |
| JP3281260B2 (en) | Method for manufacturing semiconductor device | |
| JPH05267214A (en) | Semiconductor device and manufacture thereof | |
| US5994199A (en) | Method for fabricating semiconductor device on SOI substrate | |
| JPS59155951A (en) | Semiconductor device | |
| JPS6334954A (en) | Semiconductor device and manufacture thereof | |
| JP2000260772A (en) | Semiconductor integrated circuit device | |
| JPH0529603A (en) | Manufacture of semiconductor device | |
| JP2736371B2 (en) | Method for manufacturing semiconductor device | |
| JP2716977B2 (en) | Method for manufacturing semiconductor device | |
| JPS6160580B2 (en) | ||
| JP3084738B2 (en) | Semiconductor device | |
| JP2000164855A (en) | Insulation gate type semiconductor device and its manufacture | |
| JP2596848B2 (en) | Method for manufacturing semiconductor device | |
| JP2531680B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPS60216579A (en) | Manufacture of semiconductor device | |
| JPS594073A (en) | Manufacture of semiconductor device | |
| JPH06268077A (en) | Manufacture of semiconductor device | |
| JP3342150B2 (en) | Method for manufacturing semiconductor device | |
| JPS59168671A (en) | Manufacture of semiconductor device | |
| JPH02277254A (en) | Semiconductor device | |
| JPH0575083A (en) | Semiconductor device and its manufacture | |
| JPH07263554A (en) | Semiconductor device and production process thereof |