JPH05267206A - 濃度勾配を有する不純物導入領域の形成方法 - Google Patents
濃度勾配を有する不純物導入領域の形成方法Info
- Publication number
- JPH05267206A JPH05267206A JP4093382A JP9338292A JPH05267206A JP H05267206 A JPH05267206 A JP H05267206A JP 4093382 A JP4093382 A JP 4093382A JP 9338292 A JP9338292 A JP 9338292A JP H05267206 A JPH05267206 A JP H05267206A
- Authority
- JP
- Japan
- Prior art keywords
- ion implantation
- forming
- implantation mask
- semiconductor substrate
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 本発明は、例えばCCD素子の半導体基板中
における不純物の濃度分布を改善することにより、CC
D素子の転送領域におけるポテンシャルが徐々に変化す
る状態にして、電荷の転送効率の向上を図る。 【構成】 第1の工程で、半導体基板11にイオン注入
マスクを形成する膜として、例えばレジスト膜12を成
膜した後、当該レジスト膜12でマスクパターン13を
形成し、次いで第2の工程で、マスクパターン13を変
形加工することによって、当該マスクパターン13の端
面14を傾斜面に変形してイオン注入マスク15を形成
する。その後第3の工程で、イオン注入マスク15を用
いて半導体基板11に不純物17を導入する。
における不純物の濃度分布を改善することにより、CC
D素子の転送領域におけるポテンシャルが徐々に変化す
る状態にして、電荷の転送効率の向上を図る。 【構成】 第1の工程で、半導体基板11にイオン注入
マスクを形成する膜として、例えばレジスト膜12を成
膜した後、当該レジスト膜12でマスクパターン13を
形成し、次いで第2の工程で、マスクパターン13を変
形加工することによって、当該マスクパターン13の端
面14を傾斜面に変形してイオン注入マスク15を形成
する。その後第3の工程で、イオン注入マスク15を用
いて半導体基板11に不純物17を導入する。
Description
【0001】
【産業上の利用分野】本発明は、CCD素子の転送領域
を形成するのに利用される濃度勾配を有する不純物導入
領域の形成方法に関するものである。
を形成するのに利用される濃度勾配を有する不純物導入
領域の形成方法に関するものである。
【0002】
【従来の技術】従来のCCD素子の転送領域を形成する
方法を図5の製造工程図により説明する。図5の(1)
に示すように、通常のプロセスによって、半導体基板4
1の上面に、絶縁膜42を介して1層目の転送電極を形
成する膜(図示せず)を成膜する。その後通常のホトリ
ソグラフィーとエッチングとによって、1層目の転送電
極を形成する膜よりなる1層目の転送電極43,44を
形成する。そして、例えば1層目の転送電極43,44
間に形成される2層目の転送電極(図示せず)の転送領
域におけるポテンシャルを改善する場合には、前記1層
目の転送電極43,44を形成した後、レジスト膜(図
示せず)を成膜し、続いて通常のホトリソグラフィーに
よって、上記レジスト膜でレジストマスク61を形成す
る。
方法を図5の製造工程図により説明する。図5の(1)
に示すように、通常のプロセスによって、半導体基板4
1の上面に、絶縁膜42を介して1層目の転送電極を形
成する膜(図示せず)を成膜する。その後通常のホトリ
ソグラフィーとエッチングとによって、1層目の転送電
極を形成する膜よりなる1層目の転送電極43,44を
形成する。そして、例えば1層目の転送電極43,44
間に形成される2層目の転送電極(図示せず)の転送領
域におけるポテンシャルを改善する場合には、前記1層
目の転送電極43,44を形成した後、レジスト膜(図
示せず)を成膜し、続いて通常のホトリソグラフィーに
よって、上記レジスト膜でレジストマスク61を形成す
る。
【0003】次いで図5の(2)に示す如く、上記レジ
ストマスク61と転送電極43,44とをイオン注入マ
スクにしたイオン注入法によって、半導体基板41の上
層に不純物45(例えばホウ素)をイオン注入する。そ
して、ポテンシャルが階段状になるような転送領域46
を形成する。次いでレジストマスク61を除去する。そ
の後図5の(3)に示すように、通常のプロセスによっ
て、2層目の転送電極を形成する膜(図示せず)を成膜
した後、通常のホトリソグラフィーとエッチングとによ
って、2層目の転送電極を形成する膜よりなる転送電極
47,48を形成する。
ストマスク61と転送電極43,44とをイオン注入マ
スクにしたイオン注入法によって、半導体基板41の上
層に不純物45(例えばホウ素)をイオン注入する。そ
して、ポテンシャルが階段状になるような転送領域46
を形成する。次いでレジストマスク61を除去する。そ
の後図5の(3)に示すように、通常のプロセスによっ
て、2層目の転送電極を形成する膜(図示せず)を成膜
した後、通常のホトリソグラフィーとエッチングとによ
って、2層目の転送電極を形成する膜よりなる転送電極
47,48を形成する。
【0004】
【発明が解決しようとする課題】しかしながら、上記方
法によって形成したCCD素子では、例えば図6に示す
如く、前記図5で説明した転送電極47の下方の転送領
域46におけるポテンシャル51が階段状に変化する。
したがって、ポテンシャル51がほとんど変化しない領
域52,53が存在する。このため、この部分における
転送効率は十分に改善されない。特に高感度を要求され
るCCD素子の場合には、通常のCCD素子よりも高い
転送効率が求められているが、十分な転送効率が得られ
ない。したがって、高感度のCCD素子を形成すること
が困難になっている。
法によって形成したCCD素子では、例えば図6に示す
如く、前記図5で説明した転送電極47の下方の転送領
域46におけるポテンシャル51が階段状に変化する。
したがって、ポテンシャル51がほとんど変化しない領
域52,53が存在する。このため、この部分における
転送効率は十分に改善されない。特に高感度を要求され
るCCD素子の場合には、通常のCCD素子よりも高い
転送効率が求められているが、十分な転送効率が得られ
ない。したがって、高感度のCCD素子を形成すること
が困難になっている。
【0005】本発明は、CCD素子の転送効率を高める
ような濃度勾配を有する不純物導入領域の形成方法を提
供することを目的とする。
ような濃度勾配を有する不純物導入領域の形成方法を提
供することを目的とする。
【0006】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされた方法である。すなわち、第1の工
程で、半導体基板にイオン注入マスクを形成する膜を成
膜した後、当該イオン注入マスクを形成する膜でマスク
パターンを形成し、次いで第2の工程で、マスクパター
ンを変形加工することによって、当該マスクパターンの
端面を傾斜面に加工してイオン注入マスクを形成する。
その後第3の工程で、イオン注入マスクを用いて半導体
基板に不純物を導入し、濃度勾配を有する不純物導入領
域を形成する。
成するためになされた方法である。すなわち、第1の工
程で、半導体基板にイオン注入マスクを形成する膜を成
膜した後、当該イオン注入マスクを形成する膜でマスク
パターンを形成し、次いで第2の工程で、マスクパター
ンを変形加工することによって、当該マスクパターンの
端面を傾斜面に加工してイオン注入マスクを形成する。
その後第3の工程で、イオン注入マスクを用いて半導体
基板に不純物を導入し、濃度勾配を有する不純物導入領
域を形成する。
【0007】CCD素子の転送領域を濃度勾配を有する
状態に形成する濃度勾配を有する不純物導入領域の形成
方法であって、第1の工程で、半導体基板に形成した複
数の転送電極を覆う状態にイオン注入マスクを形成する
膜を成膜した後、各転送電極のうちの少なくとも一つの
転送電極にオーバラップする状態に、イオン注入マスク
を形成する膜でマスクパターンを形成する。次いで第2
の工程で、マスクパターンを変形加工することによっ
て、その端面を傾斜面に加工してイオン注入マスクを形
成する。その後、第3の工程で、半導体基板の上層に不
純物を導入し、濃度勾配を有する転送領域を形成する。
状態に形成する濃度勾配を有する不純物導入領域の形成
方法であって、第1の工程で、半導体基板に形成した複
数の転送電極を覆う状態にイオン注入マスクを形成する
膜を成膜した後、各転送電極のうちの少なくとも一つの
転送電極にオーバラップする状態に、イオン注入マスク
を形成する膜でマスクパターンを形成する。次いで第2
の工程で、マスクパターンを変形加工することによっ
て、その端面を傾斜面に加工してイオン注入マスクを形
成する。その後、第3の工程で、半導体基板の上層に不
純物を導入し、濃度勾配を有する転送領域を形成する。
【0008】
【作用】上記方法では、イオン注入マスクの端面を傾斜
面で形成することにより、イオン注入マスクの厚さが徐
々に厚くなる。このため、イオン注入マスクの厚い部分
で覆われている半導体基板には、不純物が導入されな
い。またイオン注入マスクが徐々に薄くなるにしたがっ
て、半導体基板に導入される不純物濃度が濃くなる。こ
の結果、半導体基板に形成される不純物導入領域の不純
物濃度は濃度勾配を有する分布になる。
面で形成することにより、イオン注入マスクの厚さが徐
々に厚くなる。このため、イオン注入マスクの厚い部分
で覆われている半導体基板には、不純物が導入されな
い。またイオン注入マスクが徐々に薄くなるにしたがっ
て、半導体基板に導入される不純物濃度が濃くなる。こ
の結果、半導体基板に形成される不純物導入領域の不純
物濃度は濃度勾配を有する分布になる。
【0009】
【実施例】本発明の実施例を図1の製造工程図により説
明する。図1の(1)に示す如く、第1の工程では、例
えば通常のレジスト塗布技術によって、半導体基板11
の上面にイオン注入マスクを形成する膜として、例えば
レジスト膜12を成膜する。続いて通常のホトリソグラ
フィーによって、上記レジスト膜12の2点鎖線で示す
部分を除去し、当該レジスト膜12でマスクパターン1
3を形成する。
明する。図1の(1)に示す如く、第1の工程では、例
えば通常のレジスト塗布技術によって、半導体基板11
の上面にイオン注入マスクを形成する膜として、例えば
レジスト膜12を成膜する。続いて通常のホトリソグラ
フィーによって、上記レジスト膜12の2点鎖線で示す
部分を除去し、当該レジスト膜12でマスクパターン1
3を形成する。
【0010】次いで図1の(2)に示すように、第2の
工程を行う。この工程では、リフロー処理によって、マ
スクパターン13を軟化させる。そして当該マスクパタ
ーン13の表面張力を利用して、端面14を傾斜面に変
形加工して、イオン注入マスク15を形成する。
工程を行う。この工程では、リフロー処理によって、マ
スクパターン13を軟化させる。そして当該マスクパタ
ーン13の表面張力を利用して、端面14を傾斜面に変
形加工して、イオン注入マスク15を形成する。
【0011】その後図1の(3)に示す如く、第3の工
程を行う。この工程では、上記形成したイオン注入マス
ク15を用いた通常のイオン注入法によって、例えば不
純物17としてホウ素(B+ )を、上記半導体基板11
に導入する。
程を行う。この工程では、上記形成したイオン注入マス
ク15を用いた通常のイオン注入法によって、例えば不
純物17としてホウ素(B+ )を、上記半導体基板11
に導入する。
【0012】上記方法では、イオン注入マスク15の端
面14を傾斜面に加工したことにより、イオン注入マス
ク15の厚さは、その端部16より徐々に厚くなる。こ
のため、イオン注入マスク15の厚い部分で覆われてい
る半導体基板11には、不純物17が導入されない。ま
たイオン注入マスク15が徐々に薄くなるにしたがっ
て、半導体基板11に導入される不純物17の濃度が濃
くなる。この結果、図2に示すように、半導体基板(1
1)に導入される不純物濃度は濃度勾配を有する分布に
なる。図2の縦軸は不純物濃度を示し、その横軸は前記
図1に示した半導体基板(11)における不純物導入位
置を示す。
面14を傾斜面に加工したことにより、イオン注入マス
ク15の厚さは、その端部16より徐々に厚くなる。こ
のため、イオン注入マスク15の厚い部分で覆われてい
る半導体基板11には、不純物17が導入されない。ま
たイオン注入マスク15が徐々に薄くなるにしたがっ
て、半導体基板11に導入される不純物17の濃度が濃
くなる。この結果、図2に示すように、半導体基板(1
1)に導入される不純物濃度は濃度勾配を有する分布に
なる。図2の縦軸は不純物濃度を示し、その横軸は前記
図1に示した半導体基板(11)における不純物導入位
置を示す。
【0013】次に上記実施例で説明した方法によって、
CCD素子の転送領域を形成する方法を、図3の製造工
程図により説明する。なお上記実施例で説明したと同様
の構成部品には同一符号を記す。図3の(1)に示すよ
うに、半導体基板11の上面には、ゲート絶縁膜21が
形成されている。このゲート絶縁膜21の上面には、1
層目の電極形成膜よりなる複数の転送電極22,23が
形成されている。ここでは、上記転送電極22,23間
の転送領域を、濃度勾配を有する状態に形成する方法を
説明する。まず第1の工程として、通常のレジスト塗布
技術によって、各転送電極22,23を覆う状態に、イ
オン注入マスクを形成する膜になるレジスト膜12を成
膜する。続いて通常のホトリソグラフィーによって、上
記転送電極22,23のうち、例えば転送電極22にオ
ーバラップする状態に、上記レジスト膜12の2点鎖線
で示す部分を除去して、マスクパターン13を形成す
る。
CCD素子の転送領域を形成する方法を、図3の製造工
程図により説明する。なお上記実施例で説明したと同様
の構成部品には同一符号を記す。図3の(1)に示すよ
うに、半導体基板11の上面には、ゲート絶縁膜21が
形成されている。このゲート絶縁膜21の上面には、1
層目の電極形成膜よりなる複数の転送電極22,23が
形成されている。ここでは、上記転送電極22,23間
の転送領域を、濃度勾配を有する状態に形成する方法を
説明する。まず第1の工程として、通常のレジスト塗布
技術によって、各転送電極22,23を覆う状態に、イ
オン注入マスクを形成する膜になるレジスト膜12を成
膜する。続いて通常のホトリソグラフィーによって、上
記転送電極22,23のうち、例えば転送電極22にオ
ーバラップする状態に、上記レジスト膜12の2点鎖線
で示す部分を除去して、マスクパターン13を形成す
る。
【0014】次いで図3の(2)に示すように、第2の
工程を行う。この工程では、リフロー処理によって、マ
スクパターン13を軟化させることによって変形させ、
当該マスクパターン13の表面張力を利用して、端面1
4を変形加工して傾斜面に形成する。この傾斜面は、例
えば30°程度の傾斜角度を有するように形成する。こ
のようにしてイオン注入マスク15を形成する。
工程を行う。この工程では、リフロー処理によって、マ
スクパターン13を軟化させることによって変形させ、
当該マスクパターン13の表面張力を利用して、端面1
4を変形加工して傾斜面に形成する。この傾斜面は、例
えば30°程度の傾斜角度を有するように形成する。こ
のようにしてイオン注入マスク15を形成する。
【0015】続いて図3の(3)に示す如く、第3の工
程を行う。この工程では、上記形成したイオン注入マス
ク15を用いた通常のイオン注入法によって、例えば不
純物17としてホウ素(B+ )を、上記半導体基板11
に導入する。このとき、転送電極22,23もイオン注
入マスクの作用をする。そして半導体基板11の上層に
濃度勾配を有する転送領域18を形成する。
程を行う。この工程では、上記形成したイオン注入マス
ク15を用いた通常のイオン注入法によって、例えば不
純物17としてホウ素(B+ )を、上記半導体基板11
に導入する。このとき、転送電極22,23もイオン注
入マスクの作用をする。そして半導体基板11の上層に
濃度勾配を有する転送領域18を形成する。
【0016】その後イオン注入マスク15を、例えばア
ッシャー処理により除去する。次いで図3の(4)に示
すように、例えば熱酸化法によって、転送電極22,2
3の各表面に絶縁膜24を形成する。続いて例えば通常
の化学的気相成長法によって、上記ゲート絶縁膜21と
上記絶縁膜24との上面に2層目の電極形成膜(25)
を成膜する。その後通常のホトリソグラフィーとエッチ
ングとによって、2層目の電極形成膜(25)の2点鎖
線で示す部分を除去して、転送電極26,27を形成す
る。上記のようにして、CCD素子20は形成される。
ッシャー処理により除去する。次いで図3の(4)に示
すように、例えば熱酸化法によって、転送電極22,2
3の各表面に絶縁膜24を形成する。続いて例えば通常
の化学的気相成長法によって、上記ゲート絶縁膜21と
上記絶縁膜24との上面に2層目の電極形成膜(25)
を成膜する。その後通常のホトリソグラフィーとエッチ
ングとによって、2層目の電極形成膜(25)の2点鎖
線で示す部分を除去して、転送電極26,27を形成す
る。上記のようにして、CCD素子20は形成される。
【0017】上記方法では、イオン注入マスク15の端
面14を傾斜面に形成したことにより、イオン注入マス
ク15の厚さは、図の(3)に示すように、その端部1
6より徐々に厚くなる、このため、ある一定以上の厚さ
を有する部分のイオン注入マスク15で覆われている半
導体基板11には不純物17が導入されない。またイオ
ン注入マスク15が徐々に薄くなるにしたがって、半導
体基板11に導入される不純物濃度は濃くなる。この結
果、図4に示すように、転送領域18のポテンシャルは
勾配を有する。よって、この部分における電荷の転送効
率は向上する。したがって、CCD素子20の転送効率
が向上する。図4の縦軸はポテンシャルを示し、その横
軸はCCD素子20の転送領域の位置を示す。
面14を傾斜面に形成したことにより、イオン注入マス
ク15の厚さは、図の(3)に示すように、その端部1
6より徐々に厚くなる、このため、ある一定以上の厚さ
を有する部分のイオン注入マスク15で覆われている半
導体基板11には不純物17が導入されない。またイオ
ン注入マスク15が徐々に薄くなるにしたがって、半導
体基板11に導入される不純物濃度は濃くなる。この結
果、図4に示すように、転送領域18のポテンシャルは
勾配を有する。よって、この部分における電荷の転送効
率は向上する。したがって、CCD素子20の転送効率
が向上する。図4の縦軸はポテンシャルを示し、その横
軸はCCD素子20の転送領域の位置を示す。
【0018】
【発明の効果】以上、説明したように本発明によれば、
厚さが徐々に厚くなるようにイオン注入マスクを形成し
て、半導体基板に不純物を導入したので、半導体基板に
形成した不純物導入領域の不純物濃度は濃度勾配を有す
る分布になる。この結果、例えばCCD素子の転送領域
を、濃度勾配を有する状態に形成することが可能になる
ので、CCD素子の転送効率の向上を図ることが可能に
なる。
厚さが徐々に厚くなるようにイオン注入マスクを形成し
て、半導体基板に不純物を導入したので、半導体基板に
形成した不純物導入領域の不純物濃度は濃度勾配を有す
る分布になる。この結果、例えばCCD素子の転送領域
を、濃度勾配を有する状態に形成することが可能になる
ので、CCD素子の転送効率の向上を図ることが可能に
なる。
【図1】第1の実施例の製造工程図である。
【図2】不純物濃度分布の説明図である。
【図3】CCD素子の転送領域の製造工程図である。
【図4】CCD素子のポテンシャルの説明図である。
【図5】従来例の製造工程図である。
【図6】課題の説明図である。
11 半導体基板 12 レジスト膜 13 マスクパターン 14 端面 15 イオン注入マスク 17 不純物 18 転送領域 20 CCD素子 22 転送電極 23 転送電極 26 転送電極 27 転送電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 27/148 7210−4M H01L 27/14 B
Claims (2)
- 【請求項1】 半導体基板にイオン注入マスクを形成す
る膜を成膜した後、当該イオン注入マスクを形成する膜
でマスクパターンを形成する第1の工程と、 前記マスクパターンを変形加工することによって、当該
マスクパターンの端面を傾斜面に加工してイオン注入マ
スクを形成する第2の工程と、 前記イオン注入マスクを用いて前記半導体基板に不純物
を導入して濃度勾配を有する不純物導入領域を形成する
第3の工程とよりなることを特徴とする濃度勾配を有す
る不純物導入領域の形成方法。 - 【請求項2】 請求項1記載の濃度勾配を有する不純物
導入領域の形成方法において、 第1の工程で、半導体基板に形成したCCD素子の複数
の転送電極を覆う状態にイオン注入マスクを形成する膜
を成膜した後、当該転送電極のうちの少なくとも一つの
転送電極にオーバラップする状態に、当該イオン注入マ
スクを形成する膜でマスクパターンを形成し、 次いで第2の工程で、前記マスクパターンを変形加工す
ることによって、当該マスクパターンの端面を傾斜面に
加工してイオン注入マスクを形成した後、 第3の工程で前記イオン注入マスクを用いて前記半導体
基板の上層に不純物を導入することにより、濃度勾配を
有する状態にCCD素子の転送領域を形成することを特
徴とする濃度勾配を有する不純物導入領域の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09338292A JP3185339B2 (ja) | 1992-03-19 | 1992-03-19 | 電荷結合素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09338292A JP3185339B2 (ja) | 1992-03-19 | 1992-03-19 | 電荷結合素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05267206A true JPH05267206A (ja) | 1993-10-15 |
JP3185339B2 JP3185339B2 (ja) | 2001-07-09 |
Family
ID=14080766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09338292A Expired - Lifetime JP3185339B2 (ja) | 1992-03-19 | 1992-03-19 | 電荷結合素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3185339B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09162137A (ja) * | 1995-12-13 | 1997-06-20 | Sony Corp | イオン注入方法 |
US7838344B2 (en) | 2008-01-16 | 2010-11-23 | Kabushiki Kaisha Toshiba | Method for manufacturing a charge coupled device |
JP2011197553A (ja) * | 2010-03-23 | 2011-10-06 | Toshiba Corp | 露光用マスク、不純物層を有する半導体装置の製造方法および固体撮像装置 |
JP2012064861A (ja) * | 2010-09-17 | 2012-03-29 | Toshiba Corp | 半導体装置の製造方法 |
-
1992
- 1992-03-19 JP JP09338292A patent/JP3185339B2/ja not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09162137A (ja) * | 1995-12-13 | 1997-06-20 | Sony Corp | イオン注入方法 |
US7838344B2 (en) | 2008-01-16 | 2010-11-23 | Kabushiki Kaisha Toshiba | Method for manufacturing a charge coupled device |
TWI397950B (zh) * | 2008-01-16 | 2013-06-01 | Toshiba Kk | 半導體ccd裝置的製造方法 |
JP2011197553A (ja) * | 2010-03-23 | 2011-10-06 | Toshiba Corp | 露光用マスク、不純物層を有する半導体装置の製造方法および固体撮像装置 |
JP2012064861A (ja) * | 2010-09-17 | 2012-03-29 | Toshiba Corp | 半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3185339B2 (ja) | 2001-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3699646A (en) | Integrated circuit structure and method for making integrated circuit structure | |
JPS5846670A (ja) | 埋込みチヤンネル型電荷結合装置の製造法 | |
JPS63314868A (ja) | Mos半導体装置の製造方法 | |
US3891190A (en) | Integrated circuit structure and method for making integrated circuit structure | |
JPH05267206A (ja) | 濃度勾配を有する不純物導入領域の形成方法 | |
KR100207548B1 (ko) | 반도체장치의 제조공정에서 게이트 전극 형성방법 | |
US20040180297A1 (en) | Method for forming pattern in semiconductor device | |
JPH0316223A (ja) | 半導体装置の製造方法 | |
JPS5842254A (ja) | 半導体装置の製造方法 | |
JPH07221316A (ja) | 薄膜トランジスタの製造方法 | |
JPS58122769A (ja) | 半導体装置の製造方法 | |
JPS6350014A (ja) | 半導体装置の製造方法 | |
JPH02304935A (ja) | 半導体集積回路の製造方法 | |
TW323390B (en) | The method for forming lightly doped drain on semiconductor device | |
KR100260635B1 (ko) | Eprom 소자 제조방법 | |
JPH08227891A (ja) | 絶縁膜の形成方法 | |
JPS59117217A (ja) | 半導体素子の製造方法 | |
KR0179155B1 (ko) | 반도체장치 및 그 제조방법 | |
JPH03203243A (ja) | 半導体装置の製造方法 | |
JPH0758213A (ja) | 半導体装置におけるウェルの形成方法 | |
JPS60223158A (ja) | 半導体装置の製造方法 | |
JPH02159041A (ja) | 半導体装置の製造方法 | |
JPH01204414A (ja) | 半導体装置の製造方法 | |
JPS5811511B2 (ja) | イオンエツチング方法 | |
JPH01278777A (ja) | Mosfetの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090511 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 11 |
|
EXPY | Cancellation because of completion of term |