JPH05260006A - Fixed stuff position counting circuit - Google Patents

Fixed stuff position counting circuit

Info

Publication number
JPH05260006A
JPH05260006A JP3013427A JP1342791A JPH05260006A JP H05260006 A JPH05260006 A JP H05260006A JP 3013427 A JP3013427 A JP 3013427A JP 1342791 A JP1342791 A JP 1342791A JP H05260006 A JPH05260006 A JP H05260006A
Authority
JP
Japan
Prior art keywords
counter
frame
data
pointer value
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3013427A
Other languages
Japanese (ja)
Inventor
Shiyouji Kudou
升嗣 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3013427A priority Critical patent/JPH05260006A/en
Publication of JPH05260006A publication Critical patent/JPH05260006A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

PURPOSE:To make circuit scale small by providing a specified fixed stuff position counter. CONSTITUTION:A frame counter 10 counts the number of bytes of transmission and reception frame, a pay load counter 11 counts pointer value within the extent of real data inside the frame, and a flip-flop 12 latches the pointer value at the head position receiving transmit data leading pulses and clocks. A pointer value inserting/transmitting circuit 13 inserts and outputs the pointer value latched at the flip-flop 12 into a data control region H1, H2 byte region of the frame counter 10. A fixed stuff position counter 14 receives the transmit data leading pulses, starts counting from the pointer value position indicating the head of the real data of transmission and reception at the pay load, stops counting within the control data region in the frame, counts only the pay load in the frame, and starts counting from the initial value again at the pointer value position indicating the next real data head of transmission and reception.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、同期端局装置のインタ
フェース部に適用されるNNI(ネットワーク・ノード
・インタフェース)における固定スタッフ位置計数回路
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a fixed stuff position counting circuit in an NNI (network node interface) applied to an interface section of a synchronous terminal device.

【0002】同期端局装置は、その高機能化に伴い、イ
ンタフェース部でのデータ処理遅延の最小化,回路の単
純化が要求されている。
As the synchronous terminal equipment is highly functionalized, it is required to minimize the data processing delay in the interface part and simplify the circuit.

【0003】[0003]

【従来の技術】管理ユニットにデータをマッピングする
際、情報量整合のために固定スタッフを用いる場合があ
る。図5はCCITT,G708にて規定されたフレー
ムフォーマット例を示す図で、STM−0のフォーマッ
トを示している。1フレームは9個の行(ロー)と90
個の列(コラム)の、合計810個のバイトで構成され
ている。各バイトは8ビット構成である。
2. Description of the Related Art When data is mapped to a management unit, fixed staff may be used for matching the amount of information. FIG. 5 is a diagram showing an example of the frame format defined by CCITT, G708, and shows the STM-0 format. One frame has 9 rows and 90
Each column is composed of 810 bytes in total. Each byte has an 8-bit structure.

【0004】90個の列のうち、最初の3列まではデー
タ管理領域であり、4列目から90列までが実データ領
域(ペイロード)である。データ管理領域のうち、4行
目はAUポインタである。AUポインタのうち最初のH
1,H2には、実データ領域の何バイト目が実データの
先頭位置かを示す値が書き込まれている。
Of the 90 columns, the first 3 columns are data management areas, and the 4th to 90th columns are actual data areas (payloads). The fourth line of the data management area is an AU pointer. First H of AU pointer
A value indicating which byte of the actual data area is the start position of the actual data is written in 1 and H2.

【0005】図に示すバイトのうち上に示す値はポイン
タ値を示し、下に示す値がフレームカウンタ値を示して
いる。1フレームは810バイト構成であるので、フレ
ームカウンタ値は1から始まり、810で終わってい
る。810で終わると、更に1から計数を開始する。
Of the bytes shown in the figure, the value shown at the top shows the pointer value, and the value shown below shows the frame counter value. Since one frame has a structure of 810 bytes, the frame counter value starts from 1 and ends at 810. When it ends at 810, counting is started from 1 more.

【0006】実データ領域は、そのポインタ値が0から
始まり、782で終わる783バイト構成である。78
2で終わると、更に0から計数を開始する。当然に、こ
の実データ領域のカウンタ値は、データ管理領域はスキ
ップしている。
The actual data area has a 783 byte structure whose pointer value starts from 0 and ends at 782. 78
When it ends at 2, counting is started again from 0. Naturally, the counter value of this actual data area is skipped in the data management area.

【0007】このようなフレームフォーマットのデータ
を扱う場合、管理ユニットにデータをマッピングする際
に、情報量整合のために固定スタッフ(ダミーデータ)
を用いることがある。図5に示す場合には、データ先頭
位置から29バイト目,58バイト目が固定スタッフで
ある。つまり、1行当たり、2個の固定スタッフが存在
している。データを読み込む場合にはこのダミーデータ
は読み込まないようにする必要があり、データを送出す
る場合には、この固定スタッフ位置にはダミーデータを
挿入する必要がある。このため、固定スタッフ位置を計
数するための回路が必要となる。
When data of such a frame format is handled, fixed stuff (dummy data) is provided for matching the amount of information when mapping the data to the management unit.
May be used. In the case shown in FIG. 5, the fixed stuff is at the 29th and 58th bytes from the data head position. In other words, there are two fixed staff per line. When reading data, it is necessary not to read this dummy data, and when sending data, it is necessary to insert dummy data at this fixed stuff position. Therefore, a circuit for counting the fixed stuff position is required.

【0008】図6は従来回路の構成例を示すブロック図
である。フレームカウンタ1は、フレームのバイト毎に
カウント(810カウント)を行っている。一方、ラッ
チ2は、送信データの先頭を示す送信データ先頭パルス
をクロック入力CKに受けて、その時のフレームカウン
タ1のカウンタ値をラッチする。
FIG. 6 is a block diagram showing a configuration example of a conventional circuit. The frame counter 1 counts (810 counts) for each byte of the frame. On the other hand, the latch 2 receives the transmission data head pulse indicating the head of the transmission data at the clock input CK and latches the counter value of the frame counter 1 at that time.

【0009】変換回路3は、ラッチ2の出力値(フレー
ムカウンタ値)を受けて、これをポインタ値に変換して
出力する。また、フレームカウンタ1は、H1バイト,
H2バイトのカウント値(図5の場合には271バイト
目と272バイト目)を出力して、ポインタ値挿入・送
出回路4に送る。ポインタ値挿入・送出回路4は、H
1,H2の番地に変換回路3から与えられた送信データ
の先頭位置のポインタ値を入れ込み、送出する。このデ
ータは次の処理に委ねられる。
The conversion circuit 3 receives the output value (frame counter value) of the latch 2, converts it into a pointer value, and outputs it. Further, the frame counter 1 has H1 bytes,
The H2 byte count value (the 271st and 272nd bytes in the case of FIG. 5) is output and sent to the pointer value insertion / transmission circuit 4. The pointer value insertion / transmission circuit 4 has an H
The pointer value of the head position of the transmission data given from the conversion circuit 3 is inserted into the addresses of 1 and H2 and transmitted. This data is subjected to the next processing.

【0010】一方、演算回路5は変換回路3から与えら
れた先頭位置ポインタを基にして、固定スタッフ位置を
算出し、固定スタッフ位置情報として出力する。この演
算方式としては、例えば図5の場合を例にとると、先頭
ポインタ値+29,先頭ポインタ+58というようにし
て求められる。このようにして求められた固定スタッフ
位置情報を基に、その固定スタッフ位置のバイトにはダ
ミーデータが入れられる。以上の動作原理は受信側でも
同様である。そして、受信側では、固定スタッフ位置の
バイトのデータは読み込まないようにする。
On the other hand, the arithmetic circuit 5 calculates the fixed stuff position based on the head position pointer given from the conversion circuit 3 and outputs it as the fixed stuff position information. As the calculation method, for example, in the case of FIG. 5, the head pointer value +29 and the head pointer +58 are obtained. Based on the fixed stuff position information obtained in this way, dummy data is put in the byte at the fixed stuff position. The above operation principle is the same on the receiving side. The receiving side does not read the byte data at the fixed stuff position.

【0011】[0011]

【発明が解決しようとする課題】前述した従来の回路で
は、受信又は送信ポインタ値に応じて、固定スタッフ位
置を示すポインタ値(フレームカウンタ値)を演算回路
5にて求めるようになっている。しかしながら、ポイン
タ値は変化するものであり、ポインタ値を基準にして固
定スタッフ位置を求める従来回路では、ポインタ値が変
化する度にフレームカウンタ1のデコード値を変えてや
る必要があり、演算回路の構成が複雑になってしまう。
In the conventional circuit described above, the arithmetic circuit 5 obtains the pointer value (frame counter value) indicating the fixed stuff position according to the reception or transmission pointer value. However, the pointer value changes, and in the conventional circuit that obtains the fixed stuff position based on the pointer value, it is necessary to change the decode value of the frame counter 1 every time the pointer value changes. The configuration becomes complicated.

【0012】本発明はこのような課題に鑑みてなされた
ものであって、回路規模を小さくできる固定スタッフ位
置計数回路を提供することを目的としている。
The present invention has been made in view of the above problems, and an object of the present invention is to provide a fixed stuff position counting circuit capable of reducing the circuit scale.

【0013】[0013]

【課題を解決するための手段】図1は本発明の原理ブロ
ック図である。図において、10は送信又は受信フレー
ムを受けて送信又は受信フレームのバイト数を計数する
フレームカウンタ、11はそのフレーム内の実データの
範囲(ペイロード)内のポインタ値を計数するペイロー
ドカウンタ、12は該ペイロードカウンタ11の出力を
データ入力に、送信データ又は受信データの先頭パルス
をクロック入力に受けて送信又は受信データの先頭位置
におけるポインタ値をラッチするフリップフロップ、1
3は前記フレームカウンタ10のデータ管理領域のH
1,H2バイト領域にフリップフロップ12でラッチし
たポインタ値を挿入して出力するポインタ値挿入・送出
回路、14は送信データ先頭パルスを受けて、ペイロー
ドにおける送信又は受信の実データ先頭を示すポインタ
値位置より計数を開始し、当該フレーム中の管理データ
領域(オーバーヘッド)では計数を停止してフレーム中
のペイーロードのみを計数し、送信又は受信の次の実デ
ータ先頭を示すポインタ値位置で再び初期値より計数を
開始する固定スタッフ位置カウンタである。なお、フレ
ームカウンタ10からペイロードカウンタ11と固定ス
タッフ位置カウンタ14に、それぞれオーバーヘッドを
計数しないための制御線C1,C2が入っている。
FIG. 1 is a block diagram showing the principle of the present invention. In the figure, 10 is a frame counter that receives a transmission or reception frame and counts the number of bytes of the transmission or reception frame, 11 is a payload counter that counts a pointer value within a range (payload) of actual data in the frame, and 12 is A flip-flop that receives the output of the payload counter 11 as a data input and the head pulse of the transmission data or the reception data as a clock input and latches the pointer value at the head position of the transmission or reception data
3 is H of the data management area of the frame counter 10.
A pointer value insertion / transmission circuit that inserts and outputs the pointer value latched by the flip-flop 12 in the 1 and H2 byte areas, and 14 receives a transmission data head pulse and indicates a pointer value that indicates the head of actual data of transmission or reception in the payload. Counting is started from the position, counting is stopped in the management data area (overhead) in the frame, only the pay load in the frame is counted, and the initial value is again set at the pointer value position indicating the beginning of the next actual data after transmission or reception. It is a fixed stuff position counter that starts counting more. The frame counter 10 to the payload counter 11 and the fixed stuff position counter 14 have control lines C1 and C2 for counting the overhead, respectively.

【0014】フレームカウンタ10は810進カウン
タ、ペイロードカウンタ11は783進カウンタ、固定
スタッフ位置カウンタ14は58進カウンタである。
The frame counter 10 is an 810-ary counter, the payload counter 11 is a 783-ary counter, and the fixed stuff position counter 14 is a 58-ary counter.

【0015】[0015]

【作用】ポインタ値位置(実データの先頭)と固定スタ
ッフ位置は一定の関係(つまり、ポインタ値+29,ポ
インタ値+58,…)の関係にある。そこで、ポインタ
値より計数を開始し、フレーム中のペイロードのみを計
数する固定スタッフ位置カウンタを設け、これを送受ポ
インタ値に追随させ、フレームカウンタ10内で浮動す
るようにした。
The pointer value position (start of actual data) and the fixed stuff position have a fixed relationship (that is, pointer value +29, pointer value +58, ...). Therefore, a fixed stuff position counter that starts counting from the pointer value and counts only the payload in the frame is provided, and the fixed stuff position counter is made to follow the transmission / reception pointer value and floated in the frame counter 10.

【0016】図2は本発明の原理説明図である。(a)
は固定スタッフ、(b)はパスオーバーヘッド(データ
管理領域と実データ領域の境界)である。図に示すよう
に、パスオーバーヘッド位置からの周期Cを計数させ、
その間のスタッフ位置で信号を出すようにする。つま
り、図の↑から↓の間をデコードするようにする。これ
により、固定スタッフ位置カウンタ14の特定位置(固
定スタッフ位置)をデコードするだけで、そのまま固定
スタッフ位置を示すことが可能となる。本発明によれ
ば、従来回路のように固定スタッフ位置を演算するため
の演算回路が不要となり、回路規模を小さくすることが
できる。
FIG. 2 illustrates the principle of the present invention. (A)
Is fixed stuff, and (b) is path overhead (boundary between data management area and actual data area). As shown in the figure, the cycle C from the path overhead position is counted,
Signals will be issued at staff positions in the meantime. In other words, decode between ↑ and ↓ in the figure. As a result, it is possible to indicate the fixed stuff position as it is by only decoding the specific position (fixed stuff position) of the fixed stuff position counter 14. According to the present invention, an arithmetic circuit for calculating the fixed stuff position unlike the conventional circuit is not required, and the circuit scale can be reduced.

【0017】[0017]

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
Embodiments of the present invention will now be described in detail with reference to the drawings.

【0018】図3は本発明の一実施例を示す構成ブロッ
ク図である。図1と同一のものは、同一の符号を付して
示す。図において、10はフレームカウンタ、11はペ
イロードカウンタ、12はフリップフロップ、13はポ
インタ値挿入・送出回路、14は固定スタッフ位置カウ
ンタである。
FIG. 3 is a block diagram showing the configuration of an embodiment of the present invention. The same parts as those in FIG. 1 are designated by the same reference numerals. In the figure, 10 is a frame counter, 11 is a payload counter, 12 is a flip-flop, 13 is a pointer value insertion / transmission circuit, and 14 is a fixed stuff position counter.

【0019】15はフリップフロップ12の出力を受け
て、ペイロードカウンタ値が基準値783個よりも若干
量だけ増減する場合に、その増減量を補正するスタッフ
検出回路である。例えば、ペイロードカウンタ値が78
4個の場合には、オーバーヘッド領域のバイトもカウン
トするようにし、ペイロードカウンタ値が782個の場
合には、ダミーのバイトを1個作るような動作を行う。
該スタッフ検出回路15の出力はポインタ値挿入・送出
回路13に入ると共に、固定スタッフ位置カウンタ14
にフィードバックされている。
Reference numeral 15 denotes a stuff detection circuit which receives the output of the flip-flop 12 and corrects the increase / decrease amount when the payload counter value slightly increases or decreases from the reference value 783. For example, if the payload counter value is 78
When the number is 4, the bytes in the overhead area are also counted, and when the payload counter value is 782, an operation is performed to make one dummy byte.
The output of the stuff detection circuit 15 enters the pointer value insertion / transmission circuit 13 and the fixed stuff position counter 14
Have been fed back to.

【0020】16は加入者が変更になった時等に、送信
データ先頭位置のポインタ値が変わるので、その変更を
検出してNDF(ニューデータフラグ)信号としてポイ
ンタ値挿入・送出回路13に与える不一致検出回路であ
る。このように構成された回路の動作を説明すれば、以
下のとおりである。
When the subscriber changes, the pointer value of the transmission data head position changes, so that the change is detected and given to the pointer value insertion / transmission circuit 13 as an NDF (new data flag) signal. It is a mismatch detection circuit. The operation of the circuit thus configured will be described below.

【0021】図4は図3の回路の動作の前提となる、本
発明に用いるフレームフォーマット例を示す図である。
CCITT,G708に基づくSTM−0のフレームフ
ォーマットを示している。オーバーヘッド領域(データ
管理領域)は各行共に、3バイト構成であり、固定スタ
ッフ位置は各行毎に2個設けられている。1フレームは
810バイト、ペイロード(実データ領域)は783バ
イト構成である。
FIG. 4 is a diagram showing an example of a frame format used in the present invention, which is a prerequisite for the operation of the circuit of FIG.
The frame format of STM-0 based on CCITT, G708 is shown. The overhead area (data management area) has a 3-byte structure for each row, and two fixed stuff positions are provided for each row. One frame has 810 bytes, and the payload (actual data area) has 783 bytes.

【0022】フレームカウンタ10は、送受信すべきフ
レームの先頭から1フレーム全ての計数を開始する。一
方、ペイロードカウンタ11は、送受信フレームの特定
位置(H3バイト)の次のビットから計数を開始する
(初期値0)。そして、該ペイロードカウンタ11は、
オーバーヘッド領域では計数を停止させ、ペイロードの
みのバイトの計数を行う。そして、次のフレームのH3
バイトの次のビットは再び0になる。
The frame counter 10 starts counting one frame from the beginning of the frame to be transmitted and received. On the other hand, the payload counter 11 starts counting from the bit next to the specific position (H3 byte) of the transmission / reception frame (initial value 0). Then, the payload counter 11
Counting is stopped in the overhead area, and bytes of the payload only are counted. And H3 of the next frame
The next bit in the byte will be 0 again.

【0023】ポインタ値挿入・送出回路13は、フレー
ムカウンタ10からのH1,H2バイト目の信号を受け
とると、その位置にフリップフロップ12から入力され
る先頭位置のポインタ値を挿入して送出する。この結
果、受信側では、このポインタ値により、実データの先
頭位置が分かるので、データの処理が可能となる。
Upon receiving the H1 and H2 byte signals from the frame counter 10, the pointer value insertion / transmission circuit 13 inserts the pointer value at the leading position input from the flip-flop 12 into that position and transmits it. As a result, on the receiving side, the start position of the actual data can be known from this pointer value, and the data can be processed.

【0024】一方、固定スタッフ位置カウンタ14は、
送信データ先頭パルスを受けて、送受信すべき実データ
の先頭位置であるポインタ値位置から計数を開始する。
そして、オーバーヘッド位置では計数を停止させ、ペイ
ロードのみを計数する。次フレームのポインタ位置で
は、再び初期値より計数を開始する。このような一連の
計数動作において、図2に示したように、各行の29バ
イト目と58バイト目で固定スタッフ位置をデコードし
て出力する。このタイミングで固定スタッフ位置が示さ
れることになる。
On the other hand, the fixed staff position counter 14
Upon receiving the transmission data head pulse, counting is started from the pointer value position which is the head position of the actual data to be transmitted / received.
Then, the counting is stopped at the overhead position, and only the payload is counted. At the pointer position of the next frame, counting is started again from the initial value. In such a series of counting operations, as shown in FIG. 2, the fixed stuff position is decoded and output at the 29th and 58th bytes of each row. The fixed staff position is indicated at this timing.

【0025】本発明によれば、固定スタッフ位置をデコ
ードするために、従来回路のように演算回路を用いる必
要がないので、回路構成が簡単になり、回路規模を小さ
くすることができる。
According to the present invention, since it is not necessary to use an arithmetic circuit for decoding the fixed stuff position, unlike the conventional circuit, the circuit structure is simplified and the circuit scale can be reduced.

【0026】また、周波数調整スタッフの際のペイロー
ドの増減に対して固定スタッフ位置も変化するので、固
定スタッフ位置カウンタ14にはスタッフ検出回路15
からフィードバックがかかり、ペイロードの増減に追随
して固定スタッフ位置の変更ができるようになってい
る。
Since the fixed stuff position also changes with the increase or decrease of the payload during the frequency adjustment stuff, the stuff detection circuit 15 is provided in the fixed stuff position counter 14.
Feedback is applied from the staff, and the fixed staff position can be changed according to the increase and decrease of the payload.

【0027】不一致回路16は、前回の送信データ先頭
ポインタ値を覚えておき、今回の送信データ先頭ポイン
タ値が不一致となった時には、その不一致をポインタ値
挿入・送出回路13に通知し、ポインタ値挿入・送出回
路13ではこの通知を基に、ポインタ値の変更を行う。
The mismatch circuit 16 remembers the previous transmission data head pointer value, and when the current transmission data head pointer value does not match, notifies the pointer value insertion / transmission circuit 13 of the mismatch, and the pointer value. The insertion / transmission circuit 13 changes the pointer value based on this notification.

【0028】また、本発明によれば、パスオーバーヘッ
ドもデコード可能であり、その挿入や読出しに対して対
応することができる。
Further, according to the present invention, the path overhead can also be decoded, and it is possible to cope with the insertion and the reading.

【0029】本発明に用いる固定スタッフ位置カウンタ
14は入力データに対する出力データの関係を記憶する
ROMで構成することもできる。更に、固定スタッフ位
置は、フレーム内で周期的に存在するので、その1周期
分の容量のカウンタでよい。また、フレームカウンタ1
0は、行方向と列方向を別々に計数するカウンタであっ
てもよい。
The fixed stuff position counter 14 used in the present invention can also be composed of a ROM that stores the relationship between output data and input data. Further, since the fixed stuff position is periodically present in the frame, a capacity counter for one period may be used. Also, the frame counter 1
0 may be a counter that separately counts the row direction and the column direction.

【0030】[0030]

【発明の効果】以上、詳細に説明したように、本発明に
よれば送受信データの先頭位置から計数を開始する固定
スタッフ位置カウンタを設けることにより、専用の演算
回路を設けなくても固定スタッフ位置を示すことがで
き、回路規模を小さくすることができる。
As described above in detail, according to the present invention, by providing the fixed stuff position counter which starts counting from the head position of the transmitted / received data, the fixed stuff position can be obtained without providing a dedicated arithmetic circuit. Can be shown, and the circuit scale can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の原理ブロック図である。FIG. 1 is a principle block diagram of the present invention.

【図2】本発明の原理説明図である。FIG. 2 is a diagram illustrating the principle of the present invention.

【図3】本発明の一実施例を示す構成ブロック図であ
る。
FIG. 3 is a configuration block diagram showing an embodiment of the present invention.

【図4】本発明に用いるフレームフォーマット例を示す
図である。
FIG. 4 is a diagram showing an example of a frame format used in the present invention.

【図5】CCITTフレームフォーマット例を示す図で
ある。
FIG. 5 is a diagram showing an example of a CCITT frame format.

【図6】従来回路の構成例を示す図である。FIG. 6 is a diagram showing a configuration example of a conventional circuit.

【符号の説明】[Explanation of symbols]

10 フレームカウンタ 11 ペイロードカウンタ 12 フリップフロップ 13 ポインタ値挿入・送出回路 14 固定スタッフ位置カウンタ 10 frame counter 11 payload counter 12 flip-flop 13 pointer value insertion / transmission circuit 14 fixed stuff position counter

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 送信又は受信フレームを受けて送信又は
受信フレームのバイト数を計数するフレームカウンタ
(10)と、 そのフレーム内の実データの範囲(ペイロード)内のポ
インタ値を計数するペイロードカウンタ(11)と、 該ペイロードカウンタ(11)の出力をデータ入力に、
送信データ又は受信データの先頭パルスをクロック入力
に受けて送信又は受信データの先頭位置におけるポイン
タ値をラッチするフリップフロップ(12)と、 前記フレームカウンタ(10)のデータ管理領域のH1
バイト,H2バイト領域にフリップフロップ(12)で
ラッチしたポインタ値を挿入して出力するポインタ値挿
入・送出回路(13)と、 送信データ先頭パルスを受けて、ペイロードにおける送
信又は受信の実データ先頭を示すポインタ値位置より計
数を開始し、当該フレーム中の管理データ領域(オーバ
ーヘッド)では計数を停止してフレーム中のペイロード
のみを計数し、送信又は受信の次の実データ先頭を示す
ポインタ値位置で再び初期値より計数を開始する固定ス
タッフ位置カウンタ(14)とにより構成され、 該固定スタッフ位置カウンタ(14)の値を用いて固定
スタッフ位置を示すようにしたことを特徴とする固定ス
タッフ位置計数回路。
1. A frame counter (10) that receives a transmission or reception frame and counts the number of bytes of the transmission or reception frame, and a payload counter (counts a pointer value within a range (payload) of actual data in the frame. 11) and the output of the payload counter (11) to the data input,
A flip-flop (12) for receiving a head pulse of transmission data or reception data at a clock input and latching a pointer value at a head position of transmission or reception data; and H1 of a data management area of the frame counter (10).
Pointer value insertion / transmission circuit (13) that inserts and outputs the pointer value latched by the flip-flop (12) in the byte and H2 byte areas, and the actual data head of transmission or reception in the payload upon receiving the transmission data head pulse Start counting from the pointer value position that indicates, and stop counting in the management data area (overhead) in the frame to count only the payload in the frame. And a fixed stuff position counter (14) which starts counting from the initial value again, and the fixed stuff position is indicated by using the value of the fixed stuff position counter (14). Counting circuit.
【請求項2】 前記固定スタッフ位置カウンタ(14)
から出力される値のポインタ値の時にはデータを読み込
まないようにしたことを特徴とする請求項1記載の固定
スタッフ位置計数回路。
2. The fixed staff position counter (14).
2. The fixed stuff position counting circuit according to claim 1, wherein the data is not read when the pointer value of the value output from the is.
【請求項3】 前記ペイロードカウンタ(11)の計数
値が基準値よりもわずかに多い場合又はわずかに少ない
場合を検出してスタッフの調整を行うスタッフ検出回路
(15)を設けたことを特徴とする請求項1記載の固定
スタッフ位置計数回路。
3. A staff detection circuit (15) is provided, which detects when the count value of the payload counter (11) is slightly larger or slightly smaller than a reference value and adjusts the staff. The fixed stuff position counting circuit according to claim 1.
JP3013427A 1991-02-04 1991-02-04 Fixed stuff position counting circuit Withdrawn JPH05260006A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3013427A JPH05260006A (en) 1991-02-04 1991-02-04 Fixed stuff position counting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3013427A JPH05260006A (en) 1991-02-04 1991-02-04 Fixed stuff position counting circuit

Publications (1)

Publication Number Publication Date
JPH05260006A true JPH05260006A (en) 1993-10-08

Family

ID=11832841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3013427A Withdrawn JPH05260006A (en) 1991-02-04 1991-02-04 Fixed stuff position counting circuit

Country Status (1)

Country Link
JP (1) JPH05260006A (en)

Similar Documents

Publication Publication Date Title
US4185273A (en) Data rate adaptive control device for Manchester code decoders
JPS58106943A (en) Interposing digital voice and data communication system
JPS62269443A (en) Parallel transmission system
JP2874889B2 (en) Frame phase synchronization method by pointer conversion and its circuit
US5020057A (en) Easy detection of head position of information data via reception processing unit in synchronous multiplex transmission apparatus
US4247936A (en) Digital communications system with automatic frame synchronization and detector circuitry
US3748393A (en) Data transmission over pulse code modulation channels
JPH05260006A (en) Fixed stuff position counting circuit
US4962509A (en) Code violation detection circuit for use in AMI signal transmission
EP0299265A2 (en) Receiver synchronization in encoder/decoder
US5012442A (en) Bus receiver power-up synchronization and error detection circuit
US5062107A (en) Synchronizing circuit for reducing waiting-time jitter in a demultiplexer
US5850401A (en) Circuit for generating RTS signal of a gray code
EP0479607A2 (en) Method and arrangement for detecting framing bit sequence in digital data communications system
JPS60167624A (en) Sampling time synchronizer
JP2976732B2 (en) Synchronous optical multiplexer
JP2973725B2 (en) Subframe synchronization signal detection circuit
SU1517135A1 (en) Series-to-parallel code converter
JP2887963B2 (en) Digital wireless transmission system
JPH06204963A (en) Ndf generating circuit for pointer processing circuit of digital transmission system
JPH037172B2 (en)
KR950016059A (en) H.D.L.C (HDLC) Communication System Using T1 Transmission Line
JPS63203033A (en) Data reception circuit
JPS5787679A (en) Density conversion system for video information
JPH05292076A (en) Pointer control circuit for digital communication

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19980514