JPH05259853A - Current limit circuit - Google Patents
Current limit circuitInfo
- Publication number
- JPH05259853A JPH05259853A JP5327592A JP5327592A JPH05259853A JP H05259853 A JPH05259853 A JP H05259853A JP 5327592 A JP5327592 A JP 5327592A JP 5327592 A JP5327592 A JP 5327592A JP H05259853 A JPH05259853 A JP H05259853A
- Authority
- JP
- Japan
- Prior art keywords
- output
- gate
- igbt
- emitter
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
- Measurement Of Current Or Voltage (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、特に大きな負荷電流を
スイッチングするためのパワー集積回路に好適な電流制
限回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current limiting circuit suitable for a power integrated circuit for switching a large load current.
【０００２】[0002]
【従来の技術】近年、家電，自動車等の分野においてパ
ワー集積回路への要求が高まっている。これは、負荷電
流をスイッチングする出力素子と、その周辺回路を集積
したものである。2. Description of the Related Art In recent years, there has been an increasing demand for power integrated circuits in the fields of home appliances, automobiles and the like. This is an integration of an output element for switching a load current and its peripheral circuit.
【０００３】周辺回路としては電流制限回路が重要であ
る。これは、負荷異常時や誘導負荷使用時の過電流から
出力素子を保護するためのものである。複雑な周辺回路
を必要としない用途のためのＩＣでは、比較的素子数の
少ないシンプルな回路が好まれる。この目的のための第
一の従来技術としては、出力素子に直列に挿入した抵抗
の電位降下で負荷電流を検出し、所定の値に達したこの
電位降下により、抵抗とバイポーラトランジスタからな
る分圧回路を動作させ、その出力電流の増加により減少
する分圧を出力素子であるMOSFETのゲートに印加するこ
とで負荷電流を制限する。しかしながら、この回路に
は、出力電流検出のための抵抗による損失が大きいとい
う問題がある。第二の従来技術としては、小面積のMOSF
ET、即ちセンスMOSFETで出力電流を検出し、第一の従来
技術と同じ方法でセンスMOSFETのゲート電圧を減少さ
せ、このゲート電圧をメインMOSFETに印加することで負
荷電流を制限する。この方法によれば、第一の従来技術
による回路と比べ、メイン素子に直列に抵抗が挿入され
ず、また、センスMOSFETの微小な電流を検出に使うの
で、大幅な低損失化ができる。A current limiting circuit is important as a peripheral circuit. This is to protect the output element from an overcurrent when a load is abnormal or when an inductive load is used. For ICs that do not require complicated peripheral circuits, a simple circuit having a relatively small number of elements is preferred. The first conventional technique for this purpose is to detect the load current by the potential drop of a resistor inserted in series with the output element, and by this potential drop reaching a predetermined value, a voltage divider composed of a resistor and a bipolar transistor. The load current is limited by operating the circuit and applying a divided voltage that decreases as the output current increases to the gate of the MOSFET that is the output element. However, this circuit has a problem that there is a large loss due to the resistance for detecting the output current. The second conventional technology is a small area MOSF.
The output current is detected by ET, that is, the sense MOSFET, the gate voltage of the sense MOSFET is reduced in the same manner as in the first conventional technique, and the load current is limited by applying this gate voltage to the main MOSFET. According to this method, as compared with the circuit according to the first prior art, a resistor is not inserted in series with the main element and a minute current of the sense MOSFET is used for detection, so that the loss can be significantly reduced.
【０００４】本発明は、第二の従来技術の改良に関する
ものであり、以下、これを単に従来技術と呼ぶ。The present invention relates to an improvement of the second prior art, which is hereinafter referred to simply as the prior art.
【０００５】尚、従来技術に類似のものは、例えばProc
eedings of the ECS symposium onhigh voltage and sm
art power ICs，ｐｐ４９９−ｐｐ５０８に示されてい
る。Incidentally, the one similar to the prior art is, for example, Proc.
eedings of the ECS symposium onhigh voltage and sm
Art power ICs, pp 499-pp 508.
【０００６】[0006]
【発明が解決しようとする課題】従来技術には、以下述
べる様に、発振及び更なる低損失化に関わる課題が残さ
れていた。まず、従来技術における回路動作を詳細に説
明する。図５は、従来技術による回路構成（ここでは出
力素子がＩＧＢＴの場合について説明する。MOSFETの場
合も同じ議論がなりたつ）及び特性を示す。図５−ｃの
センスIGBT２のＩｓの出力特性９′（但し、センス抵抗
５の電位降下も含む）において、センス電流Ｉｓが出力
電圧Ｖｏの増加につれて増大し、出力電圧Ｖｏ１でセン
ス抵抗５による電位差が約０.７ Ｖに達すると、バイポ
ーラトランジスタ６がオンとなる。そして、センス電流
Ｉｓが更に増加すると、バイポーラトランジスタ６のベ
ース電流Ｉｂが増し、バイポーラトランジスタ６と抵抗
４による分圧回路の分圧、即ちセンスＩＧＢＴ２及び出
力素子ＩＧＢＴ１のゲート電圧Ｖｇが低下する。そし
て、センス電流Ｉｓが充分増加すると、ゲート電圧Ｖｇ
が充分低下し、センス電流Ｉｓが飽和して一定値Ｉｓｌ
９になる。図５−ｂの出力特性９は、そのときのメイン
ＩＧＢＴ１の出力特性を示す。両ＩＧＢＴのゲートは共
通であるので、各出力電圧Ｖｏにおけるゲート電圧Ｖｇ
の値はセンスＩＧＢＴ２のそれと同じである。ゲート電
圧Ｖｇは、Ｖｇ１→Ｖｇ２→と低下するとする。図中、
点線は、制限動作が無い場合のメインＩＧＢＴの出力特
性（パラメータ：ゲート電圧Ｖｇ）を示す。制限動作時
に、ゲート電圧Ｖｇが或る値に低下した時の出力電流Ｉ
は、そのゲート電圧Ｖｇにおける点線の特性での、出力
電圧Ｖｏでの電流値となる。出力電圧Ｖｏ１以下の電圧
では、制限動作が無いので、素子は、ゲート電圧Ｖｇ１
で動作する。出力電圧Ｖｏ１以上の電圧で、出力電圧Ｖ
ｏの増加につれて、ゲート電圧ＶｇがＶｇ１→Ｖｇ２→
と低下し出力電流Ｉの増加が小さくなる。そして、出力
電圧Ｖｏが飽和電圧Ｖｓａｔに達するとゲート電圧Ｖ
ｇ、出力電流Ｉ共に一定値となる。即ち、ゲート電圧Ｖ
ｇはＶｇ４で一定となり、出力電流Ｉは所定の値Ｉｌに
制限される。The prior art, as described below, still has problems associated with oscillation and further reduction of loss. First, the circuit operation in the prior art will be described in detail. FIG. 5 shows a circuit configuration according to the prior art (here, the case where the output element is an IGBT, the same argument applies to the case of a MOSFET) and characteristics. In the output characteristic 9 ′ of Is of the sense IGBT 2 of FIG. 5C (including the potential drop of the sense resistor 5), the sense current Is increases as the output voltage Vo increases, and the potential difference due to the sense resistor 5 at the output voltage Vo1 increases. Reaches about 0.7 V, the bipolar transistor 6 is turned on. Then, when the sense current Is further increases, the base current Ib of the bipolar transistor 6 increases, and the voltage division of the voltage dividing circuit by the bipolar transistor 6 and the resistor 4, that is, the gate voltage Vg of the sense IGBT 2 and the output element IGBT 1 decreases. When the sense current Is is sufficiently increased, the gate voltage Vg
Is sufficiently reduced, the sense current Is is saturated, and the constant value Isl is reached.
9 The output characteristic 9 of FIG. 5-b shows the output characteristic of the main IGBT 1 at that time. Since the gates of both IGBTs are common, the gate voltage Vg at each output voltage Vo
Has the same value as that of the sense IGBT 2. It is assumed that the gate voltage Vg decreases as Vg1 → Vg2 →. In the figure,
The dotted line shows the output characteristic (parameter: gate voltage Vg) of the main IGBT when there is no limiting operation. Output current I when the gate voltage Vg drops to a certain value during the limiting operation
Is the current value at the output voltage Vo with the characteristic of the dotted line at the gate voltage Vg. Since there is no limiting operation at a voltage equal to or lower than the output voltage Vo1, the device is operated at the gate voltage Vg1.
Works with. When the output voltage Vo1 or higher, the output voltage V
As o increases, the gate voltage Vg becomes Vg1 → Vg2 →
And the increase of the output current I becomes small. When the output voltage Vo reaches the saturation voltage Vsat, the gate voltage V
Both g and the output current I are constant values. That is, the gate voltage V
g is constant at Vg4, and the output current I is limited to a predetermined value Il.
【０００７】次に、この回路における損失と発振特性の
間にトレ−ドオフ関係を説明する。図５−ｂのメインＩ
ＧＢＴ１の出力特性９において、Ｖｏの増加に対するゲ
ート電圧Ｖｇの減少割合（以下、△Ｖｇ／△Ｖｏと記
す）を小さくしている。このことは、各素子（センスＩ
ＧＢＴ２，センス抵抗５，バイポーラトランジスタ６，
抵抗４）の特性の調節により達成される。そのため、出
力電流Ｉが制限値Ｉｌになるのは、出力電圧Ｖｏが飽和
電圧Ｖｓａｔにおいてであるが、ゲート電圧Ｖｇの低下
は、それより大幅に低いＶｏ１以上の電圧で作用する様
にされている。この結果、Ｖｏ＞Ｖｏ１の範囲で、制限
動作により出力電圧Ｖｏが大きくなり損失が大きくな
る。或いは、Ｖｇ＝Ｖｇ１と高いゲート電圧で低損失で
動作するときの出力電流Ｉが小さい値の範囲に限られ
る。この問題を解決するため、△Ｖｇ／△Ｖｏを大きく
して、制限動作が起きる最低の出力電圧ＶｏをＶｏ２と
先の場合に比べて高くした場合の各出力特性の例を図５
−ｂ及び図５−ｃの出力特性８，８′に示す。図５−ｂ
のメインＩＧＢＴ１の出力特性８において、ゲート電圧
ＶｇがＶｇ３〜Ｖｇ４の低い電圧で、出力電圧ＶｏがＶ
ｓａｔ近くの高い出力電圧Ｖｏで、出力電圧Ｖｏが増加
するにつれて出力電流Ｉが減少する特性が現れている。
この特性が発振の原因である。即ち、制限動作時に動作
点は、図中矢印の順に変化するが、実際の回路では、負
荷或いは外部配線のインダクタンスＬがあるので、出力
電流Ｉが減少する時にＬｄｉ／ｄｔ作用により出力電圧
Ｖｏが急増し、これによる大きな変位電流がセンス電流
Ｉｓとして流れ、ゲート電圧Ｖｇを大きく低下させるの
で、ＩＧＢＴは一旦オフする。その後、変位電流が減少
すると、再びＩＧＢＴはオンして出力電流Ｉが増加して
制限動作をする。これらを繰りかえし発振する。先述し
た出力電圧Ｖｏが増加するにつれて出力電流Ｉが減少す
る特性が現れる原因を説明する。Ｖｏ２＜Ｖｏ＜Ｖｓａ
ｔの範囲での出力電圧Ｖｏの増加に対する出力電流Ｉの
増減は、出力電圧Ｖｏの増加による出力電流Ｉの増加作
用と、ゲート電圧Ｖｇの低下による減流作用との兼ね合
いにより決まる。ＩＧＢＴでは出力電圧Ｖｏが高い程出
力電流の飽和性が強くなる、即ち、出力電圧Ｖｏの増加
による出力電流Ｉの増加量は小さくなるので、出力電圧
Ｖｏが高い範囲で後者の作用が前者の作用にまさり、出
力電圧Ｖｏの増加に対し出力電流Ｉが減少する場合があ
る。図５−ｂの出力特性８においては、出力特性９に比
べて、△Ｖｇ／△Ｖｏを大きくしたので、出力電圧Ｖｏ
が高い領域（Ｖｏ３＜Ｖｏ＜Ｖｓａｔ）で後者の作用が
前者の作用にまさり出力電圧Ｖｏの増加に対し出力電流
Ｉが減少した。従来技術によると、発振を起しやすいこ
の出力電圧Ｖｏの領域（Ｖｏ３＜Ｖｏ＜Ｖｓａｔ）にお
いても、出力電圧Ｖｏの増加により、センス電流Ｉｓが
大きく増加して、ゲート電圧Ｖｇを引き下げる。従って
発振を妨げるには、この出力電圧領域で△Ｖｇ／△Ｖｏ
を小さくする必要がある。しかし、こうすると、ゲート
電圧が減少する全ての出力電圧Ｖｏの範囲で、△Ｖｇ／
△Ｖｏを小さくしなければならない。このため、発振を
起しにくい低い出力電圧Ｖｏの範囲においても△Ｖｇ／
△Ｖｏを小さくなる様にしなければならない。かくし
て、出力特性９の様に、電流制限が動作する最低出力電
圧をＶｏ１と低くしなければならない。従って、損失と
発振特性の間にトレ−ドオフ関係が生じる。Next, the trade-off relationship between the loss and the oscillation characteristic in this circuit will be described. Main I in Figure 5-b
In the output characteristic 9 of the GBT 1, the rate of decrease of the gate voltage Vg with respect to the increase of Vo (hereinafter referred to as ΔVg / ΔVo) is reduced. This means that each element (sense I
GBT2, sense resistor 5, bipolar transistor 6,
This is achieved by adjusting the characteristics of the resistor 4). Therefore, the output current I reaches the limit value Il when the output voltage Vo is at the saturation voltage Vsat, but the reduction of the gate voltage Vg is made to work at a voltage of Vo1 or more, which is significantly lower than that. .. As a result, in the range of Vo> Vo1, the output voltage Vo increases and the loss increases due to the limiting operation. Alternatively, the output current I when operating with low loss at a high gate voltage of Vg = Vg1 is limited to a small value range. In order to solve this problem, an example of each output characteristic when ΔVg / ΔVo is increased and the minimum output voltage Vo at which the limiting operation occurs is increased to Vo2 as compared with the previous case is shown in FIG.
-B and output characteristics 8, 8'in FIG. Fig. 5-b
In the output characteristic 8 of the main IGBT 1, the gate voltage Vg is a low voltage of Vg3 to Vg4, and the output voltage Vo is V
At a high output voltage Vo near sat, the output current I decreases as the output voltage Vo increases.
This characteristic is the cause of oscillation. That is, the operating point changes in the order of the arrow in the drawing during the limiting operation, but in the actual circuit, since the load or the inductance L of the external wiring is present, when the output current I decreases, the output voltage Vo is reduced by the Ldi / dt action. A large displacement current due to a sudden increase flows as a sense current Is and the gate voltage Vg is greatly reduced, so that the IGBT is once turned off. After that, when the displacement current decreases, the IGBT is turned on again, the output current I increases, and the limiting operation is performed. These are repeated and oscillate. The cause of the characteristic that the output current I decreases as the output voltage Vo increases will be described. Vo2 <Vo <Vsa
The increase / decrease of the output current I with respect to the increase of the output voltage Vo in the range of t is determined by the balance between the increasing action of the output current I due to the increase of the output voltage Vo and the reducing action due to the decrease of the gate voltage Vg. In the IGBT, the higher the output voltage Vo is, the stronger the saturation of the output current is. That is, the increase amount of the output current I due to the increase of the output voltage Vo is small. Therefore, in the range where the output voltage Vo is high, the latter action is the former action. In addition, the output current I may decrease as the output voltage Vo increases. In the output characteristic 8 of FIG. 5B, ΔVg / ΔVo is larger than that of the output characteristic 9, so that the output voltage Vo
In the high region (Vo3 <Vo <Vsat), the latter action is superior to the former action, and the output current I decreases with respect to the increase of the output voltage Vo. According to the conventional technique, even in the region of the output voltage Vo (Vo3 <Vo <Vsat) where oscillation is likely to occur, the sense current Is greatly increases due to the increase of the output voltage Vo, and the gate voltage Vg is lowered. Therefore, in order to prevent oscillation, ΔVg / ΔVo in this output voltage region
Needs to be small. However, in this case, ΔVg / in the range of all output voltages Vo in which the gate voltage decreases
ΔVo must be reduced. Therefore, even in the low output voltage Vo range where oscillation is unlikely to occur, ΔVg /
It is necessary to make ΔVo small. Thus, like the output characteristic 9, the minimum output voltage at which the current limit operates must be lowered to Vo1. Therefore, there is a trade-off relationship between the loss and the oscillation characteristic.
【０００８】本発明の目的は、以上述べた、従来回路に
おける問題点を解決することにある。An object of the present invention is to solve the problems in the conventional circuit described above.
【０００９】[0009]
【課題を解決するための手段】上記目的を達成するため
の手段を以下述べる。Means for achieving the above object will be described below.
【００１０】第一の手段として、制限動作時にセンスＩ
ＧＢＴのゲート電圧がメインIGBTのそれより低くなる様
にする。As a first means, the sense I is used during the limiting operation.
Make the gate voltage of GBT lower than that of the main IGBT.
【００１１】第一の手段のための第一の具体的手段とし
ては、センスＩＧＢＴのゲートとメインＩＧＢＴのゲー
トの間に所定の抵抗値の抵抗を挿入する。As a first concrete means for the first means, a resistor having a predetermined resistance value is inserted between the gate of the sense IGBT and the gate of the main IGBT.
【００１２】第一の手段のための第二の具体的手段とし
ては、センス電流により動作するバイポーラトランジス
タと抵抗から構成される分圧回路を２個使い、一方の分
圧がメインＩＧＢＴのゲートに、他方の分圧がセンスＩ
ＧＢＴのゲートに印加される様にする。そして、後者に
おける分圧が、前者におけるそれより低くなる様にす
る。As a second concrete means for the first means, two voltage dividing circuits each composed of a bipolar transistor operating by a sense current and a resistor are used, and one voltage dividing is applied to the gate of the main IGBT. , The other partial pressure is sense I
It is applied to the gate of the GBT. Then, the partial pressure in the latter is set to be lower than that in the former.
【００１３】第二の手段は、センスＩＧＢＴのしきい値
電圧をメインＩＧＢＴのそれより高くすることである。The second means is to make the threshold voltage of the sense IGBT higher than that of the main IGBT.
【００１４】以上の手段と同じコンセプトによる改良
は、出力素子がＩＧＢＴ以外の場合或いは従来技術と異
なるが原理が同じ制限回路の場合にも可能である。Improvements based on the same concept as the above means are possible when the output element is other than the IGBT or when the limiting circuit is different from the prior art but has the same principle.
【００１５】[0015]
【作用】制限動作時にセンスＩＧＢＴのゲート電圧をメ
インＩＧＢＴのそれより低くすることにより、従来の回
路に比べ、発振を起こす出力電圧が高い範囲で、センス
ＩＧＢＴの動作の飽和性を強くできる。即ち、出力電圧
の増加に対するセンスＩＧＢＴの出力電流の増加を大幅
に小さく抑えることができる。これにより、メインＩＧ
ＢＴが発振を起しにくい、出力電圧が低い範囲で、出力
電圧の増加に対するメインＩＧＢＴのゲート電圧の減少
割合を大きくし、メインＩＧＢＴが発振を起し易い、出
力電圧が高い範囲で、これを小さくすることができる。
この結果、出力電圧の小さい増加量でゲート電圧を所定
の値まで下げることができるので、発振を起さずに、電
流制限が動作する最低出力電圧を高められ、損失を低減
できる。By making the gate voltage of the sense IGBT lower than that of the main IGBT during the limiting operation, the saturation of the operation of the sense IGBT can be strengthened in the range where the output voltage causing oscillation is higher than that of the conventional circuit. That is, the increase in the output current of the sense IGBT with respect to the increase in the output voltage can be significantly suppressed. This allows the main IG
In the range where the BT does not easily oscillate and the output voltage is low, the decrease rate of the gate voltage of the main IGBT with respect to the increase in the output voltage is increased, and the main IGBT easily oscillates. Can be made smaller.
As a result, the gate voltage can be reduced to a predetermined value with a small increase amount of the output voltage, so that the minimum output voltage at which the current limit operates can be increased without causing oscillation and the loss can be reduced.
【００１６】センスＩＧＢＴのしきい値電圧をメインＩ
ＧＢＴのそれより高くしても同じ効果がある。The threshold voltage of the sense IGBT is set to the main I
Higher than that of GBT has the same effect.
【００１７】[0017]
【実施例】以下、本発明の実施例を説明する。EXAMPLES Examples of the present invention will be described below.
【００１８】図１，図２は、第一の実施例を示す。図１
は、回路図及び特性、図２は、本発明による集積回路を
説明する。図１により、回路動作の改良原理をまず詳細
に説明する。本例では、メインＩＧＢＴのゲート電圧Ｖ
ｇを抵抗３とバイポーラトランジスタ６で分圧してセン
スＩＧＢＴのゲート電圧Ｖｇｓを得ている。即ち、Ｖｇ
ｓ＜Ｖｇとしている。図１ｃのセンスＩＧＢＴの特性
７′においては従来特性８′の場合に比べ、素子面積、
即ちいわゆるゲート幅を同じくしてある。また、バイポ
ーラトランジスタ６の電流増幅率ｈｆｅを大きくして、
センスIGBT２の出力電流Ｉｓの増加に対するセンスＩＧ
ＢＴ２のゲート電圧Ｖｇｓの減少割合を大きくしてあ
る。この結果、出力電圧Ｖｏが低い範囲（Ｖｏ２＜Ｖｏ
＜Ｖｏ３）では、出力電流Ｉｓの増加を、小さく抑えつ
つ、出力電圧Ｖｏの増加に対するセンスＩＧＢＴ２のゲ
ート電圧Ｖｇｓの減少割合（△Ｖｇｓ／△Ｖｏ）を、大
きくできた。次に、出力電圧Ｖｏが高い範囲（Ｖｏ３＜
Ｖｏ＜Ｖｓａｔ）では、センスＩＧＢＴ２のゲート電圧
Ｖｇｓを８′の場合のＶｇに比べ低くしたため、動作の
飽和性を８′の場合に比べ、強くできた。即ち、Ｖｏの
増加に対する出力電流Ｉｓの増加を大幅に小さくでき、
以って、△Ｖｇｓ／△Ｖｏを大幅に小さくできた。この
ことは、以下に述べるＩＧＢＴの特性を利用している。
ＩＧＢＴでは出力電圧が高く飽和電圧に近い程、出力電
流の飽和性が強くなる、即ち、出力電圧Ｖｏの増加によ
る出力電流Ｉの増加割合は小さくなる。一方、出力電圧
が飽和電圧以上の状態、つまり飽和領域では、出力電流
はゲート電圧値としきい値電圧値の差に大きく依存し、
この差が小さい程電流値は小さい。この影響で、出力電
圧が高く飽和電圧に近い領域でも、この差が小さい程、
出力電圧Ｖｏの増加による出力電流Ｉの増加割合は小さ
くなる。さて、以上の結果、図１ａの、本発明によるメ
インＩＧＢＴ１の特性７において、メインＩＧＢＴ１が
発振を起しにくい、出力電圧Ｖｏが低い範囲(Ｖｏ２＜
Ｖｏ＜Ｖｏ３)で、△Ｖｇ／△Ｖｏを大きくし、メイン
ＩＧＢＴ１が発振を起し易い、出力電圧Ｖｏが高い範囲
（Ｖｏ３＜Ｖｏ＜Ｖｓａｔ）で、これを小さくすること
ができた。かくして、メインＩＧＢＴ１に発振を起させ
ず、出力電圧Ｖｏの小さい増加量でゲート電圧Ｖｇを所
定の値まで下げることができた。この結果、図１ａの出
力特性７に示す様に、電流制限が動作する最低出力電圧
をＶｏ２まで高められ、Ｖｇ＝Ｖｇ１と高いゲート電圧
で低損失で動作する出力電流Ｉの範囲を約２倍にでき
た。1 and 2 show a first embodiment. Figure 1
Is a circuit diagram and characteristics, and FIG. 2 illustrates an integrated circuit according to the present invention. First, the principle of improving the circuit operation will be described in detail with reference to FIG. In this example, the gate voltage V of the main IGBT
The voltage g is divided by the resistor 3 and the bipolar transistor 6 to obtain the gate voltage Vgs of the sense IGBT. That is, Vg
s <Vg. In the characteristic 7'of the sense IGBT of FIG. 1c, compared with the case of the conventional characteristic 8 ', the element area,
That is, the so-called gate width is the same. Further, the current amplification factor hfe of the bipolar transistor 6 is increased,
Sense IG for increase in output current Is of sense IGBT 2
The rate of decrease of the gate voltage Vgs of BT2 is increased. As a result, the output voltage Vo is in a low range (Vo2 <Vo
In <Vo3), the decrease rate (ΔVgs / ΔVo) of the gate voltage Vgs of the sense IGBT 2 with respect to the increase of the output voltage Vo can be increased while suppressing the increase of the output current Is to be small. Next, in the range where the output voltage Vo is high (Vo3 <
When Vo <Vsat), the gate voltage Vgs of the sense IGBT 2 is set lower than Vg in the case of 8 ′, so that the operation saturation can be made stronger than in the case of 8 ′. That is, the increase in the output current Is with respect to the increase in Vo can be significantly reduced,
As a result, ΔVgs / ΔVo can be greatly reduced. This utilizes the characteristics of the IGBT described below.
In the IGBT, as the output voltage is higher and closer to the saturation voltage, the saturation of the output current becomes stronger, that is, the increase rate of the output current I due to the increase of the output voltage Vo becomes smaller. On the other hand, when the output voltage is equal to or higher than the saturation voltage, that is, in the saturation region, the output current largely depends on the difference between the gate voltage value and the threshold voltage value,
The smaller this difference, the smaller the current value. Due to this effect, the smaller the difference, the more the output voltage is high and close to the saturation voltage.
The increase rate of the output current I due to the increase of the output voltage Vo becomes small. Now, as a result of the above, in the characteristic 7 of the main IGBT 1 according to the present invention in FIG. 1A, the range in which the main IGBT 1 is less likely to oscillate and the output voltage Vo is low (Vo2 <
It was possible to increase ΔVg / ΔVo at Vo <Vo3) and reduce it within a high output voltage Vo range (Vo3 <Vo <Vsat) where the main IGBT 1 easily oscillates. Thus, the gate voltage Vg could be lowered to a predetermined value with a small increase amount of the output voltage Vo without causing oscillation in the main IGBT 1. As a result, as shown in the output characteristic 7 of FIG. 1a, the minimum output voltage at which the current limit operates can be increased to Vo2, and the range of the output current I operating at a low gate loss with Vg = Vg1 is doubled. I was able to.
【００１９】図２−ａは、図１の回路を搭載したモノリ
シック集積回路の断面構造を示す。特開昭55−63840 号
に記載された、縦型パワー素子を搭載可能な誘電体分離
基板を使った。１がメインＩＧＢＴ、２がセンスＩＧＢ
Ｔ、１１が素子間分離用絶縁膜、１２が多結晶Ｓｉ層で
あり、１３のような基板を貫通しない単結晶領域にＩＧ
ＢＴ以外の素子を形成した。センスＩＧＢＴ２をメイン
ＩＧＢＴ１と別の基板を貫通する単結晶領域に形成する
ことにより、センスＩＧＢＴ２とメインIGBT１との相互
作用による悪影響を除去できた。図１ａの回路方式とし
たことで、後に示す実施例２の場合と違い、センスＩＧ
ＢＴ２とメインＩＧＢＴ１のしきい値電圧Ｖｔｈを同じ
にできる。このことから、２つのしきい値電圧Ｖｔｈを
与えるためにＩＣの作製工程を増やすことはなかった。
また、ＩＧＢＴ以外の素子を構成する拡散層としては、
全てＩＧＢＴにおける拡散層と共通のものを使ってい
る。即ち、２つのゲート電圧を得るための工程追加もな
かった。抵抗値による分圧回路であるため、分圧比の調
節は、素子の寸法の調節により容易である。また、特性
調節のためのトリミング技術の適用も容易である。尚、
同じ利点は後で第三の実施例で示す回路構成においても
得られる。FIG. 2A shows a sectional structure of a monolithic integrated circuit on which the circuit of FIG. 1 is mounted. The dielectric isolation substrate described in JP-A-55-63840 on which a vertical power element can be mounted was used. 1 is the main IGBT, 2 is the sense IGBT
T and 11 are insulating films for element isolation, 12 is a polycrystalline Si layer, and IG is formed in a single crystal region such as 13 which does not penetrate the substrate.
Elements other than BT were formed. By forming the sense IGBT 2 in a single crystal region penetrating another substrate from the main IGBT 1, the adverse effect due to the interaction between the sense IGBT 2 and the main IGBT 1 could be eliminated. Since the circuit system of FIG. 1a is adopted, the sense IG is different from the case of the second embodiment described later.
BT2 and main IGBT1 can have the same threshold voltage Vth. Therefore, the number of IC manufacturing steps was not increased to provide the two threshold voltages Vth.
In addition, as the diffusion layer constituting the element other than the IGBT,
All are common with the diffusion layer in the IGBT. That is, there was no additional process for obtaining two gate voltages. Since the voltage dividing circuit is based on the resistance value, the division ratio can be easily adjusted by adjusting the size of the element. Further, it is easy to apply the trimming technique for adjusting the characteristics. still,
The same advantage is also obtained in the circuit configuration shown later in the third embodiment.
【００２０】図２ｂは、この集積回路を使った自動車の
点火システムを説明する。集積回路１６に搭載したＩＧ
ＢＴにより、一次側コイル１４の電流をオン−オフし
て、オフ時に相互誘導により、二次側のプラグ１５に放
電を起させる。１７は入力回路である。負荷は誘導性で
あり、低損失の要求からＩＧＢＴは低オン抵抗とされな
ければならないので、電流制限回路がなければ過電流が
流れる。即ち、電流オン時には、通常、電流制限回路を
動作させるので、本発明により、Ｖｇ＝Ｖｇ１と高いゲ
ート電圧で低損失で動作する出力電流Ｉの範囲を約２倍
にできたことは、回路の低損失化に非常に有効で、ＩＣ
における損失を数十％低減できた。また本発明により、
以下述べる実施例特有の効果を得ることができた。この
システムでは点火動作の信頼性のために制限電流値の高
精度が要求される一方、電源電圧の変動による入力電圧
Ｖｉｎの変動が大きい。図１ｃの従来の特性９′の場合
に比べセンスＩＧＢＴ２のゲート電圧Ｖｇｓを下げたこ
と及びバイポーラトランジスタ６の電流増幅率ｈｆｅを
大きくしたことで、メインＩＧＢＴ１の飽和時のゲート
電圧Ｖｇを同じくして、この素子面積即ちいわゆるＭＯ
Ｓゲートのゲート幅を増大できた。このことは、飽和電
流Ｉｓｌ７の変動に対するセンスＩＧＢＴ２のゲート電
圧Ｖｇｓの感度を低くできたことを意味する。これを利
用して、メインＩＧＢＴ１のゲート電圧Ｖｇの感度も小
さく抑えた。この結果、入力電圧Ｖｉｎの変動に対する
制限電流値Ｉｌの変動量を小さくできたので、点火動作
の信頼性を向上できた。FIG. 2b illustrates an automotive ignition system using this integrated circuit. IG mounted on integrated circuit 16
The current in the primary coil 14 is turned on and off by the BT, and a discharge is caused in the secondary plug 15 by mutual induction when the current is turned off. Reference numeral 17 is an input circuit. Since the load is inductive and the IGBT has to have a low on-resistance due to the requirement of low loss, an overcurrent flows without the current limiting circuit. That is, when the current is turned on, the current limiting circuit is normally operated. Therefore, according to the present invention, the range of the output current I that operates with low loss at a high gate voltage of Vg = Vg1 can be approximately doubled. Very effective for low loss, IC
It was possible to reduce the loss in tens of percent. Also according to the invention,
The effects peculiar to the examples described below could be obtained. In this system, high accuracy of the limiting current value is required for the reliability of the ignition operation, but the fluctuation of the input voltage Vin due to the fluctuation of the power supply voltage is large. Compared with the case of the conventional characteristic 9'of FIG. 1c, the gate voltage Vgs of the sense IGBT 2 is lowered and the current amplification factor hfe of the bipolar transistor 6 is increased, so that the gate voltage Vg of the main IGBT 1 at the time of saturation is made the same. , The element area, that is, the so-called MO
The gate width of the S gate could be increased. This means that the sensitivity of the gate voltage Vgs of the sense IGBT 2 to the variation of the saturation current Isl7 could be lowered. By utilizing this, the sensitivity of the gate voltage Vg of the main IGBT 1 is also suppressed to be small. As a result, the fluctuation amount of the limiting current value Il with respect to the fluctuation of the input voltage Vin can be reduced, so that the reliability of the ignition operation can be improved.
【００２１】図３は、本発明の第二の実施例を説明す
る。図３ａは回路図を、図３ｂは素子の断面構造を、図
３ｃはパッケ−ジへの搭載状態を示す。センスＩＧＢＴ
２のしきい値電圧Ｖｔｈ２をメインＩＧＢＴ１のそれＶ
ｔｈ１より高くする方法を使った。発明による改良の基
本原理は第一の実施例と同様である。即ち、制限動作時
にセンスＩＧＢＴ２，メインＩＧＢＴ１の両者のゲート
電圧Ｖｇは同じであるが、前者のしきい値電圧を後者の
それより高くしたことが、第一の実施例と同じ効果をも
たらした。図３ａ中、一点鎖線で囲んだＩＧＢＴとして
は単体素子チップ１８を使い、その他の素子は、モノリ
シックに集積化したＩＣチップ１９を使った。そして、
これらを同一のパッケ−ジ２０に搭載した。FIG. 3 illustrates a second embodiment of the present invention. 3a shows a circuit diagram, FIG. 3b shows a cross-sectional structure of the device, and FIG. 3c shows a mounting state in a package. Sense IGBT
The threshold voltage Vth2 of 2 to that of the main IGBT1
I used a method to make it higher than th1. The basic principle of the improvement according to the invention is similar to that of the first embodiment. That is, the gate voltage Vg of both the sense IGBT 2 and the main IGBT 1 during the limiting operation is the same, but setting the former threshold voltage higher than that of the latter brings the same effect as the first embodiment. In FIG. 3a, the single element chip 18 was used as the IGBT surrounded by the alternate long and short dash line, and the monolithically integrated IC chip 19 was used for the other elements. And
These were mounted on the same package 20.
【００２２】図４は、本発明の第三の実施例を説明す
る。図４ａは回路図を、図４ｂは素子の断面構造を示
す。分圧回路を２個、即ち、抵抗４とバイポーラトラン
ジスタ６から構成されるものと抵抗４′とバイポーラト
ランジスタ６′から構成されるもの使い、前者におい
て、この分圧を低くした。センスＩＧＢＴ２にバイポー
ラトランジスタ６の分圧が印加される。かくして、セン
スＩＧＢＴ２に低いゲート電圧Ｖｇｓが印加される様に
しており、第一の実施例と同じ原理により改良効果を得
た。図４ｃに示す回路構成も可能である。ＩＧＢＴとし
ては単体素子チップのものと同様な構造とした。そし
て、その他の素子は、いわゆるＳＯＩ（SiliconOn Insu
lator）技術を使って、ＩＧＢＴ１と同一チップ上に搭
載した。即ち、絶縁膜２１上に形成したＳｉ薄膜部２２
にＩＧＢＴ以外の素子を形成した。FIG. 4 illustrates a third embodiment of the present invention. FIG. 4a shows a circuit diagram, and FIG. 4b shows a sectional structure of the device. Two voltage dividing circuits were used, namely, one composed of the resistor 4 and the bipolar transistor 6 and one composed of the resistor 4'and the bipolar transistor 6 ', and in the former, this voltage division was lowered. The partial voltage of the bipolar transistor 6 is applied to the sense IGBT 2. Thus, the low gate voltage Vgs is applied to the sense IGBT 2, and the improvement effect is obtained by the same principle as in the first embodiment. The circuit configuration shown in FIG. 4c is also possible. The IGBT has a structure similar to that of a single element chip. The other elements are so-called SOI (Silicon On Insu
It was mounted on the same chip as the IGBT 1 using the (lator) technology. That is, the Si thin film portion 22 formed on the insulating film 21
An element other than the IGBT was formed on.
【００２３】尚、Ｓｉ薄膜としては、ＩＧＢＴのゲート
電極２３と同じ層を使っても良い。As the Si thin film, the same layer as the gate electrode 23 of the IGBT may be used.
【００２４】[0024]
【発明の効果】以上説明した様に、本発明によれば、発
振を起さずに、電流制限が動作する最低出力電圧を高め
られるので、電流制限が動作せずに低損失で動作する出
力電流の範囲を約２倍に広げることができる。従って、
ＩＣに適用した場合、低損失化のために出力素子のサイ
ズを約２倍に広げることは不要であるため、ＩＣのコス
トを約５０％と小さくできる。同時に、低損失動作で対
応可能な負荷の範囲が増大する。As described above, according to the present invention, the minimum output voltage at which the current limit operates can be increased without causing oscillation, so that the output that operates at a low loss without the current limit operating. The current range can be doubled. Therefore,
When applied to an IC, it is not necessary to double the size of the output element to reduce the loss, so the cost of the IC can be reduced to about 50%. At the same time, the range of loads that can be supported by low-loss operation is increased.
【図１】第一の実施例（１）の説明図である。FIG. 1 is an explanatory diagram of a first embodiment (1).
【図２】第一の実施例（２）の説明図である。FIG. 2 is an explanatory diagram of a first embodiment (2).
【図３】第二の実施例の説明図である。FIG. 3 is an explanatory diagram of a second embodiment.
【図４】第三の実施例の説明図である。FIG. 4 is an explanatory diagram of a third embodiment.
【図５】従来例の説明図である。FIG. 5 is an explanatory diagram of a conventional example.
１…メインＩＧＢＴ、２…センスＩＧＢＴ、３…センス
ＩＧＢＴのゲート電圧用分圧回路の抵抗、６…センスＩ
ＧＢＴのゲート電圧用分圧回路のバイポーラトランジス
タ。1 ... Main IGBT, 2 ... Sense IGBT, 3 ... Resistance of gate voltage dividing circuit of sense IGBT, 6 ... Sense I
A bipolar transistor of the voltage divider circuit for the gate voltage of the GBT.
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 17/08 Ｃ 9184−5Ｊ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H03K 17/08 C 9184-5J
Claims (6)
段，検出手段出力を入力とし出力素子の制御信号レベル
を制限する制限手段から構成され、検出手段が、出力電
流の一部を分流させる分流素子を含む電流制限回路にお
いて、分流素子の制御入力信号レベルが出力素子のそれ
より低いことを特徴とする電流制限回路。1. An output device, a detecting device for detecting an output current of the output device, and a limiting device which receives an output of the detecting device and limits a control signal level of the output device. The detecting device divides a part of the output current. A current limiting circuit including a shunt element, wherein the control input signal level of the shunt element is lower than that of the output element.
エミッタがグラウンドに、コレクタが負荷に接続された
絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）であ
り、検出手段が、そのコレクタが出力素子のコレクタに
接続されたところの分流素子であるＩＧＢＴおよび分流
素子ＩＧＢＴとグラウンド間に接続された第一の抵抗か
ら構成され、制限手段が、そのエミッタがグラウンド
に、そのベースが分流素子のエミッタに、そのコレクタ
が出力素子のゲートに接続されたところのバイポーラト
ランジスタ、出力素子のゲートと分流素子ＩＧＢＴのゲ
ート間に接続された第二の抵抗および出力素子のゲート
と回路全体の入力端子間に接続されたところの第三の抵
抗から構成されることを特徴とする電流制限回路。2. The output element is an insulated gate bipolar transistor (IGBT), the emitter of which is connected to the ground and the collector of which is connected to the load, and the detection means is the collector of the output element. And a first resistor connected between the shunt element IGBT connected to the shunt element and the shunt element IGBT and the ground, and the limiting means has its emitter at the ground, its base at the shunt element's emitter, A bipolar transistor whose collector is connected to the gate of the output element, a second resistor connected between the gate of the output element and the gate of the shunt element IGBT, and between the gate of the output element and the input terminal of the entire circuit. A current limiting circuit characterized by comprising a third resistor.
ッタがグラウンドに、コレクタが負荷に接続されたＩＧ
ＢＴであり、検出手段が、そのゲートが出力素子のゲー
トに、そのコレクタが出力素子のコレクタに接続された
ところの分流素子であるIGBTおよび分流素子ＩＧＢＴと
グラウンド間に接続された第一の抵抗から構成され、制
限手段が、そのエミッタがグラウンドに、そのベースが
分流素子のエミッタに、そのコレクタが出力素子のゲー
トに接続されたところの第一のバイポーラトランジス
タ、出力素子のゲートと回路全体の入力端子間に接続さ
れたところの第二の抵抗、そのエミッタがグラウンド
に、そのベースが分流素子のエミッタに、そのコレクタ
が分流素子のゲートに接続されたところの第二のバイポ
ーラトランジスタ、分流素子のゲートと回路全体の入力
端子間に接続されたところの第三の抵抗から構成される
ことを特徴とする電流制限回路。3. The IG according to claim 1, wherein the output element is an IG having an emitter connected to ground and a collector connected to a load.
BT, the detection means is a shunt element whose gate is connected to the gate of the output element and whose collector is connected to the collector of the output element, and the first resistor connected between the shunt element IGBT and the ground. A limiting means comprising a first bipolar transistor whose emitter is connected to ground, whose base is connected to the emitter of the shunt element and whose collector is connected to the gate of the output element, the gate of the output element and the entire circuit. A second resistor, whose emitter is connected to ground, whose base is connected to the emitter of the shunt element and whose collector is connected to the gate of the shunt element, the shunt element, whose second resistor is connected between the input terminals. Current control, which is composed of a third resistor connected between the gate of the Limit circuit.
ッタがグラウンドに、コレクタが負荷に接続されたＩＧ
ＢＴであり、検出手段が、そのゲートが出力素子のゲー
トに、そのコレクタが出力素子のコレクタに接続された
ところの分流素子であるIGBTおよび分流素子ＩＧＢＴと
グラウンド間に接続された第一の抵抗から構成され、制
限手段が、そのエミッタがグラウンドに、そのベースが
分流素子のエミッタに、そのコレクタが分流素子のゲー
トに接続されたところの第一のバイポーラトランジス
タ、分流素子のゲートと出力素子ＩＧＢＴのゲート間に
接続された第二の抵抗、そのエミッタがグラウンドに、
そのベースが分流素子のエミッタに、そのコレクタが出
力素子のゲートに接続されたところの第二のバイポーラ
トランジスタおよび出力素子のゲートと回路全体の入力
端子間に接続されたところの第三の抵抗から構成される
ことを特徴とする電流制限回路。4. The IG according to claim 1, wherein the output element is an IG having an emitter connected to ground and a collector connected to a load.
BT, the detection means is a shunt element IGBT whose gate is connected to the gate of the output element and its collector is connected to the collector of the output element, and a first resistor connected between the shunt element IGBT and the ground. A first bipolar transistor having its emitter connected to ground, its base connected to the emitter of the shunt element and its collector connected to the gate of the shunt element, the gate of the shunt element and the output element IGBT. A second resistor connected between the gates of its emitter to ground,
From the second bipolar transistor whose base is connected to the emitter of the shunt element and whose collector is connected to the gate of the output element, and from the third resistor whose gate is connected between the gate of the output element and the input terminal of the entire circuit. A current limiting circuit characterized by being configured.
段，検出手段出力を入力とし出力素子の制御信号レベル
を制限する制限手段から構成され、検出手段が、出力電
流の一部を分流させる分流素子を含む電流制限回路にお
いて、分流素子において、これが導通状態となる最低の
制御入力信号レベル、いわゆる、しきい値信号レベルが
出力素子のそれより高いことを特徴とする電流制限回
路。5. An output element, an output current detecting means for the output element, and a limiting means for inputting an output of the detecting means to limit a control signal level of the output element. The detecting means divides a part of the output current. In a current limiting circuit including a shunt element, the current limiting circuit is characterized in that in the shunt element, the lowest control input signal level at which it becomes conductive, that is, a so-called threshold signal level is higher than that of the output element.
ッタがグラウンドに、コレクタが負荷に接続されたＩＧ
ＢＴであり、検出手段が、そのゲートが出力素子のゲー
トに、そのコレクタが出力素子のコレクタに接続された
ところの分流素子であるIGBTおよび分流素子ＩＧＢＴと
グラウンド間に接続された第一の抵抗から構成され、制
限手段が、そのエミッタがグラウンドに、そのベースが
分流素子のエミッタに、そのコレクタがＩＧＢＴのゲー
トに接続されたところのバイポーラトランジスタ、ＩＧ
ＢＴのゲートと回路全体の入力端子間に接続された抵抗
から構成され、分流素子ＩＧＢＴのしきい値電圧が特に
出力素子ＩＧＢＴのそれより高いことを特徴とする電流
制限回路。6. The IG according to claim 5, wherein the output element is an IG having an emitter connected to ground and a collector connected to a load.
BT, the detection means is a shunt element whose gate is connected to the gate of the output element and whose collector is connected to the collector of the output element, and the first resistor connected between the shunt element IGBT and the ground. Limiting means comprising a bipolar transistor, IG, whose emitter is connected to ground, whose base is connected to the emitter of the shunt element and whose collector is connected to the gate of the IGBT,
A current limiting circuit comprising a resistor connected between a gate of a BT and an input terminal of the entire circuit, wherein a threshold voltage of a shunt element IGBT is particularly higher than that of an output element IGBT.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5327592A JPH05259853A (en) | 1992-03-12 | 1992-03-12 | Current limit circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5327592A JPH05259853A (en) | 1992-03-12 | 1992-03-12 | Current limit circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05259853A true JPH05259853A (en) | 1993-10-08 |
Family
ID=12938191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5327592A Pending JPH05259853A (en) | 1992-03-12 | 1992-03-12 | Current limit circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05259853A (en) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05327442A (en) * | 1992-05-15 | 1993-12-10 | Nissan Motor Co Ltd | Mos power element with load short-circuit protection function |
| JP2005236113A (en) * | 2004-02-20 | 2005-09-02 | Denso Corp | Mos type semiconductor device and ignition apparatus comprising the same |
| DE102010042583A1 (en) | 2009-12-15 | 2011-06-16 | Mitsubishi Electric Corp. | Power semiconductor device for igniter |
| US8598942B2 (en) | 2011-07-06 | 2013-12-03 | Fuji Electric Co., Ltd. | Current correction circuit for power semiconductor device and current correction method |
| US8644038B2 (en) | 2010-10-22 | 2014-02-04 | Fuji Electric Co., Ltd. | Current detection circuit for a power semiconductor device |
| US8659864B2 (en) | 2010-10-08 | 2014-02-25 | Fuji Electric Co., Ltd. | Power semiconductor device current detector circuit and detection method |
| US20160349775A1 (en) * | 2014-02-13 | 2016-12-01 | Robert Bosch Gmbh | Current detection device and method for sensing an electrical current |
| US20160349289A1 (en) * | 2014-02-13 | 2016-12-01 | Robert Bosch Gmbh | Circuit arrangement and method for current measurement |
| JP2018107458A (en) * | 2013-07-10 | 2018-07-05 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
| JP2019021885A (en) * | 2017-07-21 | 2019-02-07 | トヨタ自動車株式会社 | Semiconductor device |
| JP2020014103A (en) * | 2018-07-18 | 2020-01-23 | 富士電機株式会社 | Semiconductor device |
-
1992
- 1992-03-12 JP JP5327592A patent/JPH05259853A/en active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05327442A (en) * | 1992-05-15 | 1993-12-10 | Nissan Motor Co Ltd | Mos power element with load short-circuit protection function |
| JP2005236113A (en) * | 2004-02-20 | 2005-09-02 | Denso Corp | Mos type semiconductor device and ignition apparatus comprising the same |
| DE102010042583A1 (en) | 2009-12-15 | 2011-06-16 | Mitsubishi Electric Corp. | Power semiconductor device for igniter |
| JP2011127444A (en) * | 2009-12-15 | 2011-06-30 | Mitsubishi Electric Corp | Power semiconductor device for igniter |
| US8605408B2 (en) | 2009-12-15 | 2013-12-10 | Mitsubishi Electric Corporation | Power semiconductor device for igniter |
| DE102010042583B4 (en) * | 2009-12-15 | 2014-02-06 | Mitsubishi Electric Corp. | Power semiconductor device for igniter |
| US8659864B2 (en) | 2010-10-08 | 2014-02-25 | Fuji Electric Co., Ltd. | Power semiconductor device current detector circuit and detection method |
| US8644038B2 (en) | 2010-10-22 | 2014-02-04 | Fuji Electric Co., Ltd. | Current detection circuit for a power semiconductor device |
| US8598942B2 (en) | 2011-07-06 | 2013-12-03 | Fuji Electric Co., Ltd. | Current correction circuit for power semiconductor device and current correction method |
| JP2018107458A (en) * | 2013-07-10 | 2018-07-05 | ルネサスエレクトロニクス株式会社 | Semiconductor device |
| US20160349775A1 (en) * | 2014-02-13 | 2016-12-01 | Robert Bosch Gmbh | Current detection device and method for sensing an electrical current |
| US20160349289A1 (en) * | 2014-02-13 | 2016-12-01 | Robert Bosch Gmbh | Circuit arrangement and method for current measurement |
| US10013008B2 (en) * | 2014-02-13 | 2018-07-03 | Robert Bosch Gmbh | Current detection device and method for sensing an electrical current |
| US10018655B2 (en) * | 2014-02-13 | 2018-07-10 | Robert Bosch Gmbh | Circuit arrangement and method for current measurement |
| JP2019021885A (en) * | 2017-07-21 | 2019-02-07 | トヨタ自動車株式会社 | Semiconductor device |
| JP2020014103A (en) * | 2018-07-18 | 2020-01-23 | 富士電機株式会社 | Semiconductor device |
| CN110739941A (en) * | 2018-07-18 | 2020-01-31 | 富士电机株式会社 | Semiconductor device with a plurality of semiconductor chips |
| CN110739941B (en) * | 2018-07-18 | 2024-05-03 | 富士电机株式会社 | Semiconductor device with a semiconductor device having a plurality of semiconductor chips |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6541826B2 (en) | Field effect semiconductor device and its production method | |
| US6222355B1 (en) | Power supply control device for protecting a load and method of controlling the same | |
| US9644596B2 (en) | Igniter, igniter control method, and internal combustion engine ignition apparatus | |
| US5341003A (en) | MOS semiconductor device having a main unit element and a sense unit element for monitoring the current in the main unit element | |
| JPH05259853A (en) | Current limit circuit | |
| JPH0357267A (en) | Vdmos/logic integrated circuit with vertical depletion mos transistor and zener diode | |
| US5397914A (en) | Power transistor device including power transistors in darlington connection and zener diode which is coupled between collector and base of power transistors and which is formed in polysilicon film | |
| JPH04349654A (en) | Programmable overvoltage protective circuit | |
| EP0439230B1 (en) | Active bypass for inhibiting high-frequency supply voltage variations in integrated circuits | |
| GB2050101A (en) | Vmos/bipolar power switch | |
| JP4256476B2 (en) | Power device with short circuit detector | |
| JP2553037B2 (en) | High power integrated circuit device | |
| US5357157A (en) | Power MOSFET circuit including short circuiting means for detecting the potential of the source terminal | |
| JPH0290570A (en) | Gate source protective circuit to power mosfet | |
| JPS6167952A (en) | Cmos semiconductor device | |
| JPS62236358A (en) | Power interface circuit | |
| US4654543A (en) | Thyristor with "on" protective circuit and darlington output stage | |
| JP2000299927A (en) | Power supply system | |
| JPH08316472A (en) | Current feeding circuit | |
| JPH01305576A (en) | Mis type field effect transistor | |
| JP2941372B2 (en) | Circuit device having thyristor | |
| JP3431127B2 (en) | Electronic device and electronic switch device | |
| JPS6269656A (en) | Semiconductor device | |
| JPH098620A (en) | Overcurrent protective circuit for insulated gate type bipolar transistor | |
| US11828786B2 (en) | Electrical characteristic inspection device for semiconductor device and electrical characteristic inspection method for semiconductor device |