JPH05259153A - シリコン酸化膜の製造方法と製造装置 - Google Patents
シリコン酸化膜の製造方法と製造装置Info
- Publication number
- JPH05259153A JPH05259153A JP5302392A JP5302392A JPH05259153A JP H05259153 A JPH05259153 A JP H05259153A JP 5302392 A JP5302392 A JP 5302392A JP 5302392 A JP5302392 A JP 5302392A JP H05259153 A JPH05259153 A JP H05259153A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chamber
- atoms
- oxygen
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 シリコン酸化膜の形成に関し、絶縁破壊強度
が高くて良質な酸化膜の製造方法と製造装置を提供する
ことを目的とする。 【構成】 排気系(2)を備えた装置内のヒータ部(34)上
に載置してあるシリコン基板(5)に対向して、絶縁物よ
りなる放電管(9),(9´) とその外周に高周波コイル(1
0),(10´)を備えた水素ラジカル源(7)および酸素ラジカ
ル源(8)があり、処理室(1)を真空排気しながら、先ず、
水素ラジカル源(7)に水素ガスを導入しつゝ、高周波電
力をプラズマがピンチするまで増加して中性の水素ラジ
カル・原子を発生せしめ、水素ラジカル・原子を真空中
で加熱してあるシリコン基板(5)に噴射してシリコン基
板(5)を還元して清浄化した後、酸素ラジカル源(8)に酸
素ガスを導入しつゝ、高周波電力をプラズマがピンチす
るまで増加して中性の酸素ラジカル・原子を発生せし
め、酸素ラジカル・原子を真空中で加熱してあるシリコ
ン基板(5)に照射してシリコン基板(5)を酸化させること
を特徴としてシリコン酸化膜の製造方法を構成する。
が高くて良質な酸化膜の製造方法と製造装置を提供する
ことを目的とする。 【構成】 排気系(2)を備えた装置内のヒータ部(34)上
に載置してあるシリコン基板(5)に対向して、絶縁物よ
りなる放電管(9),(9´) とその外周に高周波コイル(1
0),(10´)を備えた水素ラジカル源(7)および酸素ラジカ
ル源(8)があり、処理室(1)を真空排気しながら、先ず、
水素ラジカル源(7)に水素ガスを導入しつゝ、高周波電
力をプラズマがピンチするまで増加して中性の水素ラジ
カル・原子を発生せしめ、水素ラジカル・原子を真空中
で加熱してあるシリコン基板(5)に噴射してシリコン基
板(5)を還元して清浄化した後、酸素ラジカル源(8)に酸
素ガスを導入しつゝ、高周波電力をプラズマがピンチす
るまで増加して中性の酸素ラジカル・原子を発生せし
め、酸素ラジカル・原子を真空中で加熱してあるシリコ
ン基板(5)に照射してシリコン基板(5)を酸化させること
を特徴としてシリコン酸化膜の製造方法を構成する。
Description
【０００１】
【産業上の利用分野】本発明は絶縁破壊強度が高く、良
質なシリコン酸化膜の製造方法と製造装置に関する。
質なシリコン酸化膜の製造方法と製造装置に関する。
【０００２】シリコン(Si)酸化膜はＭＯＳトランジスタ
のゲート絶縁膜，多層構造をとる半導体装置の層間絶縁
膜，素子間分離用絶縁膜などに広く用いられているが、
集積度の向上と共に絶縁膜の厚さは数nm〜20nmと薄くな
っており、そのため、絶縁破壊強度の高い良質な酸化膜
( SiO2) を形成する必要がある。
のゲート絶縁膜，多層構造をとる半導体装置の層間絶縁
膜，素子間分離用絶縁膜などに広く用いられているが、
集積度の向上と共に絶縁膜の厚さは数nm〜20nmと薄くな
っており、そのため、絶縁破壊強度の高い良質な酸化膜
( SiO2) を形成する必要がある。
【０００３】
【従来の技術】ＭＯＳトランジスタのゲート絶縁膜など
従来の酸化膜は熱酸化法により作られている。
従来の酸化膜は熱酸化法により作られている。
【０００４】こゝで、熱酸化法はドライ酸化法とウェッ
ト酸化法があり、石英製の炉芯管の中にSiウエハを設置
し、ドライ酸化法は酸素（O2) や空気の雰囲気中で、ま
た、ウエット酸化は水蒸気雰囲気中でSiウエハを1000℃
程度に加熱することにより作られている。
ト酸化法があり、石英製の炉芯管の中にSiウエハを設置
し、ドライ酸化法は酸素（O2) や空気の雰囲気中で、ま
た、ウエット酸化は水蒸気雰囲気中でSiウエハを1000℃
程度に加熱することにより作られている。
【０００５】然し、ゲート絶縁膜の形成などデバイス形
成工程で行なう熱処理は、成分元素の拡散を伴い、特性
の劣化を生ずることから、素子の微細化が進むに従って
熱処理の低温化が要望され、研究されてはいるものゝ、
少なくとも700 ℃程度の加熱は必要であるが、膜質は良
くない。
成工程で行なう熱処理は、成分元素の拡散を伴い、特性
の劣化を生ずることから、素子の微細化が進むに従って
熱処理の低温化が要望され、研究されてはいるものゝ、
少なくとも700 ℃程度の加熱は必要であるが、膜質は良
くない。
【０００６】これは、Siの酸化に必要なエネルギーの付
与が不充分なためである。また、半導体デバイスとして
Si基板上にゲルマニウム(Ge)など、他の半導体元素の薄
膜と累積層を形成し、最上層のSi膜に酸化膜を形成する
場合があるが、この場合も低温で良質の酸化膜を形成す
る必要がある。
与が不充分なためである。また、半導体デバイスとして
Si基板上にゲルマニウム(Ge)など、他の半導体元素の薄
膜と累積層を形成し、最上層のSi膜に酸化膜を形成する
場合があるが、この場合も低温で良質の酸化膜を形成す
る必要がある。
【０００７】そこで、低温で膜質の良い酸化膜を形成す
る方法として気相成長法（ＣＶＤ法）やスパッタ法が研
究されたが、酸化膜界面の不純物の除去が難しく、ま
た、緻密な酸化膜を得ることが難しいなどの問題があっ
て、現時点では実用に適したものは得られていない。
る方法として気相成長法（ＣＶＤ法）やスパッタ法が研
究されたが、酸化膜界面の不純物の除去が難しく、ま
た、緻密な酸化膜を得ることが難しいなどの問題があっ
て、現時点では実用に適したものは得られていない。
【０００８】一方、低温でもSiと充分に酸化反応を生ず
る酸化剤を用いる方法として酸素プラズマを用いるか、
プラズマ中で陽極酸化を行なうか、紫外線照射により生
じた酸素ラジカルを用いて酸化するなどの方法がある。
る酸化剤を用いる方法として酸素プラズマを用いるか、
プラズマ中で陽極酸化を行なうか、紫外線照射により生
じた酸素ラジカルを用いて酸化するなどの方法がある。
【０００９】然し、このようにして生じたSi酸化膜はプ
ラズマ中のイオンや電子などの衝撃により損傷を受けて
おり、ＭＯＳトランジスタのゲート絶縁膜の場合は閾値
電圧の変動、リーク電流の増加、スイッチング速度の低
下などを生ずることが知られている。
ラズマ中のイオンや電子などの衝撃により損傷を受けて
おり、ＭＯＳトランジスタのゲート絶縁膜の場合は閾値
電圧の変動、リーク電流の増加、スイッチング速度の低
下などを生ずることが知られている。
【００１０】これらのことから、低温処理で良質のSi酸
化膜を形成する技術の実用化が望まれている。
化膜を形成する技術の実用化が望まれている。
【００１１】
【発明が解決しようとする課題】半導体装置の集積度の
向上に伴い、ゲート絶縁膜や層間分離膜に使われるSi酸
化膜は処理温度が低く、且つ、膜質が優れていることが
望まれており、その製造方法を実用化することが課題で
ある。
向上に伴い、ゲート絶縁膜や層間分離膜に使われるSi酸
化膜は処理温度が低く、且つ、膜質が優れていることが
望まれており、その製造方法を実用化することが課題で
ある。
【００１２】
【課題を解決するための手段】上記の課題は排気系を備
えた装置内の加熱源上に載置してあるSi基板に対向し
て、絶縁物より形成された放電管と、その外側に高周波
コイルを備えた水素ラジカル源および酸素ラジカル源が
あり、処理室を真空排気しながら、先ず、水素ラジカル
源に水素ガスを導入しつゝ、高周波電力をプラズマがピ
ンチするまで増加して中性の水素ラジカル・原子を発生
せしめ、この水素ラジカル・原子を真空中で加熱してあ
るSi基板に噴射してSi基板を還元して清浄化した後、酸
素ラジカル源に酸素ガスを導入しつゝ、高周波電力をプ
ラズマがピンチするまで増加して中性の酸素ラジカル・
原子を発生せしめ、この酸素ラジカル・原子を真空中で
加熱してあるSi基板に噴射してSi基板を酸化させること
を特徴としてSi酸化膜の製造方法を構成することにより
解決することができる。
えた装置内の加熱源上に載置してあるSi基板に対向し
て、絶縁物より形成された放電管と、その外側に高周波
コイルを備えた水素ラジカル源および酸素ラジカル源が
あり、処理室を真空排気しながら、先ず、水素ラジカル
源に水素ガスを導入しつゝ、高周波電力をプラズマがピ
ンチするまで増加して中性の水素ラジカル・原子を発生
せしめ、この水素ラジカル・原子を真空中で加熱してあ
るSi基板に噴射してSi基板を還元して清浄化した後、酸
素ラジカル源に酸素ガスを導入しつゝ、高周波電力をプ
ラズマがピンチするまで増加して中性の酸素ラジカル・
原子を発生せしめ、この酸素ラジカル・原子を真空中で
加熱してあるSi基板に噴射してSi基板を酸化させること
を特徴としてSi酸化膜の製造方法を構成することにより
解決することができる。
【００１３】また、Si基板上に気相成長法たは分子線エ
ピタキシャル法によりSi膜或いはSi膜を最上層とする累
積層を形成した後、そのまゝ真空雰囲気中で引続き中性
の酸素ラジカル原子によりSi膜の表面を酸化することに
より解決することができる。
ピタキシャル法によりSi膜或いはSi膜を最上層とする累
積層を形成した後、そのまゝ真空雰囲気中で引続き中性
の酸素ラジカル原子によりSi膜の表面を酸化することに
より解決することができる。
【００１４】
【作用】本発明はSiウエハ上に低温でSi酸化膜を形成す
る方法として高周波放電による中性ラジカル・原子の発
生を利用するものである。
る方法として高周波放電による中性ラジカル・原子の発
生を利用するものである。
【００１５】この方法は絶縁性の放電管の外側に水冷し
た高周波コイルを巻き、放電管の中のガス圧を１〜10Pa
として通電することによりプラズマを発生させる。こゝ
で、重要なことは高周波電力を放電管内のプラズマがピ
ンチ(Pinch) されるまで増加することで、この時、プラ
ズマは強い発光を生じ、イオンからの発光スペクトルは
殆ど観測されなくなり、中性ラジカル・原子だけとなる
ことが知られている。( 例えば、真空 第31巻 ,第４
号，p271 1988)本発明はこのようにして生ずる中性ラジ
カル・原子を使用することにより、イオン衝撃などによ
る損傷がなく良質なSi酸化膜を形成するものである。
た高周波コイルを巻き、放電管の中のガス圧を１〜10Pa
として通電することによりプラズマを発生させる。こゝ
で、重要なことは高周波電力を放電管内のプラズマがピ
ンチ(Pinch) されるまで増加することで、この時、プラ
ズマは強い発光を生じ、イオンからの発光スペクトルは
殆ど観測されなくなり、中性ラジカル・原子だけとなる
ことが知られている。( 例えば、真空 第31巻 ,第４
号，p271 1988)本発明はこのようにして生ずる中性ラジ
カル・原子を使用することにより、イオン衝撃などによ
る損傷がなく良質なSi酸化膜を形成するものである。
【００１６】なお、厚さが数nmと薄いSi酸化膜につい
て、絶縁破壊強度などの電気的特性は酸化膜を形成する
Si基板の汚染や表面の凹凸と密接な関係があり、酸化膜
が薄いほど清浄な平坦面に膜形成する必要がある。
て、絶縁破壊強度などの電気的特性は酸化膜を形成する
Si基板の汚染や表面の凹凸と密接な関係があり、酸化膜
が薄いほど清浄な平坦面に膜形成する必要がある。
【００１７】すなわち、Si基板上に酸化膜を形成する場
合、膜厚が20nm程度までは基板の凹凸をそのまゝ引き継
いで成長することから平坦面は必要であり、また、酸化
膜はSi原子の酸化膜面への拡散により生ずることから、
Si基板は汚染のないことが必要である。
合、膜厚が20nm程度までは基板の凹凸をそのまゝ引き継
いで成長することから平坦面は必要であり、また、酸化
膜はSi原子の酸化膜面への拡散により生ずることから、
Si基板は汚染のないことが必要である。
【００１８】発明者は基板のガス吸着や水蒸気吸着など
による汚染は基板が大気に触れることにより生ずること
から、良質で薄い酸化膜を得るには大気に触れることな
く一貫して製造することが必要なことに気付いた。
による汚染は基板が大気に触れることにより生ずること
から、良質で薄い酸化膜を得るには大気に触れることな
く一貫して製造することが必要なことに気付いた。
【００１９】そこで、基板上に酸化膜を形成するには、
先ず、基板面を清浄化した後に膜形成することが必要な
ことから、本発明は中性の水素ラジカル・原子を用いて
基板面に形成している酸化膜を還元して清浄化し、次
に、酸素ラジカル・原子を供給して酸化せしめる。
先ず、基板面を清浄化した後に膜形成することが必要な
ことから、本発明は中性の水素ラジカル・原子を用いて
基板面に形成している酸化膜を還元して清浄化し、次
に、酸素ラジカル・原子を供給して酸化せしめる。
【００２０】図１はこのような工程を行なう装置構成を
示すものである。すなわち、処理室１は大排気量の排気
系２により高真空排気ができる真空チャンバーで、ゲー
トバルブ３を介して基板搬出入のためのロードロック室
４に接続している。
示すものである。すなわち、処理室１は大排気量の排気
系２により高真空排気ができる真空チャンバーで、ゲー
トバルブ３を介して基板搬出入のためのロードロック室
４に接続している。
【００２１】こゝで、処理室１にはSi基板５を適当な位
置に保持し、且つ加熱するための基板マニピュレータ
６、Si基板５を清浄化するための水素ラジカル源７、酸
化膜形成のための酸素ラジカル源８が備わっている。
置に保持し、且つ加熱するための基板マニピュレータ
６、Si基板５を清浄化するための水素ラジカル源７、酸
化膜形成のための酸素ラジカル源８が備わっている。
【００２２】こゝで、水素ラジカル源７および酸素ラジ
カル源８には、それぞれプラズマを発生させる放電管
９，９´、水冷された銅製の高周波(RF)コイル10,10
´、アパーチャ11，11´、及びこれらを覆うシールド筒
12，12´からなり、それぞれガス導入システムからH2お
よびO2を供給するよう構成されている。
カル源８には、それぞれプラズマを発生させる放電管
９，９´、水冷された銅製の高周波(RF)コイル10,10
´、アパーチャ11，11´、及びこれらを覆うシールド筒
12，12´からなり、それぞれガス導入システムからH2お
よびO2を供給するよう構成されている。
【００２３】動作手順としては、先ず、化学洗浄を施し
たSi基板５をロードロック室４に搬入し、図示を省略し
た排気系を用いて排気する。そして、ロードロック室４
が高真空になったら、ゲートバルブ３を開け、図示を省
略した搬送機構によりSi基板５をヒータ部34に装着し、
ヒータにより550 〜600 ℃に加熱する。
たSi基板５をロードロック室４に搬入し、図示を省略し
た排気系を用いて排気する。そして、ロードロック室４
が高真空になったら、ゲートバルブ３を開け、図示を省
略した搬送機構によりSi基板５をヒータ部34に装着し、
ヒータにより550 〜600 ℃に加熱する。
【００２４】一方、水素ラジカル源７と酸素ラジカル源
８は排気系15により充分に排気しておく。なお、水素ラ
ジカル源７と酸素ラジカル源８はリークバルブV1,V4 、
減圧弁16，16´、バルブV2,V3,V5,V6 を経てH2ボンベ17
とO2ボンベ18に連結されている。
８は排気系15により充分に排気しておく。なお、水素ラ
ジカル源７と酸素ラジカル源８はリークバルブV1,V4 、
減圧弁16，16´、バルブV2,V3,V5,V6 を経てH2ボンベ17
とO2ボンベ18に連結されている。
【００２５】先ず、バルブV3, 減圧弁16,リークバルブV
1のガスラインにより、H2ボンベ17からのH2ガスを水素
ラジカル源７の放電管９に導入し，放電管９内の圧力が
数10mtorrr〜数100mtorrになったらRF電源19より整合回
路20を経てRFコイル10にRF電力を供給し、グロー放電を
発生させる。
1のガスラインにより、H2ボンベ17からのH2ガスを水素
ラジカル源７の放電管９に導入し，放電管９内の圧力が
数10mtorrr〜数100mtorrになったらRF電源19より整合回
路20を経てRFコイル10にRF電力を供給し、グロー放電を
発生させる。
【００２６】例えば、処理室１の真空度が10-7torrにな
るようにH2を導入する場合はRF電力として約170 Ｗを投
入するとグロー放電が発生するそこで、更にRF電力を25
0Ｗまで増加させると，急にプラズマはピンチされアー
ク放電による強い発光を生じ、一度プラズマがピンチさ
れると電力を下げても維持されるので、250Ｗの投入電
力で安定に動作することができる。
るようにH2を導入する場合はRF電力として約170 Ｗを投
入するとグロー放電が発生するそこで、更にRF電力を25
0Ｗまで増加させると，急にプラズマはピンチされアー
ク放電による強い発光を生じ、一度プラズマがピンチさ
れると電力を下げても維持されるので、250Ｗの投入電
力で安定に動作することができる。
【００２７】次に、基板マニピュレータ６の回転機構に
よりSi基板５を回転させ、また図示を省略した基板シャ
ッターを開け、水素ラジカル・原子を照射する。これに
より、Si基板５に損傷を与えることなく基板表面の自然
酸化膜，炭素，金属などを除去することができる。
よりSi基板５を回転させ、また図示を省略した基板シャ
ッターを開け、水素ラジカル・原子を照射する。これに
より、Si基板５に損傷を与えることなく基板表面の自然
酸化膜，炭素，金属などを除去することができる。
【００２８】このようにしてSi基板５の清浄化が終わっ
た後はバルブの切り換えを行い、水素ラジカル源７と同
様な手順で酸素ラジカル源８を動作させる。O2の場合、
グロー放電は例えば150Ｗで生じ、220Ｗでプラズマがピ
ンチされた。
た後はバルブの切り換えを行い、水素ラジカル源７と同
様な手順で酸素ラジカル源８を動作させる。O2の場合、
グロー放電は例えば150Ｗで生じ、220Ｗでプラズマがピ
ンチされた。
【００２９】このようにして、酸素ラジカル・原子を照
射することによりSi基板上に膜質が良く、絶縁破壊強度
の高い酸化膜を形成することができる。なお、本発明の
特徴はこのような酸化膜の形成を気相成長（ＣＶＤ）ま
たは分子線エピタキシャル成長（ＭＢＥ）に引き続いて
行なうものである。
射することによりSi基板上に膜質が良く、絶縁破壊強度
の高い酸化膜を形成することができる。なお、本発明の
特徴はこのような酸化膜の形成を気相成長（ＣＶＤ）ま
たは分子線エピタキシャル成長（ＭＢＥ）に引き続いて
行なうものである。
【００３０】すなわち、従来はＣＶＤまたはＭＢＥによ
りSiなどの半導体層を作り、これを大気中に取り出し、
加熱して酸化膜を形成する工程をとるために半導体層の
汚染が生じ、そのために膜質の優れた酸化膜の形成が困
難であった。
りSiなどの半導体層を作り、これを大気中に取り出し、
加熱して酸化膜を形成する工程をとるために半導体層の
汚染が生じ、そのために膜質の優れた酸化膜の形成が困
難であった。
【００３１】そこで、本発明はこの中性の酸素ラジカル
・原子による酸化膜の形成工程をＣＶＤ装置やＭＢＥ装
置に組み込むことにより特性の優れた半導体デバイスを
得るものである。
・原子による酸化膜の形成工程をＣＶＤ装置やＭＢＥ装
置に組み込むことにより特性の優れた半導体デバイスを
得るものである。
【００３２】なお、Si基板上にＣＶＤ法やＭＢＥ法によ
りエピタキシャル成長或いはヘテロエピタキシャル成長
を行なう前に水素ラジカル・原子を照射してSi基板上の
酸化膜の還元除去を行なえばなお効率的であり、そのた
めに本発明においてはＣＶＤ装置およびＭＢＥ装置内に
水素ラジカル・原子と酸素ラジカル・原子を照射する水
素ラジカル源と酸素ラジカル源を備えるものである。
りエピタキシャル成長或いはヘテロエピタキシャル成長
を行なう前に水素ラジカル・原子を照射してSi基板上の
酸化膜の還元除去を行なえばなお効率的であり、そのた
めに本発明においてはＣＶＤ装置およびＭＢＥ装置内に
水素ラジカル・原子と酸素ラジカル・原子を照射する水
素ラジカル源と酸素ラジカル源を備えるものである。
【００３３】
実施例１：（ＣＶＤ装置への適用例） 図２は本発明を適用したＣＶＤ装置の構成を示してい
る。
る。
【００３４】以下、図１と同じ物質については同じ番号
を用いて説明する。図２のＣＶＤ装置は基板を搬入する
ロード室20, 基板に中性の水素ラジカル・原子を照射し
て清浄化するクリーニング室21, 基板上にＣＶＤ膜の成
長を行なう基幹チャンバ22，ＣＶＤ膜に中性の酸素ラジ
カル・原子を照射して酸化させる酸化室23, 基板を格納
し取り出すアンロード室24から構成されている。
を用いて説明する。図２のＣＶＤ装置は基板を搬入する
ロード室20, 基板に中性の水素ラジカル・原子を照射し
て清浄化するクリーニング室21, 基板上にＣＶＤ膜の成
長を行なう基幹チャンバ22，ＣＶＤ膜に中性の酸素ラジ
カル・原子を照射して酸化させる酸化室23, 基板を格納
し取り出すアンロード室24から構成されている。
【００３５】こゝで、クリーニング室21には水素ラジカ
ル源７と基板を駆動する基板マニュピレータ25が設けら
れている。また、基幹チャンバ22には基板を駆動する基
板マニュピレータ26と基板にＣＶＤを行なう縦型反応炉
27があり、この反応炉27の外側にはRFコイル28が、また
基板マニュピレータ26により駆動するサセプタ14にはSi
基板５が装着されており、また、反応炉27の上には複数
個（この場合４個）のガス導入ライン29がある。
ル源７と基板を駆動する基板マニュピレータ25が設けら
れている。また、基幹チャンバ22には基板を駆動する基
板マニュピレータ26と基板にＣＶＤを行なう縦型反応炉
27があり、この反応炉27の外側にはRFコイル28が、また
基板マニュピレータ26により駆動するサセプタ14にはSi
基板５が装着されており、また、反応炉27の上には複数
個（この場合４個）のガス導入ライン29がある。
【００３６】また、酸化室23には酸素ラジカル源８と基
板を駆動する基板マニュピレータ30が設けられている。
動作手順としては、ロード室20より搬入された基板はク
リーニング室21において中性の水素ラジカル・原子の照
射により低温クリーニングされた後、基板搬送機構によ
り基幹チャンバ22において基板マニュピレータ26に引き
渡たされる。
板を駆動する基板マニュピレータ30が設けられている。
動作手順としては、ロード室20より搬入された基板はク
リーニング室21において中性の水素ラジカル・原子の照
射により低温クリーニングされた後、基板搬送機構によ
り基幹チャンバ22において基板マニュピレータ26に引き
渡たされる。
【００３７】基板は基板マニュピレータ26の直線導入機
構により縦型反応炉27の中に搬入され、RFコイル28の誘
導加熱によりグラファイト製のサセプタ14で加熱され
る。なお、サセプタ14は基板マニュピレータ26の回転導
入機構により成長中は回転している。
構により縦型反応炉27の中に搬入され、RFコイル28の誘
導加熱によりグラファイト製のサセプタ14で加熱され
る。なお、サセプタ14は基板マニュピレータ26の回転導
入機構により成長中は回転している。
【００３８】なお、SiのＣＶＤ成長にはガス導入ライン
29よりシラン(SiH4)またはジシラン(Si2H6) を供給して
炉内の真空度を〜10-5 torr に保持し、基板温度を550
〜700 ℃に保って行なう。
29よりシラン(SiH4)またはジシラン(Si2H6) を供給して
炉内の真空度を〜10-5 torr に保持し、基板温度を550
〜700 ℃に保って行なう。
【００３９】次に、基板搬送機構により酸化室23に移
し、基板温度を600 ℃として酸素ラジカル源８より中性
の酸素ラジカル・原子の照射を行なって酸化膜を形成し
た後、搬送機構によりアンロード室24に移される。
し、基板温度を600 ℃として酸素ラジカル源８より中性
の酸素ラジカル・原子の照射を行なって酸化膜を形成し
た後、搬送機構によりアンロード室24に移される。
【００４０】このようにSi基板上に一貫してゲート酸化
膜の形成を行なった結果、耐圧を従来の９ＭＶ／cmより
11.5ＭＶ／cmに向上することができた。 実施例２：（ＭＢＥ装置への適用例） 図３は本発明を適用したＭＢＥ装置の構成図である。
膜の形成を行なった結果、耐圧を従来の９ＭＶ／cmより
11.5ＭＶ／cmに向上することができた。 実施例２：（ＭＢＥ装置への適用例） 図３は本発明を適用したＭＢＥ装置の構成図である。
【００４１】ＭＢＥ装置は基板を搬入し搬出するロード
ロック室30, 基板に中性の水素ラジカル・原子を照射し
て清浄化し、また、中性の酸素ラジカル・原子を照射し
て酸化させる処理室31とＭＢＥを行なう成長室32とから
構成されている。
ロック室30, 基板に中性の水素ラジカル・原子を照射し
て清浄化し、また、中性の酸素ラジカル・原子を照射し
て酸化させる処理室31とＭＢＥを行なう成長室32とから
構成されている。
【００４２】こゝで、処理室31の上部には基板を駆動す
る基板マニュピレータがあり、下部には酸素ラジカル源
８と水素ラジカル源７がある。また、ゲートバルブ35を
介して隣接する成長室32の上部には基板マニュピレータ
35があって、Si基板５を装着しているヒータ部34を駆動
している。
る基板マニュピレータがあり、下部には酸素ラジカル源
８と水素ラジカル源７がある。また、ゲートバルブ35を
介して隣接する成長室32の上部には基板マニュピレータ
35があって、Si基板５を装着しているヒータ部34を駆動
している。
【００４３】また、成長室32の下部には電子ビーム蒸着
器36,37 とドーパント蒸着用の分子線源38,39 があり、
また、成長室32の内壁は液体N2シュラウド40がある。動
作手順として、ロードロック室30にある基板は処理室31
において、水素ラジカル源７より照射される中性の水素
ラジカル・原子により低温クリーニングされた後、図示
を省略した基板搬送機構により成長室32の基板マニュピ
レータ35により保持される。
器36,37 とドーパント蒸着用の分子線源38,39 があり、
また、成長室32の内壁は液体N2シュラウド40がある。動
作手順として、ロードロック室30にある基板は処理室31
において、水素ラジカル源７より照射される中性の水素
ラジカル・原子により低温クリーニングされた後、図示
を省略した基板搬送機構により成長室32の基板マニュピ
レータ35により保持される。
【００４４】その後、ヒータ部34よりの加熱によりSi基
板５を300〜700 ℃の所定の温度に達して後、電子ビー
ム蒸着器36,37 と分子線源38,39 を用いてＭＢＥ成長を
行なう。
板５を300〜700 ℃の所定の温度に達して後、電子ビー
ム蒸着器36,37 と分子線源38,39 を用いてＭＢＥ成長を
行なう。
【００４５】次に、このSi基板５は再び処理室31に搬送
し、酸素ラジカル源８より中性の酸素ラジカル・原子を
照射して酸化を行なう。このように半導体層の形成とそ
の表面酸化の一連の処理をＭＢＥ装置で行なうことによ
り膜質の優れた酸化膜を製造することができる。
し、酸素ラジカル源８より中性の酸素ラジカル・原子を
照射して酸化を行なう。このように半導体層の形成とそ
の表面酸化の一連の処理をＭＢＥ装置で行なうことによ
り膜質の優れた酸化膜を製造することができる。
【００４６】
【発明の効果】本発明によれば、低温で良質のSi酸化膜
を形成することができ、またＣＶＤ成長或いはＭＢＥ成
長工程に引き続いて酸化膜の形成ができることから、汚
染の恐れをなくすることができる。
を形成することができ、またＣＶＤ成長或いはＭＢＥ成
長工程に引き続いて酸化膜の形成ができることから、汚
染の恐れをなくすることができる。
【００４７】そのため、発明の実施により半導体デバイ
スの性能向上が可能となる。
スの性能向上が可能となる。
【図１】本発明に係る酸化膜製造装置の構成図である。
【図２】本発明を適用したＣＶＤ装置の構成図である。
【図３】本発明を適用したＭＢＥ装置の構成図である。
１，31 処理室 ４ ロードロック室 ５ Si基板 ６ 基板マニュピレータ ７ 水素ラジカル源 ８ 酸素ラジカル源 21 クリーニング室 22 基幹チャンバ 23 酸化室 27 縦型反応炉 32 成長室 36,37 電子ビーム蒸着器 38,39 分子線源
Claims (6)
- 【請求項１】 排気系(2)を備えた装置内のヒータ部(3
4)上に載置してあるシリコン基板(5)に対向して、絶縁
物よりなる放電管(9),(9´) とその外周に高周波コイル
(10),(10´)を備えた水素ラジカル源(7)および酸素ラジ
カル源(8)があり、処理室(1)を真空排気しながら、先
ず、水素ラジカル源(7)に水素ガスを導入しつゝ、高周
波電力をプラズマがピンチするまで増加して中性の水素
ラジカル・原子を発生せしめ、該水素ラジカル・原子を
真空中で加熱してあるシリコン基板(5)に噴射して該シ
リコン基板(5)を還元して清浄化した後、酸素ラジカル
源(8)に酸素ガスを導入しつゝ、高周波電力をプラズマ
がピンチするまで増加して中性の酸素ラジカル・原子を
発生せしめ、該酸素ラジカル・原子を真空中で加熱して
あるシリコン基板(5)に照射して該シリコン基板(5)を酸
化させることを特徴とするシリコン酸化膜の製造方法。 - 【請求項２】 基板マニュピレータ(6)により駆動さ
れ、ヒータ部（34)上に載置したシリコン基板(5)と、該
基板(5)に対向して水素ラジカル源(7)と酸素ラジカル源
(8)を備えた処理室(1)と、ゲートバルブ(3)を介して基
板を供給し、また収納するロードロック室(4)と、真空
排気を行なう排気系(2)と、より少なくとも構成されて
おり、ロードロック室(4)より供給する基板(5)を処理室
(1)に搬送し、中性の水素ラジカル・原子により還元し
て後、中性の酸素ラジカル・原子により酸化を行い、酸
化膜形成後にロードロック室(4)に格納することを特徴
とするシリコン酸化膜成長装置。 - 【請求項３】 シリコン基板上に気相成長法によりシリ
コン膜あるいはシリコン膜を最上層とする累積膜を形成
した後、そのまゝ真空雰囲気中で引き続き、請求項１記
載の中性の酸素ラジカル・原子により該シリコン膜の表
面を酸化させることを特徴とするシリコン酸化膜の製造
方法。 - 【請求項４】 サセプタ(14)上に載置したシリコン基板
(5)を中心とし、上部に反応ガスを供給するガス導入ラ
イン(29)を、また、外側に高周波コイル(28)を備えた縦
型反応炉(27)と、前記基板(5)を駆動する基板マニュピ
レータ(26)を備えた基幹チャンバ(22)を中央にし、片側
にゲートバルブを介して水素ラジカル源(7)と基板マニ
ュピレータ(25)を備えたクリーニング室(21)およびロー
ド室(20)があり、他の側にゲートバルブを介して酸素ラ
ジカル源(8)と基板マニュピレータ(30)を備えた酸化室
(23)およびアンロード室(24)があり、ロード室(20)より
供給するシリコン基板をクリーニング室(21)において、
中性の水素ラジカル・原子により還元して基板面を清浄
化した後、基幹チャンバ(22)に移動させて気相成長を行
い、次に、酸化室(23)において中性の酸素ラジカル・原
子により酸化を行い、酸化膜形成後にアンロード室(24)
に格納することを特徴とする気相成長装置。 - 【請求項５】 シリコン基板上に分子線エピタキシャル
成長法によりシリコン膜あるいはシリコン膜を最上層と
する累積膜を形成した後、そのまゝ真空雰囲気中で引き
続き、請求項１記載の中性の酸素ラジカル・原子により
該シリコン膜の表面を酸化させることを特徴とするシリ
コン酸化膜の製造方法。 - 【請求項６】 基板マニュピレータ(35)により駆動さ
れ、ヒータ部(34)上に載置したシリコン基板(5)と、該
基板(5)に対向して半導体材料蒸着用の電子ビーム蒸着
器(36),(37)とドーパント蒸着用の分子線源(38),(39)を
それぞれ複数個備えた成長室(32)と、ゲートバルブ(35)
を介して基板マニュピレータと水素ラジカル源(7)と酸
素ラジカル源(8)を備えた処理室(31)と、ロードロック
室(30)とからなり、ロードロック室(30)より供給するシ
リコン基板(5)を処理室(31)に搬送し、中性の水素ラジ
カル・原子により還元して後、成長室(32)において分子
線エピタキシャル成長を行い、次に、再び処理室(31)に
戻し中性の酸素ラジカル・原子により酸化を行い、酸化
膜形成後にロードロック室(30)に格納することを特徴と
する分子線エピタキシャル成長装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5302392A JPH05259153A (ja) | 1992-03-12 | 1992-03-12 | シリコン酸化膜の製造方法と製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5302392A JPH05259153A (ja) | 1992-03-12 | 1992-03-12 | シリコン酸化膜の製造方法と製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05259153A true JPH05259153A (ja) | 1993-10-08 |
Family
ID=12931299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5302392A Withdrawn JPH05259153A (ja) | 1992-03-12 | 1992-03-12 | シリコン酸化膜の製造方法と製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05259153A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG152910A1 (en) * | 2001-12-07 | 2009-06-29 | Tokyo Electron Ltd | Nitriding method for insulation film, semiconductor device and production method for semiconductor device, substrate treating device and substrate treating method |
| JP2012531059A (ja) * | 2009-06-23 | 2012-12-06 | リベル | 半導体ウエハ製造装置及び分子線を用いての蒸発により材料を蒸着させる装置 |
| JP2013534731A (ja) * | 2010-06-30 | 2013-09-05 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | シリコン・オン・インシュレータウエハをインサイチュで不導体化する方法 |
| WO2014022184A1 (en) * | 2012-08-01 | 2014-02-06 | Applied Materials, Inc. | Apparatus and method for selective oxidation at lower temperature using remote plasma source |
-
1992
- 1992-03-12 JP JP5302392A patent/JPH05259153A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SG152910A1 (en) * | 2001-12-07 | 2009-06-29 | Tokyo Electron Ltd | Nitriding method for insulation film, semiconductor device and production method for semiconductor device, substrate treating device and substrate treating method |
| JP2012531059A (ja) * | 2009-06-23 | 2012-12-06 | リベル | 半導体ウエハ製造装置及び分子線を用いての蒸発により材料を蒸着させる装置 |
| JP2013534731A (ja) * | 2010-06-30 | 2013-09-05 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | シリコン・オン・インシュレータウエハをインサイチュで不導体化する方法 |
| WO2014022184A1 (en) * | 2012-08-01 | 2014-02-06 | Applied Materials, Inc. | Apparatus and method for selective oxidation at lower temperature using remote plasma source |
| US10714333B2 (en) | 2012-08-01 | 2020-07-14 | Applied Materials, Inc. | Apparatus and method for selective oxidation at lower temperature using remote plasma source |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10192735B2 (en) | Substrate processing method and substrate processing apparatus | |
| KR100932815B1 (ko) | 저온 폴리-실리콘 박막 트랜지스터를 위한 다층 고품질게이트 유전체 | |
| KR102245729B1 (ko) | 에피택셜 성장 이전에 기판 표면을 사전 세정하기 위한 방법 및 장치 | |
| JP4255563B2 (ja) | 半導体製造方法及び半導体製造装置 | |
| JP3574651B2 (ja) | 成膜方法および成膜装置 | |
| US8309440B2 (en) | Method and apparatus for cleaning a substrate surface | |
| US20020036066A1 (en) | Method and apparatus for processing substrates | |
| US6410454B1 (en) | Method and apparatus for removing contaminants from the surface of a semiconductor wafer | |
| JPWO2009057223A1 (ja) | 表面処理装置およびその基板処理方法 | |
| KR20110081765A (ko) | 기판의 클리닝 방법 및 기판의 클리닝 장치 | |
| KR0167480B1 (ko) | 반도체층 표면의 처리방법 | |
| US5478400A (en) | Apparatus for fabricating semiconductor devices | |
| JPH11168090A (ja) | 半導体製造方法 | |
| JPH05259153A (ja) | シリコン酸化膜の製造方法と製造装置 | |
| JPH05343391A (ja) | 半導体装置の製造方法 | |
| WO2022138655A1 (ja) | 基板処理方法及び基板処理装置 | |
| JP4138269B2 (ja) | 半導体製造装置 | |
| WO2006025164A1 (ja) | 半導体装置の製造方法 | |
| JPH05326477A (ja) | 半導体基板表面のハロゲン除去方法 | |
| JP3258441B2 (ja) | マイクロ波プラズマ処理装置およびマイクロ波プラズマ処理方法 | |
| JP2008159763A (ja) | プラズマ処理装置 | |
| JPH05213695A (ja) | ダイヤモンド薄膜の堆積方法 | |
| JPH1064849A (ja) | 薄膜作製方法および薄膜作製装置 | |
| JP2024060230A (ja) | 成膜方法および成膜システム | |
| JP2983244B2 (ja) | 表面処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |