JPH05257165A - 液晶表示パネル - Google Patents
液晶表示パネルInfo
- Publication number
- JPH05257165A JPH05257165A JP5190092A JP5190092A JPH05257165A JP H05257165 A JPH05257165 A JP H05257165A JP 5190092 A JP5190092 A JP 5190092A JP 5190092 A JP5190092 A JP 5190092A JP H05257165 A JPH05257165 A JP H05257165A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- bus line
- liquid crystal
- electrodes
- gate bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 本発明はアクティブ・マトリクス型の液晶表
示パネルに関し、断線による表示欠陥を改善することを
目的とする。 【構成】 ＴＦＴ基板２２上に、同一層の蓄積容量電極
２３を内包させてゲートバスライン電極２４を複数形成
する。この上に絶縁層２６を形成し、蓄積容量電極２３
の両端を表出させるスルーホール２７を形成する。そし
て、第２の基板３２に形成されたトランスファ電極によ
り導通性スペーサを介して、それぞれの蓄積容量電極２
３間を電気的に接続する。
示パネルに関し、断線による表示欠陥を改善することを
目的とする。 【構成】 ＴＦＴ基板２２上に、同一層の蓄積容量電極
２３を内包させてゲートバスライン電極２４を複数形成
する。この上に絶縁層２６を形成し、蓄積容量電極２３
の両端を表出させるスルーホール２７を形成する。そし
て、第２の基板３２に形成されたトランスファ電極によ
り導通性スペーサを介して、それぞれの蓄積容量電極２
３間を電気的に接続する。
Description
【０００１】
【産業上の利用分野】本発明は、アクティブ・マトリク
ス型の液晶表示パネルに関する。
ス型の液晶表示パネルに関する。
【０００２】近年、液晶表示の大型化が要求されてきて
おり、選択画素の交点の電極数を増加させることが行わ
れる。この電極数が増加すると、単純マトリクス型の液
晶表示パネルでは、クロストークという問題を生じるこ
とから、これを防止する方法が種々考えられている。し
かし、これでも電極数が100 を越えるとコントラストや
視覚特性の低下を生じることから、アクティブ・マトリ
クス方式が適用されるようになってきている。
おり、選択画素の交点の電極数を増加させることが行わ
れる。この電極数が増加すると、単純マトリクス型の液
晶表示パネルでは、クロストークという問題を生じるこ
とから、これを防止する方法が種々考えられている。し
かし、これでも電極数が100 を越えるとコントラストや
視覚特性の低下を生じることから、アクティブ・マトリ
クス方式が適用されるようになってきている。
【０００３】この場合、コントラストなどの表示品質は
飛躍的に向上するため、残された課題として、断線によ
る表示欠陥を最小限に止める必要がある。
飛躍的に向上するため、残された課題として、断線によ
る表示欠陥を最小限に止める必要がある。
【０００４】
【従来の技術】図６に、従来の液晶表示パネルの構成図
を示す。図６（Ａ）はアクティブ・マトリクス型の液晶
表示パネルの平面図、図６（Ｂ）はＴＦＴ基板の一部構
成図を示したものである。
を示す。図６（Ａ）はアクティブ・マトリクス型の液晶
表示パネルの平面図、図６（Ｂ）はＴＦＴ基板の一部構
成図を示したものである。
【０００５】アクティブ・マトリクス型の液晶表示（Ｌ
ＣＤ）パネルは、薄膜トランジスタ（ＴＦＴ）と、それ
を駆動するゲートバスライン、データバスラインで構成
される。また、最近は、焼きつき不良や、コントラスト
低下を防止するため、蓄積容量（Cs:Storage Capacito
r）を設けたものが主流となっている。
ＣＤ）パネルは、薄膜トランジスタ（ＴＦＴ）と、それ
を駆動するゲートバスライン、データバスラインで構成
される。また、最近は、焼きつき不良や、コントラスト
低下を防止するため、蓄積容量（Cs:Storage Capacito
r）を設けたものが主流となっている。
【０００６】図６（Ａ）において、液晶表示パネル１１
は、ＴＦＴ基板１２上に対向基板１３が位置して液晶を
挟装し、該液晶が漏れないようにシール材１４により封
止される。そして、ＴＦＴ基板１２の表出部分に、図面
上の上下位置に所定数のデータバスライン電極１５及び
蓄積容量の引出し電極１６が表出し、図面上右位置に所
定数のゲートバスライン電極１７が表出する。
は、ＴＦＴ基板１２上に対向基板１３が位置して液晶を
挟装し、該液晶が漏れないようにシール材１４により封
止される。そして、ＴＦＴ基板１２の表出部分に、図面
上の上下位置に所定数のデータバスライン電極１５及び
蓄積容量の引出し電極１６が表出し、図面上右位置に所
定数のゲートバスライン電極１７が表出する。
【０００７】また、図６（Ｂ）において、ＴＦＴ基板１
２は、ガラス基板上に、ゲートバスライン電極１７が水
平方向に所定数形成され、ゲートバスライン電極１７間
に蓄積容量電極１８が形成される。この場合、ゲートバ
スライン電極１７は、蓄積容量電極１８と同層なため、
ゲートバスライン電極１７を左右両側から取り出そうと
すると、該ゲートバスライン電極１７と蓄積容量電極１
８とが交差する等の問題があり、左右両側から取り出す
ことは困難で、片側取出し方式となっている。また、絶
縁膜を介して、垂直方向にデータバスライン電極１５が
所定数形成され、ゲートバスライン電極１７とデータバ
スライン電極１５で囲まれた位置であって、蓄積容量電
極１８の上方にそれぞれ画素電極１９が形成される。そ
して、ゲートバスライン電極１７，データバスライン電
極１５及び画素電極１９間に、駆動のためのＴＦＴ素子
２０がそれぞれ形成されるものである。
２は、ガラス基板上に、ゲートバスライン電極１７が水
平方向に所定数形成され、ゲートバスライン電極１７間
に蓄積容量電極１８が形成される。この場合、ゲートバ
スライン電極１７は、蓄積容量電極１８と同層なため、
ゲートバスライン電極１７を左右両側から取り出そうと
すると、該ゲートバスライン電極１７と蓄積容量電極１
８とが交差する等の問題があり、左右両側から取り出す
ことは困難で、片側取出し方式となっている。また、絶
縁膜を介して、垂直方向にデータバスライン電極１５が
所定数形成され、ゲートバスライン電極１７とデータバ
スライン電極１５で囲まれた位置であって、蓄積容量電
極１８の上方にそれぞれ画素電極１９が形成される。そ
して、ゲートバスライン電極１７，データバスライン電
極１５及び画素電極１９間に、駆動のためのＴＦＴ素子
２０がそれぞれ形成されるものである。
【０００８】上述のような液晶表示パネル１１では、蓄
積容量電極１８をゲートバスライン電極１７と同層に設
けることにより、処理工程を増加させない利点を有す
る。
積容量電極１８をゲートバスライン電極１７と同層に設
けることにより、処理工程を増加させない利点を有す
る。
【０００９】
【発明が解決しようとする課題】ここで、図７に、図６
における表示欠陥を説明するための図を示す。図７
（Ａ）において、例えばゲートバスライン電極１７のＡ
点で断線が生じると、図７（Ｂ）のラインＣに示すよう
に線欠陥を生じる。また、図７（Ａ）において蓄積容量
電極１８のＢ点で断線が生じると、図７（Ｂ）のライン
Ｄに示すように線欠陥が生じ、表示欠陥を生じるという
問題がある。
における表示欠陥を説明するための図を示す。図７
（Ａ）において、例えばゲートバスライン電極１７のＡ
点で断線が生じると、図７（Ｂ）のラインＣに示すよう
に線欠陥を生じる。また、図７（Ａ）において蓄積容量
電極１８のＢ点で断線が生じると、図７（Ｂ）のライン
Ｄに示すように線欠陥が生じ、表示欠陥を生じるという
問題がある。
【００１０】そこで、本発明は上記課題に鑑みなされた
もので、断線による表示欠陥を改善する液晶表示パネル
を提供することを目的とする。
もので、断線による表示欠陥を改善する液晶表示パネル
を提供することを目的とする。
【００１１】
【課題を解決するための手段】上記課題は、第１の基板
上に、画素電極と、該画素電極を駆動する駆動素子とが
マトリクス状に配設され、第２の基板により液晶を挟装
する液晶表示パネルにおいて、前記第１の基板上に、環
状に形成して単一の蓄積容量電極を同一層で内包するよ
うに、所定数配設すると共に、一方向より電極取り出し
がされるゲートバスライン電極と、該ゲートバスライン
電極上に形成され、該蓄積容量電極の両端を表出させる
スルーホールが形成された絶縁層と、該絶縁層上に、該
ゲートバスライン電極内に配置される前記画素電極及び
駆動素子との間に所定数形成されるデータバスライン電
極とを有し、前記第２の基板上に、前記絶縁層のスルー
ホールより導通部材を介して前記蓄積容量電極を導通さ
せる導通電極を形成することにより解決される。
上に、画素電極と、該画素電極を駆動する駆動素子とが
マトリクス状に配設され、第２の基板により液晶を挟装
する液晶表示パネルにおいて、前記第１の基板上に、環
状に形成して単一の蓄積容量電極を同一層で内包するよ
うに、所定数配設すると共に、一方向より電極取り出し
がされるゲートバスライン電極と、該ゲートバスライン
電極上に形成され、該蓄積容量電極の両端を表出させる
スルーホールが形成された絶縁層と、該絶縁層上に、該
ゲートバスライン電極内に配置される前記画素電極及び
駆動素子との間に所定数形成されるデータバスライン電
極とを有し、前記第２の基板上に、前記絶縁層のスルー
ホールより導通部材を介して前記蓄積容量電極を導通さ
せる導通電極を形成することにより解決される。
【００１２】
【作用】上述のように本発明の液晶表示パネルは、第１
の基板上において、ゲートバスライン電極を環状に形成
され、環状内に同一層で単一の蓄積容量電極が形成され
る。この上に絶縁層を介してデータバスライン電極が形
成され、蓄積容量電極の両端がスルーホールで表出され
る。そして、第２の基板上に形成された導通電極により
導通部材を介してそれぞれの蓄積容量電極が導通され
る。
の基板上において、ゲートバスライン電極を環状に形成
され、環状内に同一層で単一の蓄積容量電極が形成され
る。この上に絶縁層を介してデータバスライン電極が形
成され、蓄積容量電極の両端がスルーホールで表出され
る。そして、第２の基板上に形成された導通電極により
導通部材を介してそれぞれの蓄積容量電極が導通され
る。
【００１３】これにより、ゲートバスライン電極及び蓄
積容量電極が互いに同一平面内で交差することなく、そ
れぞれ閉路を構成する。そのため、ゲートバスライン電
極、蓄積容量電極に断線を生じても、信号の廻り込みが
ある範囲で、表示上線欠陥とはならずに点欠陥となる。
積容量電極が互いに同一平面内で交差することなく、そ
れぞれ閉路を構成する。そのため、ゲートバスライン電
極、蓄積容量電極に断線を生じても、信号の廻り込みが
ある範囲で、表示上線欠陥とはならずに点欠陥となる。
【００１４】従って表示欠陥が改善され、液晶表示パネ
ルの歩留りを向上させることが可能となる。
ルの歩留りを向上させることが可能となる。
【００１５】
【実施例】図１に、本発明の第１の実施例の構成図を示
す。図１（Ａ）は、ＴＦＴ基板の一部構成図であり、図
１（Ｂ）は液晶表示パネルの平面図を示したものであ
る。
す。図１（Ａ）は、ＴＦＴ基板の一部構成図であり、図
１（Ｂ）は液晶表示パネルの平面図を示したものであ
る。
【００１６】図１（Ａ），（Ｂ）において、液晶表示パ
ネル２１における第１の基板であるＴＦＴ基板２２上
に、単一の蓄積容量電極２３を同一層で内包してゲート
バスライン電極２４が環状に形成される。このゲートバ
スライン電極２４の一方向よりゲート引出し電極２５に
よって取り出され、これらが所定数配設される。
ネル２１における第１の基板であるＴＦＴ基板２２上
に、単一の蓄積容量電極２３を同一層で内包してゲート
バスライン電極２４が環状に形成される。このゲートバ
スライン電極２４の一方向よりゲート引出し電極２５に
よって取り出され、これらが所定数配設される。
【００１７】ゲートバスライン電極２４上には絶縁層２
６が形成され、蓄積容量電極２３の両端が表出するよう
にスルーホール２７が形成される。
６が形成され、蓄積容量電極２３の両端が表出するよう
にスルーホール２７が形成される。
【００１８】そして、絶縁層２６上に、ゲートバスライ
ン電極２４内であって蓄積容量電極２３の上方に配置さ
れるように所定数の画素電極２８が形成され、各画素電
極２８間にデータバスライン電極２９が複数本形成され
る。このデータバスライン電極２９は、ゲートバスライ
ン電極２４のゲート引出し電極２５と垂直方向に取り出
される。
ン電極２４内であって蓄積容量電極２３の上方に配置さ
れるように所定数の画素電極２８が形成され、各画素電
極２８間にデータバスライン電極２９が複数本形成され
る。このデータバスライン電極２９は、ゲートバスライ
ン電極２４のゲート引出し電極２５と垂直方向に取り出
される。
【００１９】そして、ゲートバスライン電極２４，画素
電極２８，データバスライン電極２９間で駆動素子であ
るＴＦＴ素子３０がそれぞれ形成される。すなわち、Ｔ
ＦＴ基板２１上で、画素電極２８及びＴＦＴ素子３０が
マトリクス状に配設される。
電極２８，データバスライン電極２９間で駆動素子であ
るＴＦＴ素子３０がそれぞれ形成される。すなわち、Ｔ
ＦＴ基板２１上で、画素電極２８及びＴＦＴ素子３０が
マトリクス状に配設される。
【００２０】また、ＴＦＴ基板２２上にはデータバスラ
イン電極２９の両端に、蓄積容量引出し電極３１が形成
される。
イン電極２９の両端に、蓄積容量引出し電極３１が形成
される。
【００２１】一方、上述のようなＴＦＴ基板２２上と、
第２の基板である対向基板３２により液晶が挟装され、
導通部材である導電性スペーサ（３３）が混入している
シール材３４によりシールされる。この場合、対向基板
３２のシール材３４の位置する部分に導通電極であるト
ランスファ電極（３５）が形成される。
第２の基板である対向基板３２により液晶が挟装され、
導通部材である導電性スペーサ（３３）が混入している
シール材３４によりシールされる。この場合、対向基板
３２のシール材３４の位置する部分に導通電極であるト
ランスファ電極（３５）が形成される。
【００２２】ここで、図２に、図１（Ｂ）の構成を説明
するための図を示す。図２（Ａ），（Ｂ）において、Ｔ
ＦＴ基板２２上に形成された蓄積容量電極２３及び蓄積
容量引出し電極３１上に、導電性スペーサ３３が混入さ
れたシール材３４を位置させ、対向基板３２のトランス
ファ電極３５をシール材３４上に接触させる。これによ
り、蓄積容量電極２３及び容量引出し電極３１を導電性
スペーサ３３を介してトランスファ電極３５により電気
的接続を行う。そして、注入口３６により液晶が注入さ
れるものである。
するための図を示す。図２（Ａ），（Ｂ）において、Ｔ
ＦＴ基板２２上に形成された蓄積容量電極２３及び蓄積
容量引出し電極３１上に、導電性スペーサ３３が混入さ
れたシール材３４を位置させ、対向基板３２のトランス
ファ電極３５をシール材３４上に接触させる。これによ
り、蓄積容量電極２３及び容量引出し電極３１を導電性
スペーサ３３を介してトランスファ電極３５により電気
的接続を行う。そして、注入口３６により液晶が注入さ
れるものである。
【００２３】この場合、従来のシール形成プロセスをそ
のまま使え、従来と同一工程で、上記電気的接続を行う
ことができる。
のまま使え、従来と同一工程で、上記電気的接続を行う
ことができる。
【００２４】そこで、図３に、図１における表示欠陥を
説明するための図を示す。いま、図３（Ａ）において、
ゲートバスライン電極２４のＡ点、及び蓄積容量電極２
３のＢ点に断線を生じた場合、表示は、図３（Ｂ）に示
すように、Ｃ点（ゲートバスライン電極２４の断線）及
びＤ点（蓄積容量電極２３の断線）の点欠陥となる。す
なわち、ゲートバスライン電極２４が環状に形成されて
おり、蓄積容量電極２３の両端が蓄積容量引出し電極３
１と電気的接続されていることから、それぞれに断線が
１ヶ所づつあっても、表示は線欠陥とはならず、点欠陥
となる。これにより、断線による表示欠陥を改善するこ
とができるものである。
説明するための図を示す。いま、図３（Ａ）において、
ゲートバスライン電極２４のＡ点、及び蓄積容量電極２
３のＢ点に断線を生じた場合、表示は、図３（Ｂ）に示
すように、Ｃ点（ゲートバスライン電極２４の断線）及
びＤ点（蓄積容量電極２３の断線）の点欠陥となる。す
なわち、ゲートバスライン電極２４が環状に形成されて
おり、蓄積容量電極２３の両端が蓄積容量引出し電極３
１と電気的接続されていることから、それぞれに断線が
１ヶ所づつあっても、表示は線欠陥とはならず、点欠陥
となる。これにより、断線による表示欠陥を改善するこ
とができるものである。
【００２５】次に、図４に、本発明の第２の実施例の構
成図を示す。図４は、図１におけるＴＦＴ基板２２上
で、それぞれのゲートバスライン電極２４，データバス
ライン電極２９，及び画素電極２８間に、ＴＦＴ素子３
０の他に、ＴＦＴ素子３０ａを形成する。すなわち、一
つの画素電極２８に２つのＴＦＴ素子３０，３０ａを配
し、環状のゲートバスライン電極２４から一画素に対し
てゲートを２つ設け、データバスライン電極２９からド
レイン電極を２つ設けた構成である。
成図を示す。図４は、図１におけるＴＦＴ基板２２上
で、それぞれのゲートバスライン電極２４，データバス
ライン電極２９，及び画素電極２８間に、ＴＦＴ素子３
０の他に、ＴＦＴ素子３０ａを形成する。すなわち、一
つの画素電極２８に２つのＴＦＴ素子３０，３０ａを配
し、環状のゲートバスライン電極２４から一画素に対し
てゲートを２つ設け、データバスライン電極２９からド
レイン電極を２つ設けた構成である。
【００２６】これにより、環状（上下２本）のゲートバ
スライン電極２４のうち、一方が断線していなければ、
他方が複数断線を生じて、例えばＴＦＴ素子３０が不動
作であっても、ＴＦＴ素子３０ａは動作することから、
表示上断線にならないようにすることができるものであ
る。
スライン電極２４のうち、一方が断線していなければ、
他方が複数断線を生じて、例えばＴＦＴ素子３０が不動
作であっても、ＴＦＴ素子３０ａは動作することから、
表示上断線にならないようにすることができるものであ
る。
【００２７】次に、図５に、本発明の第３の実施例の構
成図を示す。図５（Ａ），（Ｂ）は、図４におけるＴＦ
Ｔ基板２２上で、環状に形成されたゲートバスライン電
極２４の、対向する両方向よりゲート引出し電極２５，
２５ａによって取り出すように形成したものである。
成図を示す。図５（Ａ），（Ｂ）は、図４におけるＴＦ
Ｔ基板２２上で、環状に形成されたゲートバスライン電
極２４の、対向する両方向よりゲート引出し電極２５，
２５ａによって取り出すように形成したものである。
【００２８】これにより、環状（上下２本）のゲートバ
スライン電極２４のうち、一方の断線が１ヶ所以下であ
れば、他方に複数の断線を生じても表示上断線にならな
いようにすることができるものである。
スライン電極２４のうち、一方の断線が１ヶ所以下であ
れば、他方に複数の断線を生じても表示上断線にならな
いようにすることができるものである。
【００２９】なお、図４，図５では、一つの画素電極２
８に対するＴＦＴ素子３０，３０ａの少なくとも一方が
正常に動作すれば、点欠陥にもならず、表示欠陥をさら
に改善することができる。
８に対するＴＦＴ素子３０，３０ａの少なくとも一方が
正常に動作すれば、点欠陥にもならず、表示欠陥をさら
に改善することができる。
【００３０】
【発明の効果】以上のように本発明によれば、第１の基
板上で同一層の蓄積容量電極を内包させてゲートバスラ
イン電極を環状に形成し、絶縁層上に形成したスルーホ
ールを介して蓄積容量電極を第２の基板上の導通電極に
より電気的接続することにより、断線による表示欠陥を
改善することができ、液晶表示パネルの歩留りを向上さ
せることができる。
板上で同一層の蓄積容量電極を内包させてゲートバスラ
イン電極を環状に形成し、絶縁層上に形成したスルーホ
ールを介して蓄積容量電極を第２の基板上の導通電極に
より電気的接続することにより、断線による表示欠陥を
改善することができ、液晶表示パネルの歩留りを向上さ
せることができる。
【図１】本発明の第１の実施例の構成図である。
【図２】図１（Ｂ）の構成を説明するための図である。
【図３】図１における表示欠陥を説明するための図であ
る。
る。
【図４】本発明の第２の実施例の構成図である。
【図５】本発明の第３の実施例の構成図である。
【図６】従来の液晶表示パネルの構成図である。
【図７】図６における表示欠陥を説明するための図であ
る。
る。
２１ 液晶表示パネル ２２ ＴＦＴ基板 ２３ 蓄積容量電極 ２４ ゲートバスライン電極 ２５，２５ａ ゲート引出し電極 ２６ 絶縁層 ２７ スルーホール ２８ 画素電極 ２９ データバスライン電極 ３０，３０ａ ＴＦＴ素子 ３１ 蓄積容量引出し電極 ３２ 対向基板 ３３ 導電性スペーサ ３４ シール材 ３５ トランスファ電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/784
Claims (3)
- 【請求項１】 第１の基板（２２）上に、画素電極（２
８）と、該画素電極（２８）を駆動する駆動素子（３
０）とがマトリクス状に配設され、第２の基板（３２）
により液晶を挟装する液晶表示パネルにおいて、 前記第１の基板（２２）上に、環状に形成して単一の蓄
積容量電極（２３）を同一層で内包するように、所定数
配設すると共に、一方向より電極（２５）取り出しがさ
れるゲートバスライン電極（２４）と、 該ゲートバスライン電極（２４）上に形成され、該蓄積
容量電極（２３）の両端を表出させるスルーホール（２
７）が形成された絶縁層（２６）と、 該絶縁層（２６）上に、該ゲートバスライン電極（２
４）内に配置される前記画素電極（２８）及び駆動素子
（３０）との間に所定数形成されるデータバスライン電
極（２９）とを有し、 前記第２の基板（３２）上に、前記絶縁層（２６）のス
ルーホール（２７）より導通部材（３３）を介して前記
蓄積容量電極（２３）を導通させる導通電極（３５）を
形成することを特徴とする液晶表示パネル。 - 【請求項２】 前記環状に形成されたゲートバスライン
電極（２４）内に配置されるそれぞれの画素電極（２
８）を駆動するそれぞれの前記駆動素子（３０）の他
に、それぞれに第２の駆動素子（３０ａ）を形成するこ
とを特徴とする請求項１記載の液晶表示パネル。 - 【請求項３】 前記環状に形成されたゲートバスライン
電極（２４）は、対向する両方向より電極（２５，２５
ａ）取り出しがされることを特徴とする請求項１又は２
記載の液晶表示パネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5190092A JPH05257165A (ja) | 1992-03-10 | 1992-03-10 | 液晶表示パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5190092A JPH05257165A (ja) | 1992-03-10 | 1992-03-10 | 液晶表示パネル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05257165A true JPH05257165A (ja) | 1993-10-08 |
Family
ID=12899755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5190092A Withdrawn JPH05257165A (ja) | 1992-03-10 | 1992-03-10 | 液晶表示パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05257165A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5686977A (en) * | 1992-06-01 | 1997-11-11 | Samsung Electronics Co., Ltd. | Liquid crystal display and a manufacturing method thereof |
| JP2018525674A (ja) * | 2015-08-11 | 2018-09-06 | 深▲せん▼市華星光電技術有限公司Ｓｈｅｎｚｈｅｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． | 液晶表示パネル |
-
1992
- 1992-03-10 JP JP5190092A patent/JPH05257165A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5686977A (en) * | 1992-06-01 | 1997-11-11 | Samsung Electronics Co., Ltd. | Liquid crystal display and a manufacturing method thereof |
| US5847780A (en) * | 1992-06-01 | 1998-12-08 | Samsung Electronics Co., Ltd. | Liquid crystal display and a manufacturing method thereof |
| JP2018525674A (ja) * | 2015-08-11 | 2018-09-06 | 深▲せん▼市華星光電技術有限公司Ｓｈｅｎｚｈｅｎ Ｃｈｉｎａ Ｓｔａｒ Ｏｐｔｏｅｌｅｃｔｒｏｎｉｃｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ． | 液晶表示パネル |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5247289A (en) | Liquid crystal display device with commonly connected capacitor electrodes | |
| KR100260532B1 (ko) | 액정 표시 장치의 칼라 필터 패널 구조 및 그 제조방법 | |
| KR100254870B1 (ko) | 액정 표시 장치의 칼라 필터 구조 및 그 제조 방법 | |
| JP2521752B2 (ja) | 液晶表示装置 | |
| JPH05150263A (ja) | アクテイブマトリツクス型液晶表示素子 | |
| EP0605176B1 (en) | An active matrix type liquid crystal display panel and a method for producing the same | |
| JPH11149087A (ja) | 液晶表示装置 | |
| US5715025A (en) | Active matrix for liquid crystal displays in which a data bus consists of two data subbuses and each data subbus is separated from an adjacent data bus by one display electrode | |
| JPH05257165A (ja) | 液晶表示パネル | |
| JPH04265945A (ja) | アクティブマトリクス基板 | |
| KR100707009B1 (ko) | 박막 트랜지스터 액정표시소자 | |
| KR0151269B1 (ko) | 액정표시장치 | |
| JPH03171034A (ja) | 液晶表示装置及びその製造方法 | |
| JP3231410B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| US5861635A (en) | Liquid crystal display including a coplanar line structure | |
| JPH117044A (ja) | 表示装置用アレイ基板 | |
| KR100707006B1 (ko) | 박막트랜지스터 액정표시소자의 박막트랜지스터 어레이 기판 | |
| JPS60230117A (ja) | 記憶容量内蔵型液晶表示装置 | |
| JPH05273595A (ja) | 電気光学装置 | |
| KR100599961B1 (ko) | 박막 트랜지스터 액정표시장치 | |
| KR100228427B1 (ko) | 액정 표시 장치 | |
| JPH05203997A (ja) | 液晶表示装置 | |
| JP3418684B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2947233B2 (ja) | 表示装置 | |
| JP3277137B2 (ja) | 液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |