JPH05251358A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05251358A JPH05251358A JP4039999A JP3999992A JPH05251358A JP H05251358 A JPH05251358 A JP H05251358A JP 4039999 A JP4039999 A JP 4039999A JP 3999992 A JP3999992 A JP 3999992A JP H05251358 A JPH05251358 A JP H05251358A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- silicon film
- opening
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】多結晶シリコンの粒径を小さくして、多結晶シ
リコン膜中の不純物拡散速度を高め、特性の向上した半
導体装置を得る。 【構成】シリコン基板１の露出した開口部３に酸素と窒
素の混合ガスを流して、薄いシリコン酸化膜層５を得
る。次でこのシリコン酸化膜層５上に多結晶シリコン膜
６を形成する。
リコン膜中の不純物拡散速度を高め、特性の向上した半
導体装置を得る。 【構成】シリコン基板１の露出した開口部３に酸素と窒
素の混合ガスを流して、薄いシリコン酸化膜層５を得
る。次でこのシリコン酸化膜層５上に多結晶シリコン膜
６を形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にコンタクト孔の穴埋め等、シリコン基板上に
形成された絶縁膜の開口部に選択的に多結晶シリコン膜
を埋設する方法に関する。
関し、特にコンタクト孔の穴埋め等、シリコン基板上に
形成された絶縁膜の開口部に選択的に多結晶シリコン膜
を埋設する方法に関する。
【０００２】
【従来の技術】選択的多結晶シリコン膜の成長は、図３
に示すように、単結晶のシリコン基板１上をシリコン酸
化膜、シリコン窒化膜などの絶縁膜１１で被ったのち開
口部３を形成し、この開口部３の中を埋めるように多結
晶シリコン膜６を堆積させる成長法であり、開口部の穴
埋めや開口部を埋めた多結晶シリコン膜を拡散源とする
薄いＰ−Ｎ接合の形成技術として利用されている。この
多結晶シリコン膜６は、ジクロロシラン（ＳｉＨ2 Ｃｌ
2 ）等のシラン系ガスを熱分解するか、あるいは水素
（Ｈ2 ）で還元することによって堆積させる。選択性
は、多結晶シリコン膜のエッチング速度が絶縁膜１１上
とシリコン基板１上の場合とで異なることを利用して、
シラン系ガスと同時に塩化水素ガス（ＨＣｌ）も適量流
すことによって得られる。選択成長に必要な塩化水素ガ
スの流量は、成長温度、圧力、ジクロロシランの流量に
よって様々であるが、成長温度８００℃、圧力１００Ｔ
ｏｒｒ、ジクロロシランの流量３００ｃｃ／ｍｉｎの場
合では、塩化水素３００ｃｃ／ｍｉｎの条件で選択的な
多結晶シリコン成長となる。
に示すように、単結晶のシリコン基板１上をシリコン酸
化膜、シリコン窒化膜などの絶縁膜１１で被ったのち開
口部３を形成し、この開口部３の中を埋めるように多結
晶シリコン膜６を堆積させる成長法であり、開口部の穴
埋めや開口部を埋めた多結晶シリコン膜を拡散源とする
薄いＰ−Ｎ接合の形成技術として利用されている。この
多結晶シリコン膜６は、ジクロロシラン（ＳｉＨ2 Ｃｌ
2 ）等のシラン系ガスを熱分解するか、あるいは水素
（Ｈ2 ）で還元することによって堆積させる。選択性
は、多結晶シリコン膜のエッチング速度が絶縁膜１１上
とシリコン基板１上の場合とで異なることを利用して、
シラン系ガスと同時に塩化水素ガス（ＨＣｌ）も適量流
すことによって得られる。選択成長に必要な塩化水素ガ
スの流量は、成長温度、圧力、ジクロロシランの流量に
よって様々であるが、成長温度８００℃、圧力１００Ｔ
ｏｒｒ、ジクロロシランの流量３００ｃｃ／ｍｉｎの場
合では、塩化水素３００ｃｃ／ｍｉｎの条件で選択的な
多結晶シリコン成長となる。
【０００３】本成長方法は様々な半導体分野に適用可能
であるが、特にバイポーラトランジスタのエミッタ用の
多結晶シリコンへの適用が期待されている。本成長法を
バイポーラトランジスタの１μｍよりも小さいエミッタ
電極の形成に適用した場合、エミッタ抵抗の増大を抑え
るのに非常に効果があることを発明者は、エクステンデ
ット アブストラクト オブ ザ トエンティセカンド
コンファレンスオン ソリッド ステート デバイセ
ス アンド マテリアルズ（Ｅｘｔｅｎｄｅｄ Ａｂｓ
ｔｒｕｃｔ ｏｆ ｔｈｅ ２２ｎｄ Ｃｏｎｆｅｒｅ
ｎｃｅ ｏｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｅｖｉｃｅ
ｓ ａｎｄ Ｍａｔｅｒｉａｌｓ）１９９０，ｐ．６６
５）に報告した。以下図４を用いて説明する。
であるが、特にバイポーラトランジスタのエミッタ用の
多結晶シリコンへの適用が期待されている。本成長法を
バイポーラトランジスタの１μｍよりも小さいエミッタ
電極の形成に適用した場合、エミッタ抵抗の増大を抑え
るのに非常に効果があることを発明者は、エクステンデ
ット アブストラクト オブ ザ トエンティセカンド
コンファレンスオン ソリッド ステート デバイセ
ス アンド マテリアルズ（Ｅｘｔｅｎｄｅｄ Ａｂｓ
ｔｒｕｃｔ ｏｆ ｔｈｅ ２２ｎｄ Ｃｏｎｆｅｒｅ
ｎｃｅ ｏｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｅｖｉｃｅ
ｓ ａｎｄ Ｍａｔｅｒｉａｌｓ）１９９０，ｐ．６６
５）に報告した。以下図４を用いて説明する。
【０００４】まず、単結晶のシリコン基板１上に絶縁膜
１１を形成したのちパターニングし、開口部を形成す
る。次でボロン等の不純物を導入しベース領域４を形成
する。次にこの開口部内に選択的に多結晶シリコン膜６
を形成したのち、ヒ素イオンを注入し熱処理することに
よってエミッタ領域７を形成する。さらにエミッタ引き
出し電極として、白金と多結晶シリコン膜６を反応させ
て白金シリサイド層１２を形成後に、タングステン膜１
３を形成する。エミッタ領域７は、多結晶シリコン膜６
にヒ素を成長中または成長後にドーピングし、その後に
熱処理を施してヒ素を拡散させて形成する。トランジス
タの高速化にベース領域４の深さを浅くすることが必要
であり、そのためにはヒ素拡散の熱処理時間を極力短く
してベース領域４中のボロンの拡散を抑えることが大切
である。熱処理時間は多結晶シリコン膜６中のヒ素拡散
速度によって決まるため、多結晶シリコン膜６の膜質が
バイポーラトランジスタの特性に非常に重要になってい
る。
１１を形成したのちパターニングし、開口部を形成す
る。次でボロン等の不純物を導入しベース領域４を形成
する。次にこの開口部内に選択的に多結晶シリコン膜６
を形成したのち、ヒ素イオンを注入し熱処理することに
よってエミッタ領域７を形成する。さらにエミッタ引き
出し電極として、白金と多結晶シリコン膜６を反応させ
て白金シリサイド層１２を形成後に、タングステン膜１
３を形成する。エミッタ領域７は、多結晶シリコン膜６
にヒ素を成長中または成長後にドーピングし、その後に
熱処理を施してヒ素を拡散させて形成する。トランジス
タの高速化にベース領域４の深さを浅くすることが必要
であり、そのためにはヒ素拡散の熱処理時間を極力短く
してベース領域４中のボロンの拡散を抑えることが大切
である。熱処理時間は多結晶シリコン膜６中のヒ素拡散
速度によって決まるため、多結晶シリコン膜６の膜質が
バイポーラトランジスタの特性に非常に重要になってい
る。
【０００５】
【発明が解決しようとする課題】上述した従来の半導体
装置の製造方法における多結晶シリコン膜の成長では、
被成長表面に単結晶のシリコン基板が直接露出している
ために、多結晶シリコン膜の結晶粒は、シリコン基板と
結晶方位が揃って大粒径化してしまう。そのために、従
来の多結晶シリコン膜では、膜中のヒ素，リン，ホウ素
などの不純物の拡散速度が、通常の多結晶シリコン膜に
比べて遅いという欠点を有する。従って、この多結晶シ
リコン膜をエミッタ形成の拡散源として用いた際に、エ
ミッタ領域の形成に時間がかかるためにベース領域が深
くなってしまい、トランジスタ特性を損ねるという問題
点がある。
装置の製造方法における多結晶シリコン膜の成長では、
被成長表面に単結晶のシリコン基板が直接露出している
ために、多結晶シリコン膜の結晶粒は、シリコン基板と
結晶方位が揃って大粒径化してしまう。そのために、従
来の多結晶シリコン膜では、膜中のヒ素，リン，ホウ素
などの不純物の拡散速度が、通常の多結晶シリコン膜に
比べて遅いという欠点を有する。従って、この多結晶シ
リコン膜をエミッタ形成の拡散源として用いた際に、エ
ミッタ領域の形成に時間がかかるためにベース領域が深
くなってしまい、トランジスタ特性を損ねるという問題
点がある。
【０００６】
【課題を解決するための手段】第１の発明の半導体装置
の製造方法は、シリコン基板上の絶縁膜に開口部を形成
したのち開口部内にＣＶＤ法により選択的に多結晶シリ
コ膜を形成する半導体装置の製造方法において、前記開
口部内を酸素ガス、または不活性ガスで希釈された酸素
ガスで処理したのち多結晶シリコン膜を形成するもので
ある。
の製造方法は、シリコン基板上の絶縁膜に開口部を形成
したのち開口部内にＣＶＤ法により選択的に多結晶シリ
コ膜を形成する半導体装置の製造方法において、前記開
口部内を酸素ガス、または不活性ガスで希釈された酸素
ガスで処理したのち多結晶シリコン膜を形成するもので
ある。
【０００７】第２の発明の半導体装置の製造方法は、シ
リコン基板上の絶縁膜に開口部を形成したのち開口部内
にＣＶＤ法により選択的に多結晶シリコン膜を形成する
半導体装置の製造方法において、多結晶シリコン膜の成
長途中に成長ガスを止め、この多結晶シリコン膜の表面
を酸素ガスまたは不活性ガスで希釈された酸素ガスで処
理したのち再び多結晶シリコン膜の成長を行うものであ
る。
リコン基板上の絶縁膜に開口部を形成したのち開口部内
にＣＶＤ法により選択的に多結晶シリコン膜を形成する
半導体装置の製造方法において、多結晶シリコン膜の成
長途中に成長ガスを止め、この多結晶シリコン膜の表面
を酸素ガスまたは不活性ガスで希釈された酸素ガスで処
理したのち再び多結晶シリコン膜の成長を行うものであ
る。
【０００８】成長前に被成長表面である単結晶のシリコ
ン基板を薄い酸化膜で被うことは、選択的に形成する多
結晶シリコン膜に対する下のシリコン基板からの影響を
少なくし、多結晶シリコン膜の結晶粒の結晶方位がシリ
コン基板に揃うのを防いで、結晶粒径を縮小化させる。
また成長ガスを一端止めて薄い酸化膜を成長させること
も、シリコン基板と結晶方位の揃った結晶粒の成長を止
めて結晶粒径の増大を防ぐと共に、次に成長させる多結
晶シリコン膜の結晶粒径を縮小化させる。
ン基板を薄い酸化膜で被うことは、選択的に形成する多
結晶シリコン膜に対する下のシリコン基板からの影響を
少なくし、多結晶シリコン膜の結晶粒の結晶方位がシリ
コン基板に揃うのを防いで、結晶粒径を縮小化させる。
また成長ガスを一端止めて薄い酸化膜を成長させること
も、シリコン基板と結晶方位の揃った結晶粒の成長を止
めて結晶粒径の増大を防ぐと共に、次に成長させる多結
晶シリコン膜の結晶粒径を縮小化させる。
【０００９】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ）〜（ｃ）は本発明の第１の実施例を説明
するための半導体チップの断面図である。
る。図１（ａ）〜（ｃ）は本発明の第１の実施例を説明
するための半導体チップの断面図である。
【００１０】まず図１（ａ）に示すように、表面をシリ
コン酸化膜２で被われた単結晶のシリコン基板１をパタ
ーニングし、開口部３を形成する。次で、ボロンを１×
１０19／ｃｍ3 ドーピングし、１００ｎｍの深さのベー
ス領域４を形成する。シリコン酸化膜２の膜厚は５００
ｎｍであり、開口部３の大きさは０．５×０．５μｍ2
から１００×１００μｍ2 の間である。
コン酸化膜２で被われた単結晶のシリコン基板１をパタ
ーニングし、開口部３を形成する。次で、ボロンを１×
１０19／ｃｍ3 ドーピングし、１００ｎｍの深さのベー
ス領域４を形成する。シリコン酸化膜２の膜厚は５００
ｎｍであり、開口部３の大きさは０．５×０．５μｍ2
から１００×１００μｍ2 の間である。
【００１１】次に開口部内にＣＶＤ法により多結晶シリ
コン膜を成長させる成長前に、８００℃において酸素と
窒素の混合ガスを５分間流し、単結晶のシリコン基板１
の表面にシリコン酸化膜５を約１ｎｍ成長させた。この
程度の厚さのシリコン酸化膜はトランジスタの特性に影
響を与えることはない。
コン膜を成長させる成長前に、８００℃において酸素と
窒素の混合ガスを５分間流し、単結晶のシリコン基板１
の表面にシリコン酸化膜５を約１ｎｍ成長させた。この
程度の厚さのシリコン酸化膜はトランジスタの特性に影
響を与えることはない。
【００１２】次に図１（ｂ）に示すように、８００℃、
１００Ｔｏｒｒの従来と同じ条件で、開口部３に厚さ１
５０ｎｍの多結晶シリコン膜６を成長させた。成長前に
薄い酸化膜を成長させることは、下の単結晶のシリコン
基板１からの影響を少なくして、多結晶シリコン膜の粒
径を小さくする効果がある。電子顕微鏡で観察すると、
多結晶シリコンの粒径が本実施例では５０〜１００ｎｍ
くらいであり、従来法の２００ｎｍに比べて半分以下に
なった。
１００Ｔｏｒｒの従来と同じ条件で、開口部３に厚さ１
５０ｎｍの多結晶シリコン膜６を成長させた。成長前に
薄い酸化膜を成長させることは、下の単結晶のシリコン
基板１からの影響を少なくして、多結晶シリコン膜の粒
径を小さくする効果がある。電子顕微鏡で観察すると、
多結晶シリコンの粒径が本実施例では５０〜１００ｎｍ
くらいであり、従来法の２００ｎｍに比べて半分以下に
なった。
【００１３】次に図１（ｃ）に示すように、多結晶シリ
コン膜６にヒ素をイオン注入した後熱処理することによ
って、ヒ素を１×１０22／ｃｍ3 含むエミッタ領域７を
形成した。５０ｎｍの深さのエミッタ接合を形成するの
に、従来の多結晶シリコン膜からの拡散では熱処理温度
１０００℃で３０秒必要としていたのが、第１の実施例
の多結晶シリコン膜６からの拡散では、同じ１０００℃
において１５秒で実現できた。このように第１の実施例
によれば、エミッタ領域７の形成の熱処理時間を従来の
半分に短縮できるため、拡散によるベース領域４の深さ
の広がりを抑えることができた。
コン膜６にヒ素をイオン注入した後熱処理することによ
って、ヒ素を１×１０22／ｃｍ3 含むエミッタ領域７を
形成した。５０ｎｍの深さのエミッタ接合を形成するの
に、従来の多結晶シリコン膜からの拡散では熱処理温度
１０００℃で３０秒必要としていたのが、第１の実施例
の多結晶シリコン膜６からの拡散では、同じ１０００℃
において１５秒で実現できた。このように第１の実施例
によれば、エミッタ領域７の形成の熱処理時間を従来の
半分に短縮できるため、拡散によるベース領域４の深さ
の広がりを抑えることができた。
【００１４】図２（ａ）〜（ｃ）は本発明の第２の実施
例を説明するための半導体チップの断面図である。
例を説明するための半導体チップの断面図である。
【００１５】図１で説明した第１の実施例においては、
絶縁膜にシリコン酸化膜２を用いていたが、この構造で
は開口部３を異方エッチングで形成する際に、直接単結
晶のシリコン基板１のベース領域４もエッチングされる
ことになる。これは、素子領域を直接イオンでたたくた
めに電気特性の不安定化につながる。この問題を避ける
ために、異方エッチングによる開口の際に、約５０ｎｍ
の厚さのシリコン酸化膜２を残しておき、沸酸により等
方エッチングして、残りのシリコン酸化膜２を取り除い
てシリコン基板１を露出させるという方法がある。その
際に、開口部３の側壁や絶縁膜表面がシリコン酸化膜で
あると、沸酸エッチングの際に側面や表面もエッチング
されてしまうため、絶縁膜にシリコン酸化膜とシリコン
窒化膜を用いる。第２の実施例では、この２層構造の絶
縁膜を用いる。
絶縁膜にシリコン酸化膜２を用いていたが、この構造で
は開口部３を異方エッチングで形成する際に、直接単結
晶のシリコン基板１のベース領域４もエッチングされる
ことになる。これは、素子領域を直接イオンでたたくた
めに電気特性の不安定化につながる。この問題を避ける
ために、異方エッチングによる開口の際に、約５０ｎｍ
の厚さのシリコン酸化膜２を残しておき、沸酸により等
方エッチングして、残りのシリコン酸化膜２を取り除い
てシリコン基板１を露出させるという方法がある。その
際に、開口部３の側壁や絶縁膜表面がシリコン酸化膜で
あると、沸酸エッチングの際に側面や表面もエッチング
されてしまうため、絶縁膜にシリコン酸化膜とシリコン
窒化膜を用いる。第２の実施例では、この２層構造の絶
縁膜を用いる。
【００１６】まず図２（ａ）に示すように、単結晶のシ
リコン基板１上に、シリコン酸化膜２、さらにその上に
シリコン窒化膜を堆積した後、異方エッチングにより開
口部３Ａを形成する。その際に開口部３Ａ内のシリコン
酸化膜２を約５０ｎｍ残しておく。その後、シリコン窒
化膜８を堆積して、開口部３Ａ内にシリコン酸化膜２が
露出するまで異方エッチングしたのち、沸酸により開口
部内のシリコン酸化膜２を除去する。
リコン基板１上に、シリコン酸化膜２、さらにその上に
シリコン窒化膜を堆積した後、異方エッチングにより開
口部３Ａを形成する。その際に開口部３Ａ内のシリコン
酸化膜２を約５０ｎｍ残しておく。その後、シリコン窒
化膜８を堆積して、開口部３Ａ内にシリコン酸化膜２が
露出するまで異方エッチングしたのち、沸酸により開口
部内のシリコン酸化膜２を除去する。
【００１７】次に図２（ｂ）に示すように、従来条件の
８００℃、１００Ｔｏｒｒで開口部３Ａ内のシリコン基
板１上に第１の多結晶シリコン膜６Ａを１０〜２０ｎｍ
の厚さに成長させた。しかるのちに一度成長ガスを止め
て、８００℃において酸素とアルゴンの混合ガスを５分
間流すことにより、第１の多結晶シリコン膜６Ａの表面
にシリコン酸化膜５Ａを約２ｎｍの厚さに堆積させた。
８００℃、１００Ｔｏｒｒで開口部３Ａ内のシリコン基
板１上に第１の多結晶シリコン膜６Ａを１０〜２０ｎｍ
の厚さに成長させた。しかるのちに一度成長ガスを止め
て、８００℃において酸素とアルゴンの混合ガスを５分
間流すことにより、第１の多結晶シリコン膜６Ａの表面
にシリコン酸化膜５Ａを約２ｎｍの厚さに堆積させた。
【００１８】次に図２（ｃ）に示すように、従来と同じ
条件で開口部３Ａ内に厚さ１３０〜１４０ｎｍの第２の
多結晶シリコン膜６Ｂを成長させ、合計１５０ｎｍの多
結晶シリコンを成長させた。この第２の実施例では、成
長の途中に薄い酸化膜を成長させることによって、第１
の多結晶シリコン膜６Ａの結晶粒の成長を止めて結晶粒
径の増大化を防ぐと共に、第２の多結晶シリコン膜６Ｂ
を第１の多結晶シリコン膜６Ａと分離することにより、
第２の多結晶シリコン膜６Ｂの結晶粒を細粒化した。電
子顕微鏡で観察すると、多結晶シリコンの粒径が第２の
実施例のものでは３０〜５０ｎｍくらいであり、従来法
の２００ｎｍに比べ１／４以下になった。 さらに、第
１及び第２の多結晶シリコン膜６Ａ，６Ｂにもヒ素をイ
オン注入した後熱処理することによって、１×１０22／
ｃｍ3 のエミッタ領域７を形成した。５０ｎｍの深さの
エミッタ接合を形成するのに、従来の多結晶シリコン膜
からの拡散では熱処理温度１０００℃で３０秒必要とし
ていたのが、第２の実施例における多結晶シリコン膜か
らの拡散では、同じ１０００℃において１０秒で実現で
きた。このように第２の実施例によれば、エミッタ領域
７の形成の熱処理時間を従来の１／３に短縮できるた
め、拡散によるベース領域４の深さの広がりをより抑え
ることができた。
条件で開口部３Ａ内に厚さ１３０〜１４０ｎｍの第２の
多結晶シリコン膜６Ｂを成長させ、合計１５０ｎｍの多
結晶シリコンを成長させた。この第２の実施例では、成
長の途中に薄い酸化膜を成長させることによって、第１
の多結晶シリコン膜６Ａの結晶粒の成長を止めて結晶粒
径の増大化を防ぐと共に、第２の多結晶シリコン膜６Ｂ
を第１の多結晶シリコン膜６Ａと分離することにより、
第２の多結晶シリコン膜６Ｂの結晶粒を細粒化した。電
子顕微鏡で観察すると、多結晶シリコンの粒径が第２の
実施例のものでは３０〜５０ｎｍくらいであり、従来法
の２００ｎｍに比べ１／４以下になった。 さらに、第
１及び第２の多結晶シリコン膜６Ａ，６Ｂにもヒ素をイ
オン注入した後熱処理することによって、１×１０22／
ｃｍ3 のエミッタ領域７を形成した。５０ｎｍの深さの
エミッタ接合を形成するのに、従来の多結晶シリコン膜
からの拡散では熱処理温度１０００℃で３０秒必要とし
ていたのが、第２の実施例における多結晶シリコン膜か
らの拡散では、同じ１０００℃において１０秒で実現で
きた。このように第２の実施例によれば、エミッタ領域
７の形成の熱処理時間を従来の１／３に短縮できるた
め、拡散によるベース領域４の深さの広がりをより抑え
ることができた。
【００１９】
【発明の効果】以上説明したように本発明によれば、結
晶粒を小さくし結晶粒界の総面積を増加させることによ
り、開口部内に形成した多結晶シリコン膜中の不純物の
拡散速度を高めることができるため、多結晶シリコン膜
から下のシリコン基板への不純物の拡散を短時間ででき
るという効果がある。従って特性の向上した半導体装置
を得ることができる。
晶粒を小さくし結晶粒界の総面積を増加させることによ
り、開口部内に形成した多結晶シリコン膜中の不純物の
拡散速度を高めることができるため、多結晶シリコン膜
から下のシリコン基板への不純物の拡散を短時間ででき
るという効果がある。従って特性の向上した半導体装置
を得ることができる。
【図１】本発明の第１の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図２】本発明の第２の実施例を説明するための半導体
チップの断面図。
チップの断面図。
【図３】選択的多結晶シリコン膜の形成方法を説明する
ための半導体チップの断面図。
ための半導体チップの断面図。
【図４】従来の半導体装置の製造方法を説明するための
半導体チップの断面図。
半導体チップの断面図。
１ シリコン基板 ２ シリコン酸化膜 ３，３Ａ 開口部 ４ ベース領域 ５，５Ａ シリコン酸化膜 ６，６Ａ，６Ｂ 多結晶シリコン膜 ７ エミッタ領域 ８ シリコン窒化膜 １１ 絶縁膜 １２ 白金シリサイド膜 １３ タングステン膜
Claims (3)
- 【請求項１】 シリコン基板上の絶縁膜に開口部を形成
したのち開口部内にＣＶＤ法により選択的に多結晶シリ
コン膜を形成する半導体装置の製造方法において、前記
開口部内を酸素ガス、または不活性ガスで希釈された酸
素ガスで処理したのち多結晶シリコン膜を形成すること
を特徴とする半導体装置の製造方法。 - 【請求項２】 シリコン基板上の絶縁膜に開口部を形成
したのち開口部内にＣＶＤ法により選択的に多結晶シリ
コン膜を形成する半導体装置の製造方法において、多結
晶シリコン膜の成長途中に成長ガスを止め、この多結晶
シリコン膜の表面を酸素ガス、または不活性ガスで希釈
された酸素ガスで処理したのち再び多結晶シリコン膜の
成長を行うことを特徴とする半導体装置の製造方法。 - 【請求項３】 絶縁膜はシリコン酸化膜またはシリコン
窒化膜である請求項１または請求項２記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4039999A JPH05251358A (ja) | 1992-02-27 | 1992-02-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4039999A JPH05251358A (ja) | 1992-02-27 | 1992-02-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05251358A true JPH05251358A (ja) | 1993-09-28 |
Family
ID=12568628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4039999A Withdrawn JPH05251358A (ja) | 1992-02-27 | 1992-02-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05251358A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1282158A1 (fr) * | 2001-07-31 | 2003-02-05 | STMicroelectronics S.A. | Prcédé de fabrication de transistor bipolaire dans une circuit intégré CMOS |
| US6641888B2 (en) | 1999-03-26 | 2003-11-04 | Sumitomo Mitsubishi Silicon Corporation | Silicon single crystal, silicon wafer, and epitaxial wafer. |
| US6878451B2 (en) | 1999-07-28 | 2005-04-12 | Sumitomo Mitsubishi Silicon Corporation | Silicon single crystal, silicon wafer, and epitaxial wafer |
-
1992
- 1992-02-27 JP JP4039999A patent/JPH05251358A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6641888B2 (en) | 1999-03-26 | 2003-11-04 | Sumitomo Mitsubishi Silicon Corporation | Silicon single crystal, silicon wafer, and epitaxial wafer. |
| US6878451B2 (en) | 1999-07-28 | 2005-04-12 | Sumitomo Mitsubishi Silicon Corporation | Silicon single crystal, silicon wafer, and epitaxial wafer |
| EP1282158A1 (fr) * | 2001-07-31 | 2003-02-05 | STMicroelectronics S.A. | Prcédé de fabrication de transistor bipolaire dans une circuit intégré CMOS |
| FR2828331A1 (fr) * | 2001-07-31 | 2003-02-07 | St Microelectronics Sa | Procede de fabrication de transistor bipolaire dans un circuit integre cmos |
| US6756279B2 (en) | 2001-07-31 | 2004-06-29 | Stmicroelectronics S.A. | Method for manufacturing a bipolar transistor in a CMOS integrated circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6316818B1 (en) | Vertical bipolar transistor including an extrinsic base with reduced roughness, and fabrication process | |
| JPH0240923A (ja) | バイポーラ・トランジスタの製造方法 | |
| EP0033495B1 (en) | Process for fabricating a high speed bipolar transistor | |
| JPH1050989A (ja) | 半導体装置の製造方法 | |
| JP2947828B2 (ja) | 半導体装置の製造方法 | |
| US5846869A (en) | Method of manufacturing semiconductor integrated circuit device | |
| JP2855919B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05251358A (ja) | 半導体装置の製造方法 | |
| EP0378164B1 (en) | Bipolar transistor and method of manufacturing the same | |
| JP2797200B2 (ja) | 多結晶シリコン電極およびその製造方法 | |
| JPH021934A (ja) | バイポーラ半導体装置の製造方法 | |
| JP3329628B2 (ja) | 半導体装置の製造方法 | |
| JP2003158092A (ja) | 半導体装置の製造方法 | |
| JP3039166B2 (ja) | 半導体装置およびその製造方法 | |
| JP4213298B2 (ja) | 半導体装置の製造方法 | |
| JP2002026027A (ja) | 半導体装置及びその製造方法 | |
| JP2828127B2 (ja) | 選択多結晶シリコン膜成長法 | |
| JP3236929B2 (ja) | 半導体装置およびその製造方法 | |
| JP2576373B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6020570A (ja) | 半導体装置の製造方法 | |
| JPS62260365A (ja) | 半導体装置の製造方法 | |
| JPH0669044B2 (ja) | 半導体装置の製造方法 | |
| JPH0242732A (ja) | バイポーラトランジスタおよびその製造方法 | |
| JPS61274323A (ja) | 半導体装置の製造方法 | |
| JPS63240066A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |