JPH05244770A - Dc-dc converter - Google Patents
Dc-dc converterInfo
- Publication number
- JPH05244770A JPH05244770A JP7627092A JP7627092A JPH05244770A JP H05244770 A JPH05244770 A JP H05244770A JP 7627092 A JP7627092 A JP 7627092A JP 7627092 A JP7627092 A JP 7627092A JP H05244770 A JPH05244770 A JP H05244770A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transformer
- transistor
- power
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Abstract
Description
【０００１】[0001]
【技術分野】本発明はＤＣ―ＤＣコンバータに関し、特
にそのドライブ回路に関する。TECHNICAL FIELD The present invention relates to a DC-DC converter, and more particularly to a drive circuit thereof.
【０００２】[0002]
【従来技術】従来この種のＤＣ―ＤＣコンバータにおけ
るドライブ回路は、図２に示されているように、ドライ
ブトランス１３の２次巻線の巻始めとパワMOS ＦＥＴ１
のゲート端子とが接続され、またドライブトランス１３
の２次側の巻終りとパワMOSＦＥＴ１のソース端子とが
接続されて構成されていた。そして、ドライブトランス
１３の２次巻線にパルス電圧を発生させることによりパ
ワMOS ＦＥＴ１のゲート―ソース間に電圧が生じ、パワ
MOS ＦＥＴ１をスイッチング動作させている。これによ
り、入力直流電源１１の出力を交流電圧に変換している
のである。2. Description of the Related Art Conventionally, as shown in FIG. 2, a drive circuit in a DC-DC converter of this type has a winding start of a secondary winding of a drive transformer 13 and a power MOS FET1.
Is connected to the gate terminal of the drive transformer 13
The winding end of the secondary side and the source terminal of the power MOSFET 1 were connected to each other. Then, by generating a pulse voltage in the secondary winding of the drive transformer 13, a voltage is generated between the gate and source of the power MOS FET 1 and
The MOS FET1 is switching operation. As a result, the output of the input DC power supply 11 is converted into an AC voltage.
【０００３】なお、図中のトランス１４の１次側におい
て、４はパルス信号発生用のＮＰＮトランジスタ、１０
はトランジスタ４のスイッチング制御回路部、１２はス
イッチング制御用の電源である。また、トランス１４の
２次側において、１５，１６は整流用ダイオード、１７
は平滑用コンデンサ、１８はチョークコイルである。On the primary side of the transformer 14 in the figure, 4 are NPN transistors for pulse signal generation, and 10
Is a switching control circuit unit of the transistor 4, and 12 is a power supply for switching control. Further, on the secondary side of the transformer 14, 15 and 16 are rectifying diodes, and 17
Is a smoothing capacitor, and 18 is a choke coil.
【０００４】かかる構成により、一次側の電源１１の出
力を一旦交流電圧に変換し、再度直流電圧に変換するの
である。With such a configuration, the output of the power source 11 on the primary side is once converted into an AC voltage and then converted into a DC voltage again.
【０００５】しかし、この従来のＤＣ―ＤＣコンバータ
ではドライブトランス１３の１次側にパルス信号を加え
ることによってドライブトランス１３の２次側でスイッ
チングパワMOS ＦＥＴをドライブする電圧まで昇圧して
いるため、パワMOS ＦＥＴをドライブするための電力は
全てドライブトランスの１次側より供給しているので、
スイッチング制御用の電源１２の消費電力が増大すると
いう欠点がある。However, in this conventional DC-DC converter, a pulse signal is applied to the primary side of the drive transformer 13 to boost the voltage to drive the switching power MOS FET on the secondary side of the drive transformer 13. Since all the power to drive the power MOS FET is supplied from the primary side of the drive transformer,
There is a drawback that the power consumption of the power source 12 for switching control increases.
【０００６】[0006]
【発明の目的】本発明は上述した従来の欠点を解決する
ためになされたものであり、その目的はスイッチング制
御用の電源の消費電力を小さくすることのできるＤＣ―
ＤＣコンバータを提供することである。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned conventional drawbacks, and an object of the present invention is to reduce the power consumption of a switching control power source DC-.
It is to provide a DC converter.
【０００７】[0007]
【発明の構成】本発明によるＤＣ―ＤＣコンバータは、
トランスと、このトランスの１次側に供給される直流電
圧を交流電圧に変換するためのスイッチングトランジス
タと、このトランジスタをオンオフ制御する制御回路と
を含むＤＣ―ＤＣコンバータであって、前記制御回路に
よるオン制御に応答して前記直流電圧を前記トランジス
タの電源電圧として供給する電圧供給制御回路を有する
ことを特徴とする。The DC-DC converter according to the present invention comprises:
A DC-DC converter including a transformer, a switching transistor for converting a DC voltage supplied to the primary side of the transformer into an AC voltage, and a control circuit for controlling ON / OFF of the transistor, the control circuit comprising: It has a voltage supply control circuit which supplies the DC voltage as a power supply voltage of the transistor in response to ON control.
【０００８】[0008]
【実施例】次に、本発明について図面を参照して説明す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, the present invention will be described with reference to the drawings.
【０００９】図１は本発明によるＤＣ―ＤＣコンバータ
の一実施例の構成を示す回路図であり、図２と同等部分
は同一符号により示されている。図には一石フォワード
方式のＤＣ―ＤＣコンバータが示されている。FIG. 1 is a circuit diagram showing a configuration of an embodiment of a DC-DC converter according to the present invention, and the same portions as those in FIG. 2 are designated by the same reference numerals. The figure shows a single-stone forward type DC-DC converter.
【００１０】まず、トランス１４の１次側の回路につい
て説明する。First, the circuit on the primary side of the transformer 14 will be described.
【００１１】入力電源１１の＋側は抵抗６の一端及びト
ランス１４の１次巻線の巻始めに接続され、トランス１
４の１次巻線の巻終りは、パワMOS ＦＥＴ１のドレイン
に接続されている。抵抗６の他端は、抵抗７の一端及び
ＰＮＰトランジスタ２のエミッタに接続され、抵抗７の
他端は、ＰＮＰトランジスタ２のベースと抵抗８の一端
とに接続されている。ＰＮＰトランジスタ２のコレクタ
は、パワMOS ＦＥＴ１のゲート及びＮＰＮトランジスタ
３のコレクタに接続され、抵抗９の一端はＮＰＮトラン
ジスタ３のベースに接続されている。The + side of the input power supply 11 is connected to one end of the resistor 6 and the winding start of the primary winding of the transformer 14,
The winding end of the primary winding 4 is connected to the drain of the power MOS FET1. The other end of the resistor 6 is connected to one end of the resistor 7 and the emitter of the PNP transistor 2, and the other end of the resistor 7 is connected to the base of the PNP transistor 2 and one end of the resistor 8. The collector of the PNP transistor 2 is connected to the gate of the power MOS FET 1 and the collector of the NPN transistor 3, and one end of the resistor 9 is connected to the base of the NPN transistor 3.
【００１２】フォトカプラ５のコレクタは抵抗８の他端
及び抵抗９の他端に接続され、フォトカプラ５のエミッ
タには入力電源１１の−側及びＮＰＮトランジスタ３の
エミッタ並びにパワMOS ＦＥＴのソースが接続されてい
る。The collector of the photocoupler 5 is connected to the other end of the resistor 8 and the other end of the resistor 9, and the emitter of the photocoupler 5 includes the negative side of the input power supply 11, the emitter of the NPN transistor 3 and the source of the power MOS FET. It is connected.
【００１３】フォトカプラ５のアノードには、制御回路
用電源１２の＋側が接続され、フォトカプラ５のカソー
ドには、ＮＰＮトランジスタ４のコレクタが接続されて
いる。The + side of the control circuit power supply 12 is connected to the anode of the photocoupler 5, and the collector of the NPN transistor 4 is connected to the cathode of the photocoupler 5.
【００１４】ＮＰＮトランジスタ４のエミッタには、制
御回路用電源１２の−側が接続され、ＮＰＮトランジス
タ４のベースは、スイッチング制御回路部１０に接続さ
れている。The negative side of the control circuit power supply 12 is connected to the emitter of the NPN transistor 4, and the base of the NPN transistor 4 is connected to the switching control circuit section 10.
【００１５】次に、トランス１４の２次側について説明
する。Next, the secondary side of the transformer 14 will be described.
【００１６】トランス１４の２次巻線の巻始めは、ダイ
オード１５のアノードに接続され、トランス１４の２次
巻線の巻終りは、ダイオード１６のアノード及び平滑用
コンデンサ１７の−側及び出力端子の一方に接続されて
いる。The winding start of the secondary winding of the transformer 14 is connected to the anode of the diode 15, and the winding end of the secondary winding of the transformer 14 is connected to the anode of the diode 16, the negative side of the smoothing capacitor 17, and the output terminal. Connected to one side.
【００１７】ダイオード１５のカソードは、ダイオード
１６のカソード及びチョークコイル１８の一端に接続さ
れ、チョークコイル１８の他端は、平滑用コンデンサ１
７の＋側及び出力端子の他端に接続されている。The cathode of the diode 15 is connected to the cathode of the diode 16 and one end of the choke coil 18, and the other end of the choke coil 18 is connected to the smoothing capacitor 1.
7 is connected to the + side and the other end of the output terminal.
【００１８】次に、かかる構成とされた本実施例の回路
の動作について説明する。Next, the operation of the circuit of this embodiment having such a configuration will be described.
【００１９】スイッチング制御回路部１０は、トランス
１４の２次側の出力端子の電圧が一定になるようにＮＰ
Ｎトランジスタ４のオン時間を制御する。ＮＰＮトラン
ジスタがオンすると、フォトカプラ５がオンし、抵抗
６、抵抗７及び抵抗８に電流が流れる。これにより、Ｐ
ＮＰトランジスタ２がオンし、パワMOS ＦＥＴがオンす
るための電圧が加えられ、パワMOS ＦＥＴがオンする。
この時、ＮＰＮトランジスタ３はオフしている。The switching control circuit section 10 is arranged so that the voltage of the output terminal on the secondary side of the transformer 14 is kept constant.
The on-time of the N-transistor 4 is controlled. When the NPN transistor turns on, the photocoupler 5 turns on and a current flows through the resistor 6, the resistor 7, and the resistor 8. As a result, P
The NP transistor 2 is turned on, a voltage for turning on the power MOS FET is applied, and the power MOS FET is turned on.
At this time, the NPN transistor 3 is off.
【００２０】次に、スイッチング制御回路部１０により
ＮＰＮトランジスタ４がオフされるとフォトカプラ５が
オフし、ＰＮＰトランジスタ２がオフする。この時、Ｎ
ＰＮトランジスタ３がオンする。これにより、パワMOS
ＦＥＴ１がオフする。Next, when the switching control circuit unit 10 turns off the NPN transistor 4, the photocoupler 5 turns off and the PNP transistor 2 turns off. At this time, N
The PN transistor 3 turns on. This enables power MOS
FET1 turns off.
【００２１】この動作の繰返しにより、パワMOS ＦＥＴ
１はスイッチングを行い、一定の出力電圧を得る。By repeating this operation, power MOS FET
1 performs switching to obtain a constant output voltage.
【００２２】つまり、本実施例のＤＣ―ＤＣコンバータ
では、ＰＮＰトランジスタ２等の追加により、スイッチ
ング制御回路部１０によるオン制御に応答して電源１２
の直流電圧をＦＥＴ１の電源電圧として供給しているの
である。That is, in the DC-DC converter of this embodiment, by adding the PNP transistor 2 and the like, the power supply 12 responds to the ON control by the switching control circuit unit 10.
The DC voltage of is supplied as the power supply voltage of the FET1.
【００２３】これにより、パワMOS ＦＥＴをドライブす
るための電力を、入力電源から使うため、スイッチング
制御用電源の消費電力を小さくすることができるのであ
る。As a result, the power for driving the power MOS FET is used from the input power supply, so that the power consumption of the switching control power supply can be reduced.
【００２４】[0024]
【発明の効果】以上説明したように本発明は、スイッチ
ング用のトランジスタのドライブ回路消費電力を入力電
源より供給することにより、スイッチング制御用電源の
消費電力を小さくすることができるという効果がある。As described above, the present invention has an effect that the power consumption of the switching control power supply can be reduced by supplying the drive circuit power consumption of the switching transistor from the input power supply.
【図１】本発明の実施例によるＤＣ―ＤＣコンバータの
構成を示す回路図である。FIG. 1 is a circuit diagram showing a configuration of a DC-DC converter according to an embodiment of the present invention.
【図２】従来のＤＣ―ＤＣコンバータの構成を示す回路
図である。FIG. 2 is a circuit diagram showing a configuration of a conventional DC-DC converter.
１ パワMOS ＦＥＴ ２ ＰＮＰトランジスタ ３，４ ＮＰＮトランジスタ ５ フォトカプラ ６，７，８，９ 抵抗 １０ スイッチング制御回路部 １１，１２ 電源 １３，１４ トランス 1 Power MOS FET 2 PNP transistor 3,4 NPN transistor 5 Photocoupler 6,7,8,9 Resistor 10 Switching control circuit section 11,12 Power supply 13,14 Transformer
Claims (1)
給される直流電圧を交流電圧に変換するためのスイッチ
ングトランジスタと、このトランジスタをオンオフ制御
する制御回路とを含むＤＣ―ＤＣコンバータであって、
前記制御回路によるオン制御に応答して前記直流電圧を
前記トランジスタの電源電圧として供給する電圧供給制
御回路を有することを特徴とするＤＣ―ＤＣコンバー
タ。1. A DC-DC converter including a transformer, a switching transistor for converting a DC voltage supplied to the primary side of the transformer into an AC voltage, and a control circuit for controlling ON / OFF of the transistor. ,
A DC-DC converter comprising a voltage supply control circuit that supplies the DC voltage as a power supply voltage of the transistor in response to ON control by the control circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7627092A JPH05244770A (en) | 1992-02-27 | 1992-02-27 | Dc-dc converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7627092A JPH05244770A (en) | 1992-02-27 | 1992-02-27 | Dc-dc converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05244770A true JPH05244770A (en) | 1993-09-21 |
Family
ID=13600549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7627092A Pending JPH05244770A (en) | 1992-02-27 | 1992-02-27 | Dc-dc converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05244770A (en) |
-
1992
- 1992-02-27 JP JP7627092A patent/JPH05244770A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4830408B2 (en) | Power converter | |
| JP3517849B2 (en) | DC power supply | |
| US7092260B2 (en) | Short-circuiting rectifier for a switched-mode power supply | |
| US10897192B1 (en) | Scheme to reduce static power consumption in analog controller based power converters requiring an external high voltage startup circuit | |
| JPH05176533A (en) | Transformer system dc-dc converter | |
| JP2003274660A (en) | Switching power source circuit | |
| JPH05244770A (en) | Dc-dc converter | |
| JP2767782B2 (en) | Switching power supply | |
| JPH11308858A (en) | Switching regulator power circuit | |
| JPH11178335A (en) | Power supply unit | |
| JP3448130B2 (en) | Synchronous rectification circuit | |
| WO2000038305A1 (en) | A synchronous flyback converter | |
| JP3518386B2 (en) | Switching power supply | |
| JP3746897B2 (en) | Ringing choke converter | |
| JP2599345Y2 (en) | Soft start circuit | |
| JP4167311B2 (en) | Composite output switching power supply | |
| JP3419343B2 (en) | DC-DC converter | |
| JP2577773Y2 (en) | DC-DC converter | |
| JP3377128B2 (en) | Switching power supply | |
| JPH05344718A (en) | Drive circuit of power converter | |
| JPH11150948A (en) | Power supply equipment | |
| JP2001268905A (en) | Self-exciting power supply circuit | |
| JPH0583937A (en) | Power supply circuit to control ic at primary side | |
| JPS62178164A (en) | Switching regulator | |
| JPS6298486U (en) |