JPH05243548A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH05243548A JPH05243548A JP4042825A JP4282592A JPH05243548A JP H05243548 A JPH05243548 A JP H05243548A JP 4042825 A JP4042825 A JP 4042825A JP 4282592 A JP4282592 A JP 4282592A JP H05243548 A JPH05243548 A JP H05243548A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity
- solid
- back surface
- imaging device
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】 (修正有)
【目的】各画素の独立読みだしが可能な撮像素子を提供
する。 【構成】ホトダイオード3を垂直方向に関して表面と裏
面とに交互に設け、またCCDレジスタを4両面に設け
る。 【効果】垂直方向に隣接したホトダイオードの信号を、
表面と裏面の二つのCCDレジスタに分けて転送すること
により、画素信号の独立読みだしが可能になる。
する。 【構成】ホトダイオード3を垂直方向に関して表面と裏
面とに交互に設け、またCCDレジスタを4両面に設け
る。 【効果】垂直方向に隣接したホトダイオードの信号を、
表面と裏面の二つのCCDレジスタに分けて転送すること
により、画素信号の独立読みだしが可能になる。
Description
【0001】
【産業上の利用分野】本発明は、CCD型の固体撮像装
置に関する。
置に関する。
【0002】
【従来の技術】現在、カラーの固体撮像素子には、オン
チップの色フィルタ技術が多く採用されている。例え
ば、この技術を用いた1/3インチ光学系で27万画素
の撮像素子が報告されている(1991年テレビジョン
学会技術報告 Vol.14 No.16pp.39〜44)。これ
は、グリーン,シアン,マゼンダ,イエローの4色のフ
ィルタをチップ上に配置し、読みだし時には垂直CCD
において垂直方向に隣接した2画素を混合し、後段の信
号処理回路により、R,G,Bのカラー信号を得るもの
である。
チップの色フィルタ技術が多く採用されている。例え
ば、この技術を用いた1/3インチ光学系で27万画素
の撮像素子が報告されている(1991年テレビジョン
学会技術報告 Vol.14 No.16pp.39〜44)。これ
は、グリーン,シアン,マゼンダ,イエローの4色のフ
ィルタをチップ上に配置し、読みだし時には垂直CCD
において垂直方向に隣接した2画素を混合し、後段の信
号処理回路により、R,G,Bのカラー信号を得るもの
である。
【0003】
【発明が解決しようとする課題】しかし、この垂直CC
Dにおいて画素信号を混合する方式では、後段の信号処
理回路においてR,G,B信号を正確に演算することは
難しい。これは、垂直CCDにおいて一つの画素につき
二つのCCD電極しか設けられていないため、隣接した
2画素の信号を混合しないと転送できないのであるが、
垂直CCDレジスタの電極数を2倍にすると、隣接した
2画素分の信号を独立に転送することは可能になる。し
かし、電極のレイアウトが複雑になり、かつ取扱い最大
電荷量が少なくなる。
Dにおいて画素信号を混合する方式では、後段の信号処
理回路においてR,G,B信号を正確に演算することは
難しい。これは、垂直CCDにおいて一つの画素につき
二つのCCD電極しか設けられていないため、隣接した
2画素の信号を混合しないと転送できないのであるが、
垂直CCDレジスタの電極数を2倍にすると、隣接した
2画素分の信号を独立に転送することは可能になる。し
かし、電極のレイアウトが複雑になり、かつ取扱い最大
電荷量が少なくなる。
【0004】
【課題を解決するための手段】そこで、本発明において
は垂直方向に関してホトダイオードを1画素おきに裏面
と表面に作り、また垂直CCDレジスタを両面に設け、
垂直方向に隣接する2画素の信号を別々のCCDレジス
タを用いて転送する。
は垂直方向に関してホトダイオードを1画素おきに裏面
と表面に作り、また垂直CCDレジスタを両面に設け、
垂直方向に隣接する2画素の信号を別々のCCDレジス
タを用いて転送する。
【0005】
【作用】この構成で、表面のホトダイオードに蓄積され
た信号電荷は、隣接して設けられた垂直CCDレジスタ
に読み出される。それと同時に垂直方向に隣接している
ホトダイオードは裏面に設けられているため、信号電荷
は裏面の垂直CCDレジスタに読み出される。そして、
表面と裏面に設けられている二つのCCDレジスタを用
いて転送する。これにより、垂直方向に隣接している画
素も、独立して読み出すことができる。
た信号電荷は、隣接して設けられた垂直CCDレジスタ
に読み出される。それと同時に垂直方向に隣接している
ホトダイオードは裏面に設けられているため、信号電荷
は裏面の垂直CCDレジスタに読み出される。そして、
表面と裏面に設けられている二つのCCDレジスタを用
いて転送する。これにより、垂直方向に隣接している画
素も、独立して読み出すことができる。
【0006】
【実施例】〈実施例1〉まず、図1,図2,図3を用い
て構成について説明する。ここで、図1は1画素の水平
方向の断面図、図2は表面から見た全体説明図、図3は
裏面から見た全体説明図である。
て構成について説明する。ここで、図1は1画素の水平
方向の断面図、図2は表面から見た全体説明図、図3は
裏面から見た全体説明図である。
【0007】図1において、1はp型半導体基板、2は
表面のホトダイオードを形成するn型不純物層、3は表
面の埋め込みホトダイオードを構成するための濃いp型
不純物層、4は表面の垂直CCDレジスタにおける基板
方向のポテンシャルバリアを形成するための濃いp型不
純物層、5は表面の垂直CCDレジスタの埋め込みチャ
ネルを形成するためのn型不純物層、6は表面の垂直C
CDレジスタを構成するゲート電極、7は表面からの暗
電流の発生を防止するための濃いp型不純物層である。
また、102は裏面のホトダイオードを形成するn型不
純物層、103は裏面の埋め込みホトダイオードを構成
するための濃いp型不純物層、104は裏面の垂直CC
Dレジスタにおける基板方向のポテンシャルバリアを形
成するための濃いp型不純物層、105は裏面の垂直C
CDレジスタの埋め込みチャネルを形成するためのn型
不純物層、106は裏面の垂直CCDレジスタを構成す
るゲート電極、107は裏面からの暗電流の発生を防止
するための濃いp型不純物層である。
表面のホトダイオードを形成するn型不純物層、3は表
面の埋め込みホトダイオードを構成するための濃いp型
不純物層、4は表面の垂直CCDレジスタにおける基板
方向のポテンシャルバリアを形成するための濃いp型不
純物層、5は表面の垂直CCDレジスタの埋め込みチャ
ネルを形成するためのn型不純物層、6は表面の垂直C
CDレジスタを構成するゲート電極、7は表面からの暗
電流の発生を防止するための濃いp型不純物層である。
また、102は裏面のホトダイオードを形成するn型不
純物層、103は裏面の埋め込みホトダイオードを構成
するための濃いp型不純物層、104は裏面の垂直CC
Dレジスタにおける基板方向のポテンシャルバリアを形
成するための濃いp型不純物層、105は裏面の垂直C
CDレジスタの埋め込みチャネルを形成するためのn型
不純物層、106は裏面の垂直CCDレジスタを構成す
るゲート電極、107は裏面からの暗電流の発生を防止
するための濃いp型不純物層である。
【0008】本実施例では、ホトダイオードを表面と裏
面とに交互に設け、CCDレジスタを両面に設けること
に特徴がある。次に全体の構成について説明する。
面とに交互に設け、CCDレジスタを両面に設けること
に特徴がある。次に全体の構成について説明する。
【0009】水平画素数n,垂直画素数mの撮像素子に
ついて全体を表面から見た図が図2、裏面から見た図が
図3である。ここで、21は表面に設けられたホトダイ
オード、22は裏面に設けられたホトダイオード、2
6,27,28,29は表面に設けられた垂直CCDレ
ジスタ、24は表面に設けられた水平CCDレジスタ、
25は表面に設けられた出力アンプ、31は裏面に設け
られた垂直CCDレジスタ、36,37,38,39は
裏面に設けられた水平CCDレジスタ、33は裏面に設
けられた出力アンプである。このように、ホトダイオー
ドは表面と裏面と交互に作られ、また垂直CCDレジス
タ,水平CCDレジスタ,出力アンプは両面に設けてあ
る。
ついて全体を表面から見た図が図2、裏面から見た図が
図3である。ここで、21は表面に設けられたホトダイ
オード、22は裏面に設けられたホトダイオード、2
6,27,28,29は表面に設けられた垂直CCDレ
ジスタ、24は表面に設けられた水平CCDレジスタ、
25は表面に設けられた出力アンプ、31は裏面に設け
られた垂直CCDレジスタ、36,37,38,39は
裏面に設けられた水平CCDレジスタ、33は裏面に設
けられた出力アンプである。このように、ホトダイオー
ドは表面と裏面と交互に作られ、また垂直CCDレジス
タ,水平CCDレジスタ,出力アンプは両面に設けてあ
る。
【0010】次に、製造方法について説明する。まず、
図10で示されるように、一つのウェハ上に表面用のホ
トダイオードとCCDを通常の方法で作成し、裏面をエ
ッチングしてp型半導体基板1の厚さを薄くする。同様
にして、図11で示される様に別のウェハ上に裏面用の
ホトダイオードとCCDを作成する。このようにして作
成した表面用と裏面用の二つのウェハを位置を合わせて
貼り合わせる。このようにすることで、特別なプロセス
を用いずに製造が可能になる。また、パッド部では、基
板に細い貫通孔を開け、その孔を介して表面と裏面との
導通をとることによりパッド部を片面に集中することが
でき、ボンディングが容易になる。
図10で示されるように、一つのウェハ上に表面用のホ
トダイオードとCCDを通常の方法で作成し、裏面をエ
ッチングしてp型半導体基板1の厚さを薄くする。同様
にして、図11で示される様に別のウェハ上に裏面用の
ホトダイオードとCCDを作成する。このようにして作
成した表面用と裏面用の二つのウェハを位置を合わせて
貼り合わせる。このようにすることで、特別なプロセス
を用いずに製造が可能になる。また、パッド部では、基
板に細い貫通孔を開け、その孔を介して表面と裏面との
導通をとることによりパッド部を片面に集中することが
でき、ボンディングが容易になる。
【0011】次に、図1を用いて動作について説明す
る。撮像素子に入射した光は、光電変換され、生成され
た電荷はn型不純物層2、あるいはn型不純物層102
内に蓄積される。読みだし時に、n型不純物層2内の電
荷は表面に設けられている垂直CCDレジスタ111
へ、n型不純物層102内の電荷は裏面に設けられている
垂直CCDレジスタ112へ読み出される。
る。撮像素子に入射した光は、光電変換され、生成され
た電荷はn型不純物層2、あるいはn型不純物層102
内に蓄積される。読みだし時に、n型不純物層2内の電
荷は表面に設けられている垂直CCDレジスタ111
へ、n型不純物層102内の電荷は裏面に設けられている
垂直CCDレジスタ112へ読み出される。
【0012】この動作を図2,図3を用いて説明する。
ある読みだし動作時に、p(1,1),p(1,3),p
(1,m)(但し、mは奇数とする)などの奇数行の画
素は、表面の垂直CCDレジスタ26に読み出される。
この時、p(1,2)などの偶数行の画素は、裏面の垂
直CCDレジスタ36に読み出される。このように垂直
方向に隣接画素は、別々の垂直CCDレジスタに読み出
され水平CCDレジスタに転送される。具体的には、表
面の垂直CCDレジスタ26に読み出された信号電荷
は、水平CCDレジスタ24に転送され、アンプ25で
電圧に変換される。また、裏面の垂直CCDレジスタ3
6に読み出された信号電荷は、水平CCDレジスタ32
に転送され、アンプ33で電圧に変換される。
ある読みだし動作時に、p(1,1),p(1,3),p
(1,m)(但し、mは奇数とする)などの奇数行の画
素は、表面の垂直CCDレジスタ26に読み出される。
この時、p(1,2)などの偶数行の画素は、裏面の垂
直CCDレジスタ36に読み出される。このように垂直
方向に隣接画素は、別々の垂直CCDレジスタに読み出
され水平CCDレジスタに転送される。具体的には、表
面の垂直CCDレジスタ26に読み出された信号電荷
は、水平CCDレジスタ24に転送され、アンプ25で
電圧に変換される。また、裏面の垂直CCDレジスタ3
6に読み出された信号電荷は、水平CCDレジスタ32
に転送され、アンプ33で電圧に変換される。
【0013】このような構成により、従来では垂直CC
Dレジスタで混合されていた垂直方向の隣接2画素を独
立に読み出すことができる。また、表面と裏面の垂直,
水平CCDレジスタが並列に動作しているので、駆動周
波数は半分で済む。
Dレジスタで混合されていた垂直方向の隣接2画素を独
立に読み出すことができる。また、表面と裏面の垂直,
水平CCDレジスタが並列に動作しているので、駆動周
波数は半分で済む。
【0014】本実施例では、水平方向の隣接画素に関し
ても表面と裏面に交互にホトダイオードを設けた場合で
あったが、当然、図4で示されるようにある行について
は表面だけに、隣りの行に関しては裏面だけにホトダイ
オードを設けるという構成も可能である。
ても表面と裏面に交互にホトダイオードを設けた場合で
あったが、当然、図4で示されるようにある行について
は表面だけに、隣りの行に関しては裏面だけにホトダイ
オードを設けるという構成も可能である。
【0015】また、本実施例におけるオンチップフィル
タについては、表面に設けられたホトダイオード上に短
波長透過型の色フィルタ、裏面に設けられたホトダイオ
ード上に長波長透過型の色フィルタを配置すると、それ
ぞれのホトダイオードの光感度とのマッチングがとれる
ため高感度な撮像素子が可能となる。
タについては、表面に設けられたホトダイオード上に短
波長透過型の色フィルタ、裏面に設けられたホトダイオ
ード上に長波長透過型の色フィルタを配置すると、それ
ぞれのホトダイオードの光感度とのマッチングがとれる
ため高感度な撮像素子が可能となる。
【0016】〈実施例2〉次に、他の実施例について図
5を用いて説明する。ここで、51はn型半導体基板、
52,53はp型不純物層である。この構成では、表面
のホトダイオードと裏面のホトダイオードとの中間にブ
ルーミング抑圧,シャッタ動作用のn型不純物層がある
ことに特徴がある。
5を用いて説明する。ここで、51はn型半導体基板、
52,53はp型不純物層である。この構成では、表面
のホトダイオードと裏面のホトダイオードとの中間にブ
ルーミング抑圧,シャッタ動作用のn型不純物層がある
ことに特徴がある。
【0017】シャッタ動作時には、端子54に高い電圧
をかけることにより、n型不純物層2あるいはn型不純
物層102に蓄えられている信号電荷は、n型半導体基
板51に引き抜かれる。また、p型不純物層52,53
におけるポテンシャルの山を適当に設定することによ
り、強い光が当たった場合などに発生する余剰電荷も、
n型半導体基板51に捨てることができる。
をかけることにより、n型不純物層2あるいはn型不純
物層102に蓄えられている信号電荷は、n型半導体基
板51に引き抜かれる。また、p型不純物層52,53
におけるポテンシャルの山を適当に設定することによ
り、強い光が当たった場合などに発生する余剰電荷も、
n型半導体基板51に捨てることができる。
【0018】〈実施例3〉図6を用いて他の実施例につ
いて説明する。ここで、61は出力信号合成手段であ
る。本実施例では、表面に設けられた垂直CCDレジス
タ24と裏面に設けられた垂直CCDレジスタ32によ
り分割して転送されてきた信号を、出力信号合成手段6
1により一つの信号として出力することに特徴がある。
出力信号合成手段61では、二つのCCDレジスタによ
り同時に転送されてきた信号電荷の一方を遅延させ、も
う一方の信号電荷の間に挿入する。これにより、出力信
号合成手段61の出力は、シリアルな一つの信号とな
り、ユーザから見ると従来のCCDと同様に使用するこ
とができ、また撮像素子のパッケージのピン数も削減す
ることができる。
いて説明する。ここで、61は出力信号合成手段であ
る。本実施例では、表面に設けられた垂直CCDレジス
タ24と裏面に設けられた垂直CCDレジスタ32によ
り分割して転送されてきた信号を、出力信号合成手段6
1により一つの信号として出力することに特徴がある。
出力信号合成手段61では、二つのCCDレジスタによ
り同時に転送されてきた信号電荷の一方を遅延させ、も
う一方の信号電荷の間に挿入する。これにより、出力信
号合成手段61の出力は、シリアルな一つの信号とな
り、ユーザから見ると従来のCCDと同様に使用するこ
とができ、また撮像素子のパッケージのピン数も削減す
ることができる。
【0019】〈実施例4〉図7,図8を用いて他の実施
例について説明する。ここで、71は表面に設けられた
電荷を逃すための濃いn型拡散層、72は表面に設けら
れたゲート電極、73は裏面に設けられた電荷を逃すた
めの濃いn型拡散層、74は裏表面に設けられたゲート
電極である。図8は本実施例の全体構成図であり、ここ
で81は図7におけるオーバーフロードレイン部75を
表している。本実施例は、ホトダイオードに隣接してゲ
ート電極と拡散層を設けることに特徴がある。
例について説明する。ここで、71は表面に設けられた
電荷を逃すための濃いn型拡散層、72は表面に設けら
れたゲート電極、73は裏面に設けられた電荷を逃すた
めの濃いn型拡散層、74は裏表面に設けられたゲート
電極である。図8は本実施例の全体構成図であり、ここ
で81は図7におけるオーバーフロードレイン部75を
表している。本実施例は、ホトダイオードに隣接してゲ
ート電極と拡散層を設けることに特徴がある。
【0020】この構成で、例えば、シャッタ動作の場
合、n型拡散層領域2に貯まった電荷をゲート電極72
で構成されるトランジスタをオンにすることで、濃いn
型拡散層71に逃がす。裏面に関しても同様に、濃いn
型拡散層102に貯まった電荷を濃いn型拡散層73に
逃がす。また、ゲート電極72あるいは74にかける電
圧を適当に設定することで、濃いn型拡散層2,102
に発生した余剰電荷を濃いn型拡散層71,73に逃が
すことができる。このように、本実施例ではシャッタ動
作,ブルーミングの抑圧が可能になる。
合、n型拡散層領域2に貯まった電荷をゲート電極72
で構成されるトランジスタをオンにすることで、濃いn
型拡散層71に逃がす。裏面に関しても同様に、濃いn
型拡散層102に貯まった電荷を濃いn型拡散層73に
逃がす。また、ゲート電極72あるいは74にかける電
圧を適当に設定することで、濃いn型拡散層2,102
に発生した余剰電荷を濃いn型拡散層71,73に逃が
すことができる。このように、本実施例ではシャッタ動
作,ブルーミングの抑圧が可能になる。
【0021】〈実施例5〉図9を用いて他の実施例につ
いて説明する。本実施例では、垂直CCDレジスタ92
とオーバーフロードレイン部91をじぐざぐに配置して
いる。これにより、水平方向の画素ピッチを小さくする
ことができる。
いて説明する。本実施例では、垂直CCDレジスタ92
とオーバーフロードレイン部91をじぐざぐに配置して
いる。これにより、水平方向の画素ピッチを小さくする
ことができる。
【0022】
【発明の効果】本発明によれば両面にCCDレジスタを
設け垂直方向に隣接する画素を別々のCCDレジスタで
転送することにより、各画素を独立に読み出すことが可
能になる。
設け垂直方向に隣接する画素を別々のCCDレジスタで
転送することにより、各画素を独立に読み出すことが可
能になる。
【図1】画素部の水平方向の断面図。
【図2】表面から見た全体の説明図。
【図3】裏面から見た全体の説明図。
【図4】他の実施例における表面から見た全体の説明
図。
図。
【図5】他の実施例における画素部の水平方向の断面
図。
図。
【図6】他の実施例における出力部の説明図。
【図7】他の実施例における水平方向の断面図。
【図8】他の実施例における表面から見た全体の説明
図。
図。
【図9】他の実施例における表面から見た全体の説明
図。
図。
【図10】製造方法を示す第一工程図。
【図11】製造方法を示す第二工程図。
1…p型半導体基板、2…n型不純物層、3…p型不純
物層、4…p型不純物層、5…n型不純物層、6…ゲー
ト電極、7…p型不純物層、102…n型不純物層、1
03…p型不純物層、104…p型不純物層、105…
n型不純物層、106…ゲート電極、107…p型不純
物層。
物層、4…p型不純物層、5…n型不純物層、6…ゲー
ト電極、7…p型不純物層、102…n型不純物層、1
03…p型不純物層、104…p型不純物層、105…
n型不純物層、106…ゲート電極、107…p型不純
物層。
Claims (11)
- 【請求項1】ホトダイオードにより生成した電荷をCC
Dレジスタにより転送して電気信号として取り出す固体
撮像装置において、半導体基板上の表面と裏面に前記ホ
トダイオードと前記CCDレジスタを設けることを特徴
とする固体撮像装置。 - 【請求項2】請求項1において、画面上の垂直方向に隣
接する前記ホトダイオードが前記半導体基板の表面と裏
面に交互に設けられている固体撮像装置。 - 【請求項3】請求項1または2において、画面上の垂直
方向に隣接する前記ホトダイオードに蓄積された信号電
荷を、表面と裏面に設けられている二つの前記CCDレ
ジスタを用いて転送する固体撮像装置。 - 【請求項4】請求項1または2において、前記ホトダイ
オードに隣接して絶縁膜を介した導体電極と電荷を逃が
すための拡散層を設ける固体撮像装置。 - 【請求項5】第一の第一導電型半導体基板上に二次元マ
トリクス状に配置された複数の第一の第二導電型領域を
有し、前記第一の第一導電型半導体基板と第一の第二導
電型領域とで構成された光電変換部に入射した光信号を
信号電荷に変換し、前記第一の第二導電型領域に隣接し
て絶縁膜を介した導体電極で構成される第一のCCDレ
ジスタにより信号電荷を転送し電気信号として取り出す
固体撮像装置において、前記第一のCCDレジスタに対
応した裏面に第二のCCDレジスタを配置し、画面上の
垂直方向に隣接する第一の第二導電型領域を表面と裏面
に交互に設けることを特徴とする固体撮像装置。 - 【請求項6】請求項5において、上記第一の第一導電型
半導体基板内に第二の第二導電型層を設ける固体撮像装
置。 - 【請求項7】請求項6において、シャッタ動作時に、上
記第二の第二導電型層に高い電圧をかけ、上記第一の第
二導電型領域内に蓄えられた電荷を上記第二の第二導電
型層に引き抜く固体撮像装置。 - 【請求項8】請求項6において、上記第一の第二導電型
層における余剰電荷を上記第二の第二導電型層に逃がす
固体撮像装置。 - 【請求項9】請求項5において、同一ライン上の上記第
一の第二導電型層を同一平面上に作る固体撮像装置。 - 【請求項10】請求項5において、前記第一のCCDレ
ジスタと前記第二のCCDレジスタにより転送された信
号を合成手段を用い時系列に並べ変えて出力する固体撮
像装置。 - 【請求項11】請求項5において、前記第一の第二導電
型層に隣接して酸化膜を隔てた導体電極と濃い第三の第
二導電型層を設ける固体撮像装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4042825A JPH05243548A (ja) | 1992-02-28 | 1992-02-28 | 固体撮像装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4042825A JPH05243548A (ja) | 1992-02-28 | 1992-02-28 | 固体撮像装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05243548A true JPH05243548A (ja) | 1993-09-21 |
Family
ID=12646739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4042825A Pending JPH05243548A (ja) | 1992-02-28 | 1992-02-28 | 固体撮像装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05243548A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8119965B2 (en) | 2006-01-25 | 2012-02-21 | Kyocera Corporation | Image sensor having two light receiving elements and camera module having the image sensor |
-
1992
- 1992-02-28 JP JP4042825A patent/JPH05243548A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8119965B2 (en) | 2006-01-25 | 2012-02-21 | Kyocera Corporation | Image sensor having two light receiving elements and camera module having the image sensor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4507769B2 (ja) | 固体撮像素子、カメラモジュール及び電子機器モジュール | |
US7218347B2 (en) | Photoelectric conversion element and solid-state image sensing device using the same | |
JP5055026B2 (ja) | 撮像素子、撮像素子の製造方法、及び、撮像素子用の半導体基板 | |
TWI497702B (zh) | Solid state camera device | |
US7208811B2 (en) | Photo-detecting device | |
US20080224181A1 (en) | Back irradiating type solid state imaging device | |
JP4751865B2 (ja) | 裏面照射型固体撮像素子及びその製造方法 | |
JP4154165B2 (ja) | 光電変換素子及びそれを用いた固体撮像装置、カメラ及び画像読み取り装置 | |
JP2007221134A (ja) | 背面照射を用いる光センサおよびピクセル・アレイ、ならびに光センサを形成する方法 | |
JP2003338615A (ja) | 固体撮像装置 | |
WO2008065952A1 (fr) | Dispositif d'imagerie semi-conducteur, son procédé de fabrication, et dispositif d'informations électroniques | |
US20060042677A1 (en) | Solid-state image pickup device | |
JP2011066241A (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
JP2008205044A (ja) | 固体撮像素子および電子情報機器 | |
JP4404561B2 (ja) | Mos型カラー固体撮像装置 | |
JPH06204450A (ja) | 固体撮像装置 | |
JP4388752B2 (ja) | Ccd型カラー固体撮像装置 | |
JP2866328B2 (ja) | 固体撮像素子 | |
JP4495949B2 (ja) | 2板式カラー固体撮像装置及びデジタルカメラ | |
US8462239B2 (en) | Solid-state imaging device and electronic imaging device having multi-stage element isolation layer | |
JPH10284714A (ja) | 固体撮像装置及びこれを用いた撮像システム | |
JP5132641B2 (ja) | 固体撮像装置の製造方法 | |
JPH05243548A (ja) | 固体撮像装置 | |
JP3047965B2 (ja) | 固体撮像装置 | |
JPH05243550A (ja) | 固体撮像装置 |