JPH05236455A - Motion vector detector for moving image - Google Patents
Motion vector detector for moving imageInfo
- Publication number
- JPH05236455A JPH05236455A JP7554392A JP7554392A JPH05236455A JP H05236455 A JPH05236455 A JP H05236455A JP 7554392 A JP7554392 A JP 7554392A JP 7554392 A JP7554392 A JP 7554392A JP H05236455 A JPH05236455 A JP H05236455A
- Authority
- JP
- Japan
- Prior art keywords
- motion vector
- image
- pixel data
- block
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Color Television Systems (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は動画像の動きベクトル検
出装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a motion vector detecting device for moving images.
【０００２】[0002]
【従来の技術】動画像の動きベクトルを検出する技術と
して、ブロックマッチングによる方法が良く知られてい
る。図１３に示す、被動きベクトル検出フレームＪに対
して、過去に現れた１枚の参照フレームＩを基に動きベ
クトルを検出する場合、フレームＩにはなかった画像が
フレームＪに新たに現れた場合には、新たに現れた部分
には動き検出を施しても有用な結果が得られない。この
問題を解決するために、過去のフレームからの動きベク
トル検出に加えて、フレームＪより後に現れるフレーム
Ｋを基にした動きベクトル検出も行なう、２枚の参照フ
レームに対してそれぞれ被動きベクトル検出フレームの
動きベクトルを検出する方式がある。2. Description of the Related Art As a technique for detecting a motion vector of a moving image, a block matching method is well known. With respect to the motion vector detection frame J shown in FIG. 13, when a motion vector is detected based on one reference frame I that has appeared in the past, an image that did not exist in frame I newly appears in frame J. In this case, a useful result cannot be obtained even if motion detection is performed on the newly appearing portion. In order to solve this problem, in addition to motion vector detection from past frames, motion vector detection based on frame K appearing after frame J is also performed, and motion vector detection is performed for each of two reference frames. There is a method of detecting a motion vector of a frame.
【０００３】ブロックマッチングにより前記フレームＪ
とフレームＫを参照フレームとしてフレームＩの動き検
出を実現する装置については、「動画像の動き補償方
式」特開昭６２−２１３４９４号の中に説明がなされて
いる。図１４は動きベクトル検出装置を説明するもので
ある。ビデオ信号はフレームメモリ１に記憶され、フレ
ームメモリ２，３，４に伝搬される。ここで、フレーム
メモリ１にフレームｉ＋３が、フレームメモリ２にフレ
ームｉ＋２が、フレームメモリ３にフレームｉ＋１が、
フレームメモリ４にフレームｉが記憶されているとす
る。この構成を用いて動きベクトル検出器５，６によっ
てフレームｉ＋１とフレームｉ＋２及びフレームｉ＋１
とフレームｉの動きベクトルの検出を行なう。この動き
ベクトル検出装置は、画像に物体の重なりがあり、物体
が見え隠れする場合においても有効に機能し得る動画像
の動き補償の提供を実現している。The frame J is made by block matching.
An apparatus for realizing the motion detection of the frame I using the frame K and the frame K as a reference frame is described in "Motion compensation system for moving images" in Japanese Patent Laid-Open No. 62-213494. FIG. 14 illustrates a motion vector detecting device. The video signal is stored in the frame memory 1 and propagated to the frame memories 2, 3 and 4. Here, the frame i + 3 is stored in the frame memory 1, the frame i + 2 is stored in the frame memory 2, and the frame i + 1 is stored in the frame memory 3.
It is assumed that the frame i is stored in the frame memory 4. With this configuration, the motion vector detectors 5 and 6 use the frame i + 1, the frame i + 2, and the frame i + 1.
And the motion vector of frame i is detected. This motion vector detection device realizes motion compensation of a moving image that can effectively function even when an object overlaps in an image and the object appears and disappears.
【０００４】[0004]
【発明が解決しようとする課題】従来の、ブロックマッ
チング法による動きベクトル検出装置では、２枚の参照
フレームに対する現フレームの動き検出には２つの動き
ベクトル検出手段を用いていた。そのため、装置規模が
必然的に大きくなるという問題を生じる。In the conventional motion vector detecting device by the block matching method, two motion vector detecting means are used for detecting the motion of the current frame with respect to two reference frames. Therefore, there arises a problem that the device scale is inevitably increased.
【０００５】本発明の第１の目的は装置規模を大きくす
ることなく、被動きベクトル検出フレームに関して参照
フレームを２枚用いた動きベクトルの検出装置を提供す
ることにある。It is a first object of the present invention to provide a motion vector detecting device using two reference frames for a motion vector detecting frame without increasing the device scale.
【０００６】また、図１２に示すような、被動きベクト
ル検出フレームの上下左右の境界ブロックＡに関して動
きベクトルを検出する場合、探索範囲Ｓにおける有効な
探索範囲はＴの部分だけになる。このように、ブロック
マッチングの際のマッチングをとる参照フレームの画素
が、有効探索範囲Ｔ外の探索範囲Ｓの領域を含む場合、
このときの動きベクトルは無効なものであり、ブロック
マッチングの際のマッチングをとる参照フレームの画素
が、全て有効探索範囲Ｔ内にある場合と同じ処理を行な
うことは、動きベクトルの誤検出につながる。Further, when a motion vector is detected with respect to upper, lower, left and right boundary blocks A of a motion vector detection frame as shown in FIG. 12, the effective search range in the search range S is only the T portion. In this way, when the pixels of the reference frame to be matched in the block matching include the area of the search range S outside the effective search range T,
The motion vector at this time is invalid, and performing the same processing as when all the pixels of the reference frame to be matched at the time of block matching are within the effective search range T leads to erroneous detection of the motion vector. ..
【０００７】本発明の第２の目的は、無効な候補ベクト
ルを含むブロックに対する、動きベクトル検出におい
て、動きベクトル検出結果が無効な候補ベクトルの選択
を防ぐことにある。A second object of the present invention is to prevent selection of a candidate vector having an invalid motion vector detection result in motion vector detection for a block containing an invalid candidate vector.
【０００８】[0008]
【課題を解決するための手段】本発明に係わる第１の動
画像の動きベクトル検出装置は、連続する複数フレーム
からなる動画像信号を、各画像フレームを複数個の画素
からなる複数ブロックに分割し、個々のブロック内画像
とそのブロックが属するフレームとは異なる参照フレー
ムとのマッチング度を計算し、動画像の動きベクトルを
推定する画像の動きベクトル検出装置であって、入力フ
レームのブロック内画素データを蓄える第１記憶手段
と、２枚の参照フレーム画像に対する動きベクトル検出
範囲を含む画素データを蓄える第２記憶手段と、前記第
１の記憶手段に蓄えられたデータと前記第２の記憶手段
に蓄えられたデータとの間でブロックマッチングを行な
い、ブロック内画素の対応画素の誤差の絶対値の総和と
マッチングの際の候補ベクトルを出力する演算手段と、
前記演算手段が求める全ての候補ベクトルに対する前記
誤差絶対値の総和を比較し最小値を判定する比較手段
と、前記誤差絶対値の総和を格納するレジスタと、２枚
の参照フレームの各々に対する前記最小値に対応する候
補ベクトルを格納する２つのレジスタとからなることを
特徴とする。A first motion vector motion vector detecting device according to the present invention divides a motion image signal composed of a plurality of consecutive frames into a plurality of blocks each composed of a plurality of pixels. However, a motion vector detection device for an image that estimates the motion vector of a moving image by calculating the matching degree between each in-block image and a reference frame different from the frame to which the block belongs, First storage means for storing data, second storage means for storing pixel data including a motion vector detection range for two reference frame images, data stored in the first storage means, and second storage means Block matching is performed with the data stored in, and the sum of the absolute values of the errors of the corresponding pixels in the block and the matching Calculating means for outputting a vector,
Comparing means for comparing the sums of the error absolute values for all the candidate vectors obtained by the computing means to determine the minimum value, a register for storing the sum of the error absolute values, and the minimum for each of the two reference frames. It is characterized by comprising two registers for storing candidate vectors corresponding to values.
【０００９】本発明に係わる第２の動画像の動きベクト
ル検出装置は、前記ブロック内画素の対応画素の誤差の
絶対値の総和を求める演算手段が、ブロックマッチング
における被動き検出フレーム内画素と参照フレーム内画
素との間の差分の絶対値の累算値と初期入力値のいずれ
かを選択する第１の選択手段と、前記第２の記憶手段か
ら出力される複数個の画素データから１つの画素データ
を選択する第２の選択手段と入力を前記累算値と現フレ
ーム内画素と前記第２の選択手段により選択された参照
フレーム内画素として前記差分の絶対値を求め、前記差
分の絶対値と前記累算値を加算することにより新たな累
算値を出力するプロセッサエレメントを、被動きベクト
ル検出フレームの前記ブロックの１ラインの画素数
（Ｍ）個直列に配置し、第Ｍ番めの前記プロセッサエレ
メントの出力値を０または複数クロック遅延し出力する
プロセッサスライスを１または複数個有し、前記プロセ
ッサスライスを複数個有する場合は、前記プロセッサス
ライスの出力を新たな前記プロセッサスライスの入力に
接続することで複数個直列に配置し、最後に配置された
前記プロセッサスライスの出力を前記第１の選択手段及
びＭ買いプロセッサスライスを通過することにより作成
される前記誤差の絶対値の総和を出力とする演算手段
と、前記誤差の絶対値の総和を格納する複数個のレジス
タとからなり、さらに全ての前記プロセッサエレメント
に対する前記第２の選択手段への各入力データを各々共
通とすることを特徴とする。In a second motion image motion vector detecting device according to the present invention, the calculating means for obtaining the sum of absolute values of errors of corresponding pixels of the in-block pixels is referred to as a pixel in the motion-detected frame in block matching. One of a plurality of pixel data output from the second storage means and a first selection means for selecting either an accumulated value of absolute values of differences between pixels within a frame or an initial input value. The absolute value of the difference is obtained by using the second selection means for selecting pixel data and the input as the accumulated value, the pixel in the current frame, and the pixel in the reference frame selected by the second selection means. A processor element that outputs a new accumulated value by adding a value and the accumulated value is arranged in series in the number of pixels (M) of one line of the block of the motion vector detection frame. When the output value of the M-th processor element is delayed by 0 or a plurality of clocks and has one or more processor slices, and when there are a plurality of processor slices, the output of the processor slice is newly added to the processor. An absolute value of the error created by passing a plurality of output of the processor slice arranged in series by connecting to the input of the slice and passing the output of the processor slice arranged at the end through the first selecting means and the M buying processor slice. Of output data and a plurality of registers for storing the total sum of the absolute values of the errors, and further common input data to the second selection means for all the processor elements. It is characterized by doing.
【００１０】本発明に係わる第３の動画像の動きベクト
ル検出装置は、前記第２の記憶手段において、データの
ビット幅を２倍に持ち隣合う２画素分の画素データに１
つのアドレスを与え、前記第２の記憶手段からの出力後
に、奇数カラム画素と偶数カラム画素に２分割し、いず
れかの画素に画素遅延手段を施すことを特徴とする。In a third motion image motion vector detecting device according to the present invention, in the second storage means, the bit width of the data is doubled, and the pixel data of two adjacent pixels is set to one.
One address is given, and after output from the second storage means, it is divided into an odd column pixel and an even column pixel, and any one of the pixels is provided with a pixel delay means.
【００１１】本発明に係わる第４の動画像の動きベクト
ル検出装置は、前方向予測画像（以下Ｐ画像）において
前方向のみの動きベクトル検出を行なう動作をし、かつ
両方向予測画像（以下Ｂ画像）に関しては前方向と逆方
向の動きベクトル検出を行なうために、Ｐ画像とＢ画像
における動作を適応的に切替える動きベクトル検出方式
決定手段を有することを特徴とする。A fourth motion image motion vector detecting apparatus according to the present invention performs an operation of detecting a motion vector only in a forward direction in a forward direction prediction image (hereinafter referred to as P image), and a bidirectional prediction image (hereinafter referred to as B image). With regard to (), in order to detect a motion vector in the direction opposite to the forward direction, a motion vector detection method determining means for adaptively switching the operation in the P image and the B image is provided.
【００１２】本発明に係わる第５の動画像の動きベクト
ル検出装置は、前記Ｐ画像における動きベクトル検出に
おいて、前記第２の記憶手段に１枚の参照画像について
探索範囲を変えた２つの捜索範囲内の画素データを格納
し、被動きベクトル検出ブロックに対する動きベクトル
検出を２つの探索範囲に関して行なうことにより、動き
ベクトル検出範囲を拡張することを特徴とする。A fifth motion image motion vector detecting device according to the present invention is a motion vector detecting device for detecting a motion vector in a P image, wherein two search ranges are obtained by changing the search range for one reference image in the second storage means. The feature is that the motion vector detection range is expanded by storing the pixel data in the above and performing the motion vector detection for the motion vector detection block with respect to the two search ranges.
【００１３】本発明に係わる第６の動画像の動きベクト
ル検出装置は、低域通過フィルタを具備し、現フレーム
内画素データは前記低域通過フィルタを施した後、第３
の記憶手段及び動き検出手段へ出力され、前記動きベク
トルの検出手段は、前記第２の記憶手段へ前記第３の記
憶手段に格納された画素データを入力することにより動
き検出の参照画像として低域通過画像を用いることを特
徴とする。A sixth moving image motion vector detecting device according to the present invention comprises a low pass filter, and the pixel data in the current frame is subjected to the low pass filter and then a third
Of the pixel data stored in the third memory means to the second memory means, and the motion vector detecting means outputs a low-value image as a reference image for motion detection. It is characterized by using a bandpass image.
【００１４】本発明に係わる第７の動画像の動きベクト
ル検出装置は、前記被動きベクトル検出ブロックが、画
面の上下左右の境界に存在する場合の動きベクトル検出
において、前記ブロックの候補ベクトルを選択する機能
を、前記誤差最小値比較手段に有することを特徴とす
る。A seventh motion image motion vector detecting apparatus according to the present invention selects a candidate vector of the block in motion vector detection when the motion vector detection block is present at the upper, lower, left and right boundaries of the screen. The error minimum value comparing means has a function of
【００１５】[0015]
【作用】本発明は、上記した構成により、動画像の動き
ベクトル検出装置において前記第２の記憶手段に２つの
参照フレーム内の捜索範囲内の画素データを格納するこ
とにより、２つの参照フレームを用いた動きベクトル検
出が、マッチングを計算する演算手段が１つで済むう
え、参照するフレームを切替える際、前記第２の記憶手
段の画素を入れ変えることなく行なうことができる。According to the present invention, with the above-described structure, two reference frames are stored in the motion vector detecting apparatus for a moving image by storing the pixel data within the search range in the two reference frames in the second storage means. The motion vector detection used can be performed by using only one calculating means for calculating the matching and when switching the frame to be referred to, without changing the pixels of the second storage means.
【００１６】本発明の第２，３の動きベクトル検出装置
においては、第１の記憶手段と第２の記憶手段のそれぞ
れに１またはｎ画素間引きした画素データを格納し、ブ
ロックマッチングによる動きベクトル検出に特化したデ
ータの出力タイミングを提案することにより１またはｎ
画素精度の動きベクトルの検出をパイプライン処理で高
速に実現する。In the second and third motion vector detecting devices of the present invention, the pixel data thinned out by 1 or n pixels is stored in each of the first storage means and the second storage means, and the motion vector detection by block matching is performed. 1 or n by proposing the output timing of data specialized for
High-speed detection of motion vectors with pixel accuracy is achieved by pipeline processing.
【００１７】特に第３の動きベクトル検出装置において
は、参照フレーム内画素データがパイプライン処理のた
めに同時刻に２個のデータが連続的に必要となる場合で
も、画素データ供給のための処理時間のみを２倍にする
という機能を、あるいは２個の画素データ供給手段を付
加することなく参照フレームからの画像データの供給が
可能となる。Particularly, in the third motion vector detecting apparatus, even if two pieces of data in the reference frame require two pieces of data continuously at the same time for pipeline processing, the processing for supplying pixel data is performed. The image data can be supplied from the reference frame without the function of doubling only the time or adding two pixel data supplying means.
【００１８】本発明の第４，５の動きベクトル検出装置
において、被動きベクトル検出フレームの画像の種類が
Ｐ画像かＢ画像であるかの識別機能を持つようにしたこ
とにより、画像の種類に応じ、Ｂ画像の場合は、前方向
予測のための参照フレーム内の探索範囲の画素データと
逆方向予測のための参照フレーム内の探索範囲の画素デ
ータを、Ｐ画像の場合は、前方向予測のための参照フレ
ーム内の２つの探索範囲の画素データを前記第２の記憶
手段に格納させることにより、Ｂ画像に関しては両方向
予測がＰ画像に関しては動きベクトル検出範囲を拡大し
た前方向予測が可能となる。これにより、特にＰ画像に
関してはフレーム間の動きが大きい場合も動き補償が可
能となる。In the fourth and fifth motion vector detecting devices of the present invention, the motion vector detection frame has a function of discriminating whether the image type of the motion vector detection frame is a P image or a B image. Accordingly, in the case of the B image, the pixel data of the search range in the reference frame for the forward prediction and the pixel data of the search range in the reference frame for the backward prediction are used, and in the P image, the forward prediction is performed. By storing the pixel data of the two search ranges in the reference frame for the above, in the second storage means, it is possible to perform the bidirectional prediction for the B image and the forward prediction in which the motion vector detection range is expanded for the P image. Becomes As a result, it is possible to perform motion compensation even when there is a large amount of motion between frames, especially for P images.
【００１９】本発明の第６の動きベクトル検出装置にお
いては、被動き検出フレームの画素及び参照フレームの
画素が間引かれて、一部分の画素を用いてブロックマッ
チングを行なっても、正確な動きベクトルが検出するこ
とができることと同時に、同じ探索範囲における第１の
記憶手段と第２の記憶手段に格納するデータ量を大幅に
減じ、装置規模を小さくすることが可能となる。In the sixth motion vector detecting apparatus of the present invention, even if the pixels of the motion detected frame and the pixels of the reference frame are thinned out and block matching is performed using a part of the pixels, an accurate motion vector is obtained. Can be detected, and at the same time, the amount of data stored in the first storage means and the second storage means in the same search range can be significantly reduced, and the device scale can be reduced.
【００２０】さらに、低域フィルタ通過後のデータを第
３の記憶手段に出力し、前記第２の記憶手段は第３の記
憶手段からの画素データを、改めて低域通過フィルタ手
段を施すことなく入力して、次以降の被動き検出フレー
ムに対する低域通過フィルタを施した後の参照フレーム
画素として使用することが可能となり、参照フレーム内
画素データを前記第２の記憶手段へ格納する間の処理が
簡略化される。Further, the data after passing through the low pass filter is output to the third storage means, and the second storage means does not apply the low pass filter means to the pixel data from the third storage means. It becomes possible to input and use as reference frame pixels after low-pass filtering for subsequent motion detection frames, and processing during storage of reference frame pixel data in the second storage means. Is simplified.
【００２１】被動きベクトル検出フレームの被ブロック
マッチング領域が、画像の上下左右の境界に存在する場
合、ある候補ベクトルに関しては、図１２に示すように
マッチングをとる時の参照フレームの被マッチング領域
はＵのようになり、領域Ｕ全体が、画像領域に含まれな
くなる場合が生じる。When the block matching area of the motion vector detection frame exists at the upper, lower, left and right boundaries of the image, the matching area of the reference frame at the time of matching as shown in FIG. It becomes like U, and the whole area U may not be included in the image area.
【００２２】この時の候補ベクトルは意味のないもので
あり、如何なる場合も、この候補ベクトルは検出結果の
動きベクトルとなってはならない。The candidate vector at this time is meaningless, and in any case, this candidate vector should not be the motion vector of the detection result.
【００２３】本発明の第７の動きベクトル検出装置にお
いて、意味のない候補ベクトルに対する前記誤差の絶対
値の総和を、前記比較手段へ出力させない機能を有する
ことで、動きベクトルの誤検出による画質劣化を防ぐ。In the seventh motion vector detecting device of the present invention, by having a function of not outputting the total sum of the absolute values of the errors for the meaningless candidate vector to the comparing means, the image quality is deteriorated due to the erroneous detection of the motion vector. prevent.
【００２４】[0024]
【実施例】第１の動画像の動きベクトル検出装置を図１
を用いて説明する。第１の記憶手段１０１に被動きベク
トル検出フレームの動きベクトル検出対象ブロック内画
素データ１１を、第２の記憶手段１０２に２枚の参照フ
レームの探索領域の画素データ１２を格納する。前記第
１の記憶手段に格納された画素データ１１と、前記第２
の記憶手段に格納された中の第１の参照フレームの画素
データ１２′から、演算手段１０３は１つの候補ベクト
ルに関してブロックマッチングを行ない候補ベクトルに
関する誤差の絶対値の総和１３を比較手段１０４に出力
する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT FIG. 1 shows a first motion vector motion vector detecting device.
Will be explained. The first storage means 101 stores the pixel data 11 in the motion vector detection target block of the motion vector detection frame, and the second storage means 102 stores the pixel data 12 of the search areas of the two reference frames. The pixel data 11 stored in the first storage means;
From the pixel data 12 ′ of the first reference frame stored in the storage means, the calculation means 103 performs block matching for one candidate vector and outputs the sum 13 of absolute values of the error regarding the candidate vector to the comparison means 104. To do.
【００２５】比較手段１０４では、よりマッチング度が
高い、すなわち前記総和１３が最小値格納レジスタの値
１６よりも小さければ最小値格納レジスタ１０５に総和
１３を出力し、さらに動きベクトル格納レジスタ１０６
のデータをこの候補ベクトルに書き換え格納する。In the comparison means 104, if the degree of matching is higher, that is, the sum 13 is smaller than the value 16 of the minimum value storage register, the sum 13 is output to the minimum value storage register 105, and further the motion vector storage register 106.
The data of is rewritten into this candidate vector and stored.
【００２６】この処理を全ての候補ベクトルに対して繰
り返し行なうことによって、動きベクトル格納レジスタ
１０６に最もマッチング度が高い動きベクトルが格納さ
れ、また最小値格納レジスタ１０５には最もマッチング
度が高い動きベクトルに対する誤差の絶対値の総和の値
が格納される。By repeating this process for all candidate vectors, the motion vector with the highest matching degree is stored in the motion vector storage register 106, and the motion vector with the highest matching degree is stored in the minimum value storage register 105. The sum of the absolute values of the error for is stored.
【００２７】続いて、前記第１の記憶手段に格納された
画素データと前記第２の記憶手段に格納された中の第２
の参照フレームの画素データを用い、さらに候補ベクト
ルを格納するレジスタを動きベクトル格納レジスタ１０
６′に変え、同様の手順で参照フレーム２に対する動き
ベクトルを検出する。Next, the pixel data stored in the first storage means and the second pixel data stored in the second storage means.
Using the pixel data of the reference frame of the motion vector storage register 10
6 ', and the motion vector for the reference frame 2 is detected by the same procedure.
【００２８】本発明に係わる第２，第３の動きベクトル
検出装置を実現する一実施例を図１〜図６を用いて説明
する。図２に示すように、被動き検出ブロックを４×４
画素、参照フレームの探索範囲を１２×１２画素とする
ことにより、候補ベクトルを図３の座標で示される９×
９とした場合について説明する。ここでは、プロセッサ
スライスを１つで行なう場合について説明する。An embodiment for realizing the second and third motion vector detecting devices according to the present invention will be described with reference to FIGS. As shown in FIG. 2, the motion detection block is 4 × 4.
By setting the search range of pixels and the reference frame to 12 × 12 pixels, the candidate vector is set to 9 × 9 shown by the coordinates in FIG.
The case of 9 will be described. Here, a case where one processor slice is used will be described.
【００２９】参照フレームの探索領域のブロックの画素
データを前記第２の選択手段に送る方法を図４を用いて
説明する。 １．左上の画素から下に向かって順に、探索範囲の向か
って左から第１列目、第２列めの２つずつのデータ２０
をそれぞれ同時に出力する。ここで、プロセッサスライ
スの数が偶数個の時の実施例では前記第２の記憶手段１
０２において１つのデータの上位ビットを第１列の画素
データ、下位ビットを第２列の画素データとして記憶す
ることによって、２４画素分のデータを１２クロックで
出力し、各データを図４のように上位ビットと下位ビッ
トすなわち、奇数カラム画素データ２１と偶数カラム画
素データ２２に分けることにより実現することもでき
る。 ２．第１列、第２列の画素データを前記第２の選択手段
１２０にそれぞれ参照画素データ２１、参照画素データ
２２として送る。図５（ａ）に示すように、この動作に
おいては、前記第２の選択手段１０２に送る前段で第２
列のデータに対してのみ画素遅延手段１２１により９画
素遅延を行なっておく。 ３．第Ｋ列の画素データが第（Ｋ−１）列の９クロック
遅延となる関係を満たすように第１列から第４列までの
データを１，２と同様の方法で前記第２の選択手段の第
（Ｋ−１）列の画素データと第Ｋ列の画素データを前記
端子２１と前記端子２２に出力する。 ４．３の動作の完了直後に、３の動作をデータを第２列
から第５列の画素データとして同様に行なう。 ５．第３列から第６列、第４列から第７列の順で４の動
作を第９列から第１２列のデータを送るまで続ける。 以上１から５に従って出力する画素データを４個の前記
第２の選択手段１２０の全てに共通に入力する。A method of sending pixel data of a block in the search area of the reference frame to the second selecting means will be described with reference to FIG. 1. Two pieces of data 20 in the first column and the second column from the left in the search range in order from the upper left pixel toward the bottom.
Are output simultaneously. Here, in the embodiment when the number of processor slices is an even number, the second storage means 1 is used.
In 02, the upper bits of one data are stored as the pixel data of the first column and the lower bits are stored as the pixel data of the second column, so that the data for 24 pixels is output in 12 clocks, and each data is as shown in FIG. It can also be realized by dividing the upper bits and the lower bits, that is, the odd column pixel data 21 and the even column pixel data 22. 2. The pixel data of the first and second columns are sent to the second selecting means 120 as reference pixel data 21 and reference pixel data 22, respectively. As shown in FIG. 5 (a), in this operation, the second stage is sent before the second selecting means 102.
The pixel delay means 121 delays the 9 pixels only for the data in the column. 3. The second selection means is used in the same manner as 1 and 2 for the data from the first column to the fourth column so that the pixel data of the Kth column satisfies the relationship of 9 clock delay of the (K-1) th column. The pixel data of the (K-1) th column and the pixel data of the Kth column are output to the terminals 21 and 22. Immediately after the completion of the operation of 4.3, the operation of 3 is similarly performed by using the data as the pixel data of the second to fifth columns. 5. The fourth operation is continued in the order of the third to sixth columns and the fourth to seventh columns until the data in the ninth to twelfth columns is sent. Pixel data output according to the above 1 to 5 is commonly input to all of the four second selecting means 120.
【００３０】次に、被動きベクトル検出ブロックのデー
タを格納するレジスタ１２２へ格納するデータ内容につ
いて説明する。連結されているプロセッサエレメント１
２３を先に処理の行なわれる方から順にＰＥ1 ，Ｐ
Ｅ2 ，ＰＥ3 ，ＰＥ4 とすると、ＰＥi 入力するレジス
タ１２２には第ｉ行の画素データを格納する。レジスタ
１２２に格納されたデータは演算手段１０３の動作時
に、次述する図５（ｂ）に示すタイミングで、読み出す
ことが可能となるように格納されている。Next, the data contents stored in the register 122 for storing the data of the motion vector detection block will be described. Processor element 1 connected
23, PE 1 and P
If E 2 , PE 3 and PE 4 are set, the pixel data of the i-th row is stored in the register 122 to which PE i is input. The data stored in the register 122 is stored so that it can be read at the timing shown in FIG.
【００３１】被動きベクトル検出ブロック内の画素デー
タ２６が演算手段１０３を動作させるために必要とする
データ出力タイミングについて説明する。まず第ｉ行、
第１列目のデータはｉが１増える毎に１クロックずつ遅
延させて連続９クロック読み出される。つまり、 第１行第１列目のデータは、１〜９クロック目の期間 第２行第１列目のデータは、２〜１０クロック目の期間 第３行第１列目のデータは、３〜１１クロック目の期間 第４行第１列目のデータは、４〜１２クロック目の期間 読み出されることになる。The data output timing required for the pixel data 26 in the motion vector detection block to operate the arithmetic means 103 will be described. First line i,
The data in the first column is continuously read for 9 clocks with a delay of 1 clock each time i increases by 1. That is, the data in the first row and the first column is in the period of 1 to 9 clocks, the data in the second row and the first column is in the period of 2 to 10 clocks, and the data in the third row and the first column is 3 During the 11th clock, the data in the 4th row and 1st column is read during the 4th to 12th clocks.
【００３２】さらに、各レジスタに関して９クロック後
に第２列目のデータが読み出される。つまり、 第１行第２列目のデータは、１０〜１８クロック目の期
間 第２行第２列目のデータは、１１〜１９クロック目の期
間 第３行第２列目のデータは、１２〜２０クロック目の期
間 第４行第２列目のデータは、１３〜２１クロック目の期
間 読み出されることになる。Further, the data of the second column is read after 9 clocks for each register. That is, the data in the first row and the second column is in the period of 10 to 18 clocks, the data in the second row and the second column is the period in the 11th to 19th clocks, and the data in the third row and the second column is 12 ˜20th clock period The data of the 4th row and 2nd column will be read during the 13th to 21st clock periods.
【００３３】以降第３列〜第４列の画素データに関して
も、各レジスタに関して９クロックごとにデータを入れ
換え、入れ換えたデータは９クロックの間データの読み
出しが行なわれる。以上４列のデータの読み出しを計９
回繰り返す。ただし第ｉ回目の開始時刻は、図５（ｂ）
にも示す通り、第（ｉ−１）回目の右下端の画素の読み
出しの次クロックのタイミングで行なう。With respect to the pixel data of the third to fourth columns thereafter, the data is exchanged for each register every 9 clocks, and the exchanged data is read out for 9 clocks. A total of 9 readings of the above 4 columns of data
Repeat times. However, the start time of the i-th time is shown in FIG.
As also shown in, the reading is performed at the timing of the next clock of the (i-1) th reading of the pixel at the lower right corner.
【００３４】前述した、被動きベクトル検出ブロック内
画素と、参照フレームの探索領域のブロックの画素デー
タのデータタイミングに沿って、演算手段１０３は図４
のような構成を持って、候補ベクトルに対する誤差の絶
対値の総和を求める。The calculating means 103 operates in accordance with the data timing of the pixel in the motion vector detection block and the pixel data of the block in the search area of the reference frame described above.
The sum of the absolute values of the errors with respect to the candidate vector is obtained by using the above-mentioned configuration.
【００３５】参照フレームのブロック内画素データ（以
下、第Ｉ行、第Ｊ列の画素をＲijとする）と被動き検出
ブロックの画素データ（以下、第Ｉ行、第Ｊ列の画素を
Ｃijとする）の入力タイミングは、前記のタイミングを
満たすように入力されているものとする。Pixel data in the block of the reference frame (hereinafter, pixels in the I-th row and the J-th column are referred to as R ij ) and pixel data of the motion detection block (hereinafter, pixels in the I-th row and the J-th column are C ij ) is input so as to satisfy the above timing.
【００３６】また、ここで用いる演算手段１０３の中で
使用されるプロセッサエレメントＰＥi は、図６に示す
構成を持ち、端子２４からＰＥi-1 からの出力を、端子
２５からＲijを端子２６からＣijを入力とし、差分絶対
値演算器１３０でＲijとＣijの差分の絶対値を計算して
誤差データ２７を加算器１３１へ出力し、加算器１３１
はＰＥi-1 からの出力２４と誤差データ２７を加算した
値２８をレジスタ１３２に格納し、次クロックにレジス
タ１３２のデータを出力することによって誤差の絶対値
の累算値を出力する。但し、ＰＥ1 は、演算の初期値ま
たは、ＰＥの後に続くデータ遅延手段１２４の出力２３
を端子２４の入力とする。Further, the processor element PE i used in the arithmetic means 103 used here has the configuration shown in FIG. 6, and outputs from the terminal 24 to PE i-1 and from terminal 25 to R ij . 26 receives C ij as an input, the difference absolute value calculator 130 calculates the absolute value of the difference between R ij and C ij , and outputs the error data 27 to the adder 131.
Stores the value 28 obtained by adding the output 24 from PE i-1 and the error data 27 in the register 132, and outputs the data of the register 132 at the next clock to output the accumulated value of the absolute value of the error. However, PE 1 is the initial value of the operation or the output 23 of the data delay means 124 following the PE.
Is an input of the terminal 24.
【００３７】次に、演算手段の動作について説明する。 １．演算開始１クロック目に、ＰＥ1 に、端子２４から
初期値０と、端子２５からＲ11と、端子２６からＣ11を
入力し、Ｒ11とＣ11の差分の絶対値（図３中の候補ベク
トル（−４，−４）のための演算）を求める。このと
き、ＰＥ2 からＰＥ4 も演算動作を行なってもよいが、
この場合は意味のない値を用いた演算を行なうことにな
り、結果には考慮されない。 ２．２クロック目において、ＰＥ1 に、端子２４から初
期値０と、端子２５からＲ12と、端子２６からＣ11を入
力し、Ｒ13とＣ11の差分の絶対値（図３中の候補ベクト
ル（−４，−３）のための演算）を求めると同時にＰＥ
2 に、端子２４からＰＥ1 の出力と、端子２５からＲ12
と、端子２６からＣ12を入力し、Ｒ12とＣ11の差分の絶
対値（図３中の候補ベクトル（−４，−４）のための演
算）とＰＥ1 の出力の和を求める。このとき、ＰＥ3 か
らＰＥ4 も演算動作を行なってもよいが、この場合は意
味のない値を用いた演算を行なうことになり、結果には
考慮されない。 ３．３クロック目において、ＰＥ1 に、端子２４から初
期値０と、端子２５からＲ13と、端子２６からＣ11を入
力し、Ｒ13とＣ11の差分の絶対値（図３中の候補ベクト
ル（−４，−２）のための演算）を求めると同時に、Ｐ
Ｅ2 に、端子２４からＰＥ1 の出力と、端子２５からＲ
13と、端子２６からＣ12を入力し、Ｒ13とＣ11の差分の
絶対値（図３中の候補ベクトル（−４，−３）のための
演算）とＰＥ1 の出力の和を求め、さらにＰＥ3 に、端
子２４からＰＥ2 の出力と、端子２５からＲ13と、端子
２６からＣ13を入力し、Ｒ13とＣ13の差分の絶対値（図
３中の候補ベクトル（−４，−２）のための演算）とＰ
Ｅ2 の出力の和を求める。このとき、ＰＥ4 も演算動作
を行なってもよいが、この場合は意味のない値を用いた
演算を行なうことになり、結果には考慮されない。 ４．４クロック目において、ＰＥ1 に、端子２４から初
期値０と、端子２５よりＲ14と、端子２６からＣ11を入
力し、Ｒ14とＣ11の差分の絶対値（図３中の候補ベクト
ル（−４，−１）のための演算）を求めると同時に、Ｐ
Ｅ2 に、端子２４からＰＥ1 の出力と、端子２５からＲ
14と、端子２６からＣ12を入力し、Ｒ14とＣ11の差分の
絶対値（図３中の候補ベクトル（−４，−２）のための
演算）とＰＥ1 の出力の和を求め、さらにＰＥ3 に、端
子２４からＰＥ2 の出力と、端子２５からＲ14と、端子
２６からＣ13を入力し、Ｒ14とＣ13の差分の絶対値（図
３中の候補ベクトル（−４，−３）のための演算）とＰ
Ｅ2 の出力の和を求め、さらにＰＥ4 に、端子２４から
ＰＥ3 の出力と、端子２５からＲ14と、端子２６からＣ
14を入力し、Ｒ14とＣ14の差分の絶対値（図３中の候補
ベクトル（−４，−４）のための演算）とＰＥ3 の出力
の和を求める。 ５．５から９クロック目に関しては第ｉクロック目の動
作はＰＥ1 に、端子２４から初期値０と、端子２５から
Ｒ1iと、端子２６からＣ11を入力し、Ｒ1iとＣ11の差分
の絶対値（第５から第９クロック目に関しては図３中の
候補ベクトル（−４，０）から（−４，＋４）のための
演算）を求めると同時に、ＰＥ2 に、端子２４からＰＥ
1 の出力と、端子２５からＲ1iと、端子２６からＣ12を
入力し、Ｒ1iとＣ11の差分の絶対値（第５から第９クロ
ック目に関しては図３中の候補ベクトル（−４，−１）
から（−４，＋３）のための演算）とＰＥ1 の出力の和
を求め、さらにＰＥ3 に、端子２４からＰＥ2 の出力
と、端子２５からＲ1iと、端子２６からＣ13を入力し、
Ｒ1iとＣ13の差分の絶対値（第５から第９クロックめに
関しては図３中の候補ベクトル（−４，−２）から（−
４，＋２）のための演算）とＰＥ2 の出力の和を求め、
さらにＰＥ4 に、端子２４からＰＥ3 の出力と、端子２
５からＲ1iと、端子２６からＣ14を入力し、Ｒ1iとＣ14
の差分の絶対値（第５から第９クロックめに関しては図
３中の候補ベクトル（−４，−３）から（−４，＋１）
のための演算）とＰＥ3 の出力の和を求め、さらにＰＥ
4 の出力（第５から第９クロック目に関しては図３中の
候補ベクトル（−４，−４）から（−４，０）のための
データ）を５画素遅延手段１２４へ送る、という処理を
行なう。 ６．１０クロック目以降に関する動作においては、ＰＥ
1 の端子２４の入力を５画素遅延手段１２４の出力デー
タ２３とする。 ７．１０クロック目から１８クロック目の動作におい
て、第ｉクロック目の動作は５に示した動作の中で１０
クロック目はＰＥ1 に、端子２５からの入力を前記第２
の選択手段１２０によりＲ21を、ＰＥ2 に、端子２５か
らの入力を前記第２の選択手段１２０によりＲ1 10を、
ＰＥ3 に、端子２５からの入力を前記第２の選択手段１
２０によりＲ1 10を、ＰＥ4 に、端子２５からの入力を
前記第２の選択手段１２０によりＲ1 10を選択する。１
１クロック目はＰＥ1 に、端子２５からの入力を前記第
２の選択手段１２０によりＲ22を、ＰＥ2 に、端子２５
からの入力を前記第２の選択手段１２０によりＲ22を、
ＰＥ3 に、端子２５からの入力を前記第２の選択手段１
２０によりＲ1 11を、ＰＥ4 に、端子２５からの入力を
前記第２の選択手段１２０によりＲ1 11を選択する。１
２クロック目はＰＥ1 に、端子２５からの入力を前記第
２の選択手段１２０によりＲ23を、ＰＥ2 に、端子２５
からの入力を前記第２の選択手段１２０によりＲ23を、
ＰＥ3 に、端子２５からの入力を前記第２の選択手段１
２０によりＲ23を、ＰＥ4 に、端子２５からの入力を前
記第２の選択手段１２０によりＲ1 12を選択する。１３
から１８クロック目は全てのＰＥ１２５の端子２５から
順にＲ24からＲ29を入力する。各時刻において、各ＰＥ
の各端子２６からは、前述したタイミングにしたがって
セットされている、レジスタの画素データを入力する。 ８．１９から２７クロック目、２８から３６クロック目
は６の動作において、図５のように端子２５への入力Ｒ
ijの列要素２の部分をそれぞれ３, ４に列要素１の部分
をそれぞれ２，３にして処理する。 ９．３７から４５クロック目は７の動作に引きつづいて
Ｒ49からＲ4 12を用いて、特に３７クロック目から４０
クロック目で候補ベクトル（−４，＋１）から（−４，
＋４）の誤差の絶対値の総和のための演算を行なう。こ
こで、第３７クロック目から４５クロック目における画
素遅延手段１２４からの出力データ２３は、図５（ｃ）
に示すように、候補ベクトル（−４，−４）から（−
４，＋４）までにおけるブロックマッチングの誤差の絶
対値の総和として比較手段１０４へ出力される。なお、
４１クロック以降４５クロックまでのＰＥにおける演算
は、ブロックマッチングにおいて意味を持たない。以上
１から９までの動作によって、候補ベクトルの列要素が
−４における、誤差絶対値の総和を求める演算が完了す
る。 １０．１から９の動作をさらに８回、計９回繰り返す。
但し、繰り返す毎に、Ｒijの列要素を全て＋１して行な
う。この８回の繰り返しで、候補ベクトル（−３，−
４）から（−３，＋４）まで、（−２，−４）から（−
２，＋４）まで…（＋４，−４）から（＋４，＋４）ま
での９×９の候補ベクトルに対する誤差絶対値の総和が
求められる。Next, the operation of the calculating means will be described. 1. At the first clock of the operation start, the initial value 0 from the terminal 24, R 11 from the terminal 25, and C 11 from the terminal 26 are input to PE 1 , and the absolute value of the difference between R 11 and C 11 (in FIG. Calculation of candidate vector (-4, -4)). At this time, PE 2 to PE 4 may also perform the arithmetic operation,
In this case, a calculation using a meaningless value is performed, and it is not considered in the result. At the 2.2th clock, the initial value 0 from the terminal 24, the R 12 from the terminal 25, and the C 11 from the terminal 26 are input to PE 1 , and the absolute value of the difference between R 13 and C 11 (see FIG. 3). PE at the same time as obtaining the candidate vector (operation for -4, -3)
2 , output of PE 1 from terminal 24 and R 12 from terminal 25
Then, C 12 is input from the terminal 26 and the sum of the absolute value of the difference between R 12 and C 11 (calculation for the candidate vector (−4, −4) in FIG. 3) and the output of PE 1 is obtained. At this time, PE 3 to PE 4 may also perform the arithmetic operation, but in this case, an arithmetic operation using a meaningless value is performed, and it is not considered in the result. At the 3.3th clock, the initial value 0 from the terminal 24, R 13 from the terminal 25, and C 11 from the terminal 26 are input to PE 1 , and the absolute value of the difference between R 13 and C 11 (see FIG. 3). At the same time as obtaining the candidate vector (operation for -4, -2), P
The output of PE 1 from terminal 24 and R from terminal 25 to E 2.
13 and C 12 from the terminal 26 are input, and the sum of the absolute value of the difference between R 13 and C 11 (operation for the candidate vector (−4, −3) in FIG. 3) and the output of PE 1 is obtained. Further, the output of PE 2 from the terminal 24, the input of R 13 from the terminal 25, and the input of C 13 from the terminal 26 are input to PE 3 , and the absolute value of the difference between R 13 and C 13 (candidate vector (- 4, -2) and P for
Find the sum of the outputs of E 2 . At this time, PE 4 may also perform an arithmetic operation, but in this case, an arithmetic operation using a meaningless value is performed, and it is not considered in the result. At the 4.4th clock, the initial value 0 from the terminal 24, R 14 from the terminal 25, and C 11 from the terminal 26 are input to PE 1 , and the absolute value of the difference between R 14 and C 11 (see FIG. 3). At the same time as obtaining the candidate vector (operation for -4, -1), P
The output of PE 1 from terminal 24 and R from terminal 25 to E 2.
14 and C 12 from the terminal 26 are input, and the sum of the absolute value of the difference between R 14 and C 11 (calculation for the candidate vector (−4, −2) in FIG. 3) and the output of PE 1 is obtained. Further, the output of PE 2 from terminal 24, the input of R 14 from terminal 25, and the input of C 13 from terminal 26 are input to PE 3 , and the absolute value of the difference between R 14 and C 13 (candidate vector (- 4, 3) and P for
The sum of the outputs of E 2 is obtained, and the output of PE 3 from terminal 24, the output of terminal 25 to R 14, and the output of terminal 26 to C are obtained from PE 4.
14 is input, and the sum of the absolute value of the difference between R 14 and C 14 (calculation for the candidate vector (−4, −4) in FIG. 3) and the output of PE 3 is obtained. Regarding the 5.5th to 9th clocks, the operation of the i-th clock is input to PE 1 by inputting an initial value 0 from the terminal 24, R 1i from the terminal 25, and C 11 from the terminal 26, and inputting R 1i and C 11 . the absolute value of the difference (from the fifth respect ninth clock cycle candidate vectors in FIG. 3 (-4, 0) (-4, +4) operation for) the finding at the same time, the PE 2, from the terminal 24 PE
The output of 1 and R 1i from the terminal 25 and C 12 from the terminal 26 are input, and the absolute value of the difference between R 1i and C 11 (for the fifth to ninth clocks, the candidate vector (-4 , -1)
From (operation for (−4, +3)) and the output of PE 1 are further input to PE 3 , the output of PE 2 from terminal 24, R 1i from terminal 25, and C 13 from terminal 26. Then
The absolute value of the difference between R 1i and C 13 (from the candidate vector (−4, −2) in FIG.
4, +2)) and the output of PE 2 are summed,
Further, to PE 4 , the output of PE 3 from terminal 24 and terminal 2
Input R 1i from 5 and C 14 from the terminal 26, and input R 1i and C 14
The absolute value of the difference between the candidate vectors (-4, -3) to (-4, +1) in FIG. 3 for the fifth to ninth clocks.
For PE) and the output of PE 3
The process of sending the output of 4 (data for the candidate vectors (-4, -4) to (-4,0) in FIG. 3 for the 5th to 9th clocks) to the 5 pixel delay means 124. To do. 6. For operations related to the 10th clock and later, PE
The input of the terminal 24 of 1 is used as the output data 23 of the 5-pixel delay means 124. 7. From the 10th clock to the 18th clock, the operation of the i-th clock is 10 out of the operations shown in 5.
At the second clock, the input from terminal 25 is input to PE 1
Of R 21 by the selection means 120, the PE 2, the R 1 10 by the second selection means 120 inputs from the terminal 25,
The input from the terminal 25 is input to the PE 3 by the second selection means 1
The R 1 10 by 20, the PE 4, by the second selection means 120 inputs from the terminal 25 selects the R 1 10. 1
At the first clock, PE 1 is input, the input from the terminal 25 is sent to R 22 by the second selecting means 120, PE 2 and the terminal 25.
The input from the R 22 by the second selecting means 120,
The input from the terminal 25 is input to the PE 3 by the second selection means 1
The R 1 11 by 20, the PE 4, by the second selection means 120 inputs from the terminal 25 selects the R 1 11. 1
At the second clock, PE 1 is fed to the terminal 25, and the input from the terminal 25 is fed to R 23 by the second selecting means 120 to PE 2 and the terminal 25.
The input from the above is selected by the second selecting means 120 as R 23 ,
The input from the terminal 25 is input to the PE 3 by the second selection means 1
20 selects R 23 , PE 4 and the input from the terminal 25 select R 1 12 by the second selecting means 120. Thirteen
From the 18th clock, R 24 to R 29 are sequentially input from the terminals 25 of all PEs 125. Each PE at each time
The pixel data of the register, which is set according to the above-described timing, is input from each terminal 26 of the. 8. From the 19th to 27th clocks, 28th to 36th clocks, in the operation of 6, the input R to the terminal 25 as shown in FIG.
The column element 2 portion of ij is set to 3, 4 and the column element 1 portion is set to 2 and 3, respectively. 9. From the 37th clock to the 45th clock, use R 49 to R 4 12 following the 7th operation, especially from the 37th clock to the 40th clock.
At the clock, from candidate vector (-4, +1) to (-4,
+4) The calculation for the total sum of the absolute values of the errors is performed. Here, the output data 23 from the pixel delay means 124 at the 37th clock to the 45th clock is shown in FIG.
, The candidate vector (-4, -4) to (-
The sum of absolute values of block matching errors up to 4, +4) is output to the comparison means 104. In addition,
Operations in the PE from 41 clocks to 45 clocks have no meaning in block matching. Through the operations from 1 to 9 above, the calculation for obtaining the sum of absolute error values when the column element of the candidate vector is -4 is completed. The operations from 10.1 to 9 are repeated 8 more times, for a total of 9 times.
However, every time it is repeated, the column elements of R ij are all incremented by +1. By repeating this eight times, the candidate vector (-3,-
4) to (-3, +4), (-2, -4) to (-
2, +4) ... (+4, -4) to (+4, +4) for the 9 × 9 candidate vector, the sum of absolute error values is obtained.
【００３８】ここで述べた例以外は、例えば被動きベク
トル検出ブロックをＭにし、候補ベクトルの列要素数を
Ｖ、行要素数をＵにした場合は、回路構成では、プロセ
ッサスライスに属するＰＥの数をＭ個にし、画素遅延手
段におけるデータ遅延数を（Ｖ−Ｍ）にし、Other than the example described here, for example, when the motion vector detection block is M, the number of column elements of the candidate vector is V, and the number of row elements is U, in the circuit configuration, PEs belonging to the processor slice are The number is M, and the number of data delays in the pixel delay means is (VM),
【００３９】データタイミングとしては、参照フレーム
の画素データのＩ列めの先頭データと（Ｉ＋１）列目の
先頭データの間の遅延数をＶとし、回路構成を考慮した
前述の演算動作の１から９をＵ回繰り返す。As the data timing, the delay number between the head data of the I-th column and the head data of the (I + 1) -th column of the pixel data of the reference frame is set to V, and from the above-mentioned operation 1 considering the circuit configuration. Repeat 9 times U times.
【００４０】また、図１０のように、プロセッサスライ
スをＰ個（Ｐは２の整数乗）と連結して持つ場合は、被
動き検出フレームのブロックのデータを格納するレジス
タにおいてＩ番目のプロセッサスライスに（Ｉ＋ＰＱ）
列目（Ｑは整数）のデータを格納するようにし、回路構
成を考慮した前述の演算動作の１から９の繰り返し数を
１／Ｎとすることで、明らかに実現できる。When P processor slices are connected to P (P is an integer power of 2) as shown in FIG. 10, the I-th processor slice in the register for storing the data of the block of the motion detection frame. To (I + PQ)
It is apparently realized by storing the data of the column (Q is an integer) and setting the number of repetitions of 1 to 9 of the above-described arithmetic operation in consideration of the circuit configuration to 1 / N.
【００４１】図７（ａ），（ｂ）は本発明に関わる第４
の動きベクトル検出装置を実現する一実施例のブロック
図である。前記第１の発明の動きベクトル検出装置に動
きベクトル決定手段１０８を付加し、動きベクトル検出
方式決定手段１０８は画像種類データ７０を入力し、Ｐ
画像の場合、２つの動きベクトル格納レジスタ１０６の
片方を無効にする。Ｂ画像の場合、両方を有効にする。7 (a) and 7 (b) show a fourth embodiment of the present invention.
3 is a block diagram of an embodiment for realizing the motion vector detecting device of FIG. Motion vector determination means 108 is added to the motion vector detection device of the first aspect of the invention, and the motion vector detection method determination means 108 inputs the image type data 70 and P
In the case of an image, one of the two motion vector storage registers 106 is invalidated. For B images, both are enabled.
【００４２】あるいは、Ｐ画像の場合、２枚の参照フレ
ーム内探索領域を格納することができる第２の記憶手段
１０２への入力画素として前方向予測のための１枚の参
照フレームの２つの探索領域の画素データを入力する。
このようにすることにより、動きベクトル検出のため
の、誤差の絶対値を求める部分は全く変更することな
く、画像種類による動きベクトルの検出方法の変更を実
現できる。Alternatively, in the case of a P image, two searches for one reference frame for forward prediction are performed as input pixels to the second storage means 102 capable of storing two intra-reference-frame search areas. Input the pixel data of the area.
By doing so, it is possible to change the method of detecting the motion vector according to the image type without changing the part for obtaining the absolute value of the error for detecting the motion vector.
【００４３】図８（ａ），（ｂ）は本発明に関わる第５
の動きベクトル検出装置を説明するための、（ａ）はＢ
画像、（ｂ）はＰ画像における、被動ベクトル検出ブロ
ックと、参照フレームの探索領域の関係を表すものであ
る。FIGS. 8 (a) and 8 (b) show the fifth embodiment of the present invention.
(A) for explaining the motion vector detecting device of FIG.
Image (b) shows the relationship between the moving vector detection block and the search area of the reference frame in the P image.
【００４４】Ｍ×Ｍ画像の被動きベクトル検出ブロック
に対して、１枚の参照フレームを図８（ａ）に示すよう
に、被動きベクトル検出ブロックの左上の画素の座標の
位置（Ｘ，Ｙ）としたとき参照フレームの探索領域の左
上の画素の座標を（Ｘ−Ｎ，Ｙ−Ｎ）とするようにした
（Ｍ＋２Ｎ）×（Ｍ＋２Ｎ）の探索領域を設定すると、
動きベクトルの検出可能範囲は水平垂直共に＋Ｎから−
Ｎとなる。For the motion vector detection block of the M × M image, as shown in FIG. 8A, one reference frame is located at the coordinate position (X, Y) of the upper left pixel of the motion vector detection block. ), The search area of (M + 2N) × (M + 2N) is set such that the coordinates of the upper left pixel of the search area of the reference frame are set to (X−N, Y−N).
The motion vector detectable range is from + N to − for both horizontal and vertical directions.
N.
【００４５】Ｂ画像に対しては、２枚の参照フレームに
対して前記の探索領域に設定し、第２の記憶手段に格納
することで、２枚の参照フレームに対する水平、垂直共
に−Ｎから＋Ｎの動きベクトル検出範囲を得る。For the B image, two reference frames are set in the search area and stored in the second storage means, so that the horizontal and vertical directions of the two reference frames are changed from -N. Obtain a motion vector detection range of + N.
【００４６】一方、Ｐ画像に対しては、１枚の参照フレ
ームの探索領域を図８（ｂ）のように、被動きベクトル
検出ブロックの左上の画素の座標の位置（Ｘ，Ｙ）とし
たとき参照フレームの探索領域の左上の画素の座標を
（Ｘ−２Ｎ，Ｙ−Ｎ）とする第１の領域と、参照フレー
ムの探索領域の左上の画素の座標を（Ｘ，Ｙ−Ｎ）とす
る第２の領域の２領域を設定し、前記第２の記憶手段に
は１枚の画像の２領域を格納することにする。On the other hand, for the P image, the search area of one reference frame is set to the coordinate position (X, Y) of the upper left pixel of the motion vector detection block as shown in FIG. 8B. At this time, the first area in which the coordinates of the upper left pixel of the search area of the reference frame are (X-2N, Y-N) and the coordinates of the upper left pixel of the search area of the reference frame are (X, Y-N). Two areas of the second area are set, and two areas of one image are stored in the second storage means.
【００４７】これにより、Ｐ画像における、水平方向の
動きベクトルの検出範囲を、−２Ｎから＋２ＮとＢ画像
の２倍に拡張できる。As a result, the detection range of the horizontal motion vector in the P image can be expanded from -2N to + 2N, which is twice that of the B image.
【００４８】図９は本発明に関わる第６の動きベクトル
検出装置を実現する一実施例のブロック図である。被動
きベクトル検出ブロック画素データ１１は２次元低域通
過フィルタ１０９を通過して、高周波成分をとり除いた
画素データ９１を第１の記憶手段１０１へ入力する。FIG. 9 is a block diagram of an embodiment for realizing the sixth motion vector detecting device according to the present invention. The motion vector detection block pixel data 11 passes through the two-dimensional low-pass filter 109, and the pixel data 91 from which high frequency components have been removed is input to the first storage means 101.
【００４９】この処理における、２次元低域通過フィル
タ１０９は、例えば「動画像の動き情報検出方式」特願
３−１９９６１４に記述されている方式を用いる。The two-dimensional low-pass filter 109 in this processing uses, for example, the method described in Japanese Patent Application No. 3-199614 “Motion information detection method of moving image”.
【００５０】該フレームが、次以降のフレームＪの動き
ベクトル検出を行なう際の参照フレームとなりうる場合
において、第１の記憶手段へ蓄えられた画素データ９２
は前記第３の記憶手段１１０に格納する。When the frame can be used as a reference frame for detecting the motion vector of the subsequent frame J, the pixel data 92 stored in the first storage means.
Is stored in the third storage means 110.
【００５１】フレームＪの動きベクトル検出を行なう
時、前記第２の記憶手段１０２は、前記第４の記憶手段
１１０から探索領域内の画素データ９３を入力し、動き
ベクトル検出を行なう。When detecting the motion vector of the frame J, the second storage means 102 inputs the pixel data 93 in the search area from the fourth storage means 110 and detects the motion vector.
【００５２】動きベクトル検出の具体的な手段に関して
は実施例の本発明の第１，第２，第３の動きベクトル検
出例で説明したので省略する。The specific means for detecting the motion vector has been described in the first, second, and third motion vector detection examples of the present invention of the embodiment, and therefore will be omitted.
【００５３】例えば、２次元低域通過フィルタ１１０に
おいて被動きベクトル検出フレーム、参照フレームに対
して、垂直方向水平方向共に１／２に帯域制限された後
に、水平垂直方向２画素間引きを行なって、前記第１，
第２の記憶手段に格納した画素データ９１，９５を用い
て本発明の第２の動きベクトル検出装置で述べた演算手
段１０３を動作すると、動きベクトル検出における候補
ベクトルは図１１に示すように、水平垂直２画素おきに
配置される。For example, in the two-dimensional low-pass filter 110, the motion vector detection frame and the reference frame are band-limited to 1/2 in both the vertical and horizontal directions, and then thinned out in the horizontal and vertical directions by two pixels. The first,
When the calculation means 103 described in the second motion vector detection device of the present invention is operated using the pixel data 91 and 95 stored in the second storage means, candidate vectors in motion vector detection are as shown in FIG. It is arranged every two horizontal and vertical pixels.
【００５４】このため垂直水平２画素精度の動きベクト
ル検出を実現する。間引きによって、動きベクトル検出
のための画素間の差分の絶対値を求める演算回数は大幅
に削減され、さらに低域通過フィルタを作用させるた
め、間引きによる動きベクトルの誤検出も防ぐ。（間引
き、低域通過フィルタの効果に関しては、「動画像の動
き情報検出方式」特願平３−１９９６１４に表記されて
いる。）Therefore, the motion vector detection with vertical and horizontal 2 pixel accuracy is realized. By thinning out, the number of calculations for obtaining the absolute value of the difference between pixels for motion vector detection is significantly reduced, and since a low pass filter is operated, false detection of a motion vector due to thinning out is also prevented. (Regarding the effect of the thinning and the low-pass filter, it is described in Japanese Patent Application No. 3-199614 “Motion information detection method of moving image”.)
【００５５】本発明の第７の動きベクトル検出装置を実
現する一実施例を図１２を用いて説明する。An embodiment for realizing the seventh motion vector detecting device of the present invention will be described with reference to FIG.
【００５６】第２の記憶手段１０３にデータを格納する
とき、探索範囲Ｓが画像領域の外の領域を含む場合に
は、画像からはみ出す領域の画素データとしてダミーデ
ータを入力する。ある候補ベクトルにおけるブロックマ
ッチングを行なう際に、参照領域が図１２中の参照領域
Ｕのように画像領域外の画素データを含む場合、参照領
域Ｕに対応する候補ベクトルを決して選ばないようにす
るために、図１５のように、比較手段の中に演算手段か
らベクトル情報を受ける候補ベクトル選別手段１１１を
持ち、被動き検出ブロックにおいて、画像領域の左端に
ある場合は、候補ベクトルの水平方向の要素が負値とな
るもの、画像領域の右端にある場合は、候補ベクトルの
水平方向の要素が正値となるもの、画像領域の上端にあ
る場合は、候補ベクトルの垂直方向の要素が負値となる
もの、画像領域の左下端にある場合は、候補ベクトルの
垂直方向の要素が正値となるものに対して、図１５中の
比較手段において比較動作を行なわないよう候補ベクト
ル選別手段１１１は比較手段に制御をかける。When data is stored in the second storage means 103, if the search range S includes an area outside the image area, dummy data is input as pixel data of an area outside the image. When performing block matching on a certain candidate vector, if the reference region includes pixel data outside the image region like the reference region U in FIG. 12, in order to never select the candidate vector corresponding to the reference region U Further, as shown in FIG. 15, if there is a candidate vector selection means 111 that receives vector information from the calculation means in the comparison means and it is at the left end of the image area in the motion detection block, the horizontal element of the candidate vector. Is a negative value, the horizontal element of the candidate vector is a positive value if it is at the right edge of the image area, and the vertical element of the candidate vector is a negative value if it is at the upper edge of the image area. If the vertical vector element of the candidate vector has a positive value, the comparison operation is performed by the comparison means in FIG. Odd candidate vectors sorting unit 111 applies a control to the comparison means.
【００５７】従って、如何なる場合においても比較手段
はレジスタへの書き込みを許可する制御信号１７を出力
せず、動きベクトル格納レジスタ１０６の書換えを行な
わないため、参照領域Ｕに対応する候補ベクトルが動き
ベクトルとして検出されることを防ぐことができる。Therefore, in any case, the comparison means does not output the control signal 17 for permitting writing to the register and does not rewrite the motion vector storage register 106, so that the candidate vector corresponding to the reference area U is a motion vector. Can be prevented from being detected as.
【００５８】[0058]
【発明の効果】以上に説明したように本発明によれば、
動きベクトルを検出する場合において、２枚の参照フレ
ームに関する動きベクトル検出装置により、マッチング
がとれないブロックの出現を防ぎ、効率良い動画像符号
化を実現可能とする。パイプライン処理により、候補ベ
クトルの評価関数値を求めるための回路構成、データタ
イミングを規定したことと、該フレームの低域通過後の
データを次フレーム以降の低域通過後の参照フレームと
して利用可能とし参照フレームに関する低域通過処理が
不要としたこと、によって高速かつ正確な動きベクトル
検出が実現可能となる。加えて、境界領域の処理におい
て、候補ベクトル選別手段を用いた境界領域の動きベク
トル検出制御手段により、動きベクトル検出の演算手段
を境界領域において特殊な処理をさせることなく、動き
ベクトルの誤検出を防止する。As described above, according to the present invention,
In the case of detecting a motion vector, the motion vector detection device for two reference frames prevents the appearance of a block that cannot be matched, and enables efficient video coding. By pipeline processing, the circuit configuration for determining the evaluation function value of the candidate vector and the data timing have been specified, and the data after the low-pass of the frame can be used as the reference frame after the low-pass of the next and subsequent frames. Since the low-pass processing for the reference frame is unnecessary, high-speed and accurate motion vector detection can be realized. In addition, in the processing of the boundary area, the motion vector detection control means of the boundary area using the candidate vector selection means can detect the motion vector erroneously without causing the calculation means of the motion vector detection to perform a special process in the boundary area. To prevent.
【図１】本発明に係わる第１の動きベクトル検出装置の
一実施例の基本ブロック図FIG. 1 is a basic block diagram of an embodiment of a first motion vector detection device according to the present invention.
【図２】動きベクトルの検出範囲の説明図FIG. 2 is an explanatory diagram of a motion vector detection range.
【図３】動きベクトル検出における候補ベクトルの説明
図FIG. 3 is an explanatory diagram of candidate vectors in motion vector detection.
【図４】本発明に係わる第２，第３の動きベクトル検出
装置の一実施例の回路図FIG. 4 is a circuit diagram of an embodiment of second and third motion vector detecting devices according to the present invention.
【図５】本発明に係わる第２の動きベクトル検出装置の
演算手段を実現するためのデータタイミング図FIG. 5 is a data timing chart for realizing the arithmetic means of the second motion vector detection device according to the present invention.
【図６】プロセッサエレメントの回路図FIG. 6 is a circuit diagram of a processor element.
【図７】本発明に係わる第４の動きベクトル検出装置の
一実施例の基本ブロック図FIG. 7 is a basic block diagram of an embodiment of a fourth motion vector detecting device according to the present invention.
【図８】本発明に係わる第５の動きベクトル検出装置の
一実施例に関する動きベクトル検出範囲の説明図FIG. 8 is an explanatory diagram of a motion vector detection range regarding an embodiment of a fifth motion vector detection device according to the present invention.
【図９】本発明に係わる第６の動きベクトル検出装置の
一実施例の基本ブロック図FIG. 9 is a basic block diagram of an embodiment of a sixth motion vector detecting device according to the present invention.
【図１０】本発明に係わる第２の動きベクトル検出装置
の演算手段の一実施例の基本回路図FIG. 10 is a basic circuit diagram of an embodiment of a calculation means of a second motion vector detection device according to the present invention.
【図１１】本発明に係わる第６の動きベクトル検出装置
の候補ベクトルの説明図FIG. 11 is an explanatory diagram of candidate vectors of a sixth motion vector detection device according to the present invention.
【図１２】境界領域における動きベクトル検出の動きベ
クトル検出範囲の説明図FIG. 12 is an explanatory diagram of a motion vector detection range of motion vector detection in a boundary area.
【図１３】従来の動きベクトル検出方式の説明図FIG. 13 is an explanatory diagram of a conventional motion vector detection method.
【図１４】従来の動きベクトル検出装置のブロック図FIG. 14 is a block diagram of a conventional motion vector detection device.
【図１５】本発明に係わる第７の動きベクトル検出装置
の境界領域における動きベクトルの選択を行なう方式を
説明するブロック図FIG. 15 is a block diagram illustrating a method of selecting a motion vector in a boundary area of a seventh motion vector detection device according to the present invention.
１０１ 第１の記憶手段 １０２ 第２の記憶手段 １０３ ブロックマッチングにおける、フレーム間の
誤差の絶対値の総和を求める演算手段 １０４ 比較手段 １０５ 最小値格納レジスタ １０６、１０６′ 動きベクトル格納レジスタ １０７ 候補ベクトルインデックス １０８ 動きベクトル検出方式決定手段 １０９ ２次元低域通過フィルタ １１０ 第３の記憶手段 １１１ 候補ベクトル選別手段 １２０ 第２の選択手段 １２１ 画素遅延手段 １２２ レジスタ １２３ 第１の選択手段 １２４ データ遅延手段 １３０ 差分絶対値演算器 １３１ 加算器 １３２ レジスタ １１ 被動き検出フレーム画素データ １２，１２′ 参照フレーム画素データ １３ ブロックマッチングにおける、フレーム間の誤
差の絶対値の総和 １５ 動きベクトル １６，１８ ブロックマッチングにおける、フレーム
間の誤差の絶対値の総和の最小値 １７ 制御信号 １９，１９′ 制御信号 ２０，２１，２２ 参照フレームの探索範囲の画素デ
ータ ２３，２４，２８，３０ 誤差の絶対値の累算値 ２５ 参照フレーム探索範囲の画素データ ２６ 被動きベクトル検出ブロックの画素データ ２７ 初期値または誤差の絶対値の累算値 ７０ 処理画像種類 ９１，９２，９３，９４，９５ 低域通過フィルタ作
用後の被動き検出フレーム画素データ101 First Storage Means 102 Second Storage Means 103 Computation Means for Obtaining Sum of Absolute Error Values between Frames in Block Matching 104 Comparing Means 105 Minimum Value Storage Registers 106, 106 ′ Motion Vector Storage Registers 107 Candidate Vector Index 108 motion vector detection method determination means 109 two-dimensional low pass filter 110 third storage means 111 candidate vector selection means 120 second selection means 121 pixel delay means 122 register 123 first selection means 124 data delay means 130 differential absolute Value calculator 131 Adder 132 Register 11 Motion detection frame pixel data 12, 12 'Reference frame pixel data 13 Sum of absolute value of error between frames in block matching 15 Motion vector 16, 18 Block Minimum value of sum of absolute values of errors between frames in control matching 17 control signal 19, 19 'control signal 20, 21, 22 pixel data in search range of reference frame 23, 24, 28, 30 absolute value of error Accumulated value 25 Pixel data of reference frame search range 26 Pixel data of motion vector detection block 27 Accumulated value of initial value or absolute value of error 70 Processed image type 91, 92, 93, 94, 95 Low pass filter action Subsequent motion detection frame pixel data
Claims (7)
号を、各画像フレームを複数個の画素からなる複数ブロ
ックに分割し、個々のブロック内画像とそのブロックが
属するフレームとは異なる参照フレームとのマッチング
度を計算し、動画像の動きベクトルを推定する画像の動
きベクトル検出装置であって、 入力フレームのブロック内画素データを蓄える第１の記
憶手段と、 ２枚の参照フレーム画像に対する動きベクトル検出範囲
を含む画素データを蓄える第２記憶手段と、 前記第１の記憶手段に蓄えられたデータと前記第２の記
憶手段に蓄えられたデータとの間でブロックマッチング
を行ない、ブロック内画素の対応画素の誤差の絶対値の
総和とマッチングの際の候補ベクトルを出力する演算手
段と、 前記演算手段が求める全ての候補ベクトルに対する前記
誤差絶対値の総和を比較し最小値を判定する比較手段
と、 前記誤差絶対値の総和を格納するレジスタと、 ２枚の参照フレームの各々に対する前記最小値に対応す
る候補ベクトルを格納する２つのレジスタとからなるこ
とを特徴とする動画像の動きベクトル検出装置。1. A moving image signal composed of a plurality of consecutive frames is divided into a plurality of blocks each of which is composed of a plurality of pixels, and an image in each block and a reference frame different from the frame to which the block belongs An image motion vector detection device for calculating a matching degree and estimating a motion vector of a moving image, the first storage means storing pixel data in a block of an input frame, and motion vector detection for two reference frame images. Corresponding pixels in the block by performing block matching between the second storage means for storing pixel data including a range and the data stored in the first storage means and the data stored in the second storage means. Computation means for outputting a sum of absolute values of pixel errors and candidate vectors at the time of matching, and all candidates obtained by the computation means Comparing means for comparing the sum of the error absolute values with respect to the cutout and determining the minimum value; a register for storing the sum of the error absolute values; and a candidate vector corresponding to the minimum value for each of the two reference frames. And a motion vector detecting device for a moving image.
絶対値の総和を求める演算手段が、ブロックマッチング
における被動き検出フレーム内画素と参照フレーム内画
素との間の差分の絶対値の累算値と初期入力値のいずれ
かを選択する第１の選択手段と、 前記第２の記憶手段から出力される複数個の画素データ
から１つの画素データを選択する第２の選択手段と入力
を前記累算値と現フレーム内画素と前記第２の選択手段
により選択された参照フレーム内画素として前記差分の
絶対値を求め、前記差分の絶対値と前記累算値を加算す
ることにより新たな累算値を出力するプロセッサエレメ
ントを、被動きベクトル検出フレームの前記ブロックの
１ラインの画素数（Ｍ）個直列に配置し、第Ｍ番めの前
記プロセッサエレメントの出力値を０または複数クロッ
ク遅延し出力するプロセッサスライスを１または複数個
有し、前記プロセッサスライスを複数個有する場合は、
前記プロセッサスライスの出力を新たな前記プロセッサ
スライスの入力に接続することで複数個直列に配置し、
最後に配置された前記プロセッサスライスの出力を前記
第１の選択手段及びＭ買いプロセッサスライスを通過す
ることにより作成される前記誤差の絶対値の総和を出力
とする演算手段と、 前記誤差の絶対値の総和を格納する複数個のレジスタと
からなり、 さらに全ての前記プロセッサエレメントに対する前記第
２の選択手段への各入力データを各々共通とすることを
特徴とする請求項１に記載の動画像の動きベクトル検出
装置。2. An arithmetic means for calculating a sum of absolute values of errors of corresponding pixels of the pixels in the block, the accumulation of absolute values of differences between pixels in a motion detection frame and pixels in a reference frame in block matching. A first selecting means for selecting either a value or an initial input value; a second selecting means for selecting one pixel data from a plurality of pixel data output from the second storage means; The cumulative value, the pixel in the current frame, and the pixel in the reference frame selected by the second selecting means are used to obtain the absolute value of the difference, and the absolute value of the difference and the cumulative value are added to obtain a new cumulative value. A processor element that outputs a calculated value is arranged in series in the number of pixels (M) in one line of the block of the motion vector detection frame, and the output value of the Mth processor element is set to 0. If has 1 or a plurality of processor slices to a plurality of clock delay output, having a plurality of said processor slices,
Arranging a plurality of the processor slices in series by connecting them to the input of the new processor slice,
Calculating means for outputting the sum of the absolute values of the errors created by passing the output of the processor slice arranged at the end through the first selecting means and the M buying processor slice; and the absolute value of the error. 2. The moving image according to claim 1, further comprising a plurality of registers for storing the total sum of the above, and further common to each input data to the second selecting means for all the processor elements. Motion vector detection device.
ビット幅を２倍に持ち隣合う２画素分の画素データに１
つのアドレスを与え、前記第２の記憶手段からの出力後
に、奇数カラム画素と偶数カラム画素に２分割し、いず
れかの画素に画素遅延手段を施すことを特徴とする請求
項２に記載の動画像の動きベクトル検出装置。3. In the second storage means, the bit width of the data is doubled and the pixel data of two adjacent pixels is set to 1
3. The moving image as claimed in claim 2, wherein one address is given, and after the output from the second storage means, it is divided into an odd-numbered column pixel and an even-numbered column pixel, and one of the pixels is provided with a pixel delay means. Image motion vector detection device.
前方向のみの動きベクトル検出を行なう動作をし、かつ
両方向予測画像（以下Ｂ画像）に関しては前方向と逆方
向の動きベクトル検出を行なうために、Ｐ画像とＢ画像
における動作を適応的に切替える動きベクトル検出方式
決定手段を有することを特徴とする請求項１に記載の動
画像の動きベクトル検出装置。4. An operation for detecting a motion vector only in a forward direction in a forward direction predicted image (hereinafter referred to as P image), and a motion vector detection in a forward direction and a backward direction for a bidirectional predicted image (hereinafter referred to as B image). Therefore, the motion vector motion vector detecting apparatus according to claim 1, further comprising motion vector detection method determining means for adaptively switching between the motions of the P image and the B image.
おいて、前記第２の記憶手段に１枚の参照画像について
探索範囲を変えた２つの捜索範囲内の画素データを格納
し、被動きベクトル検出ブロックに対する動きベクトル
検出を２つの探索範囲に関して行なうことにより、動き
ベクトル検出範囲を拡張することを特徴とする請求項１
に記載の動画像の動きベクトル検出装置。5. In motion vector detection in the P image, pixel data in two search ranges obtained by changing the search range for one reference image is stored in the second storage means, and the pixel data for the motion vector detected block is stored. 2. The motion vector detection range is expanded by performing the motion vector detection on two search ranges.
The motion vector detecting device for a moving image according to [4].
内画素データは前記低域通過フィルタを施した後、第３
の記憶手段及び動き検出手段へ出力され、前記動きベク
トルの検出手段は、前記第２の記憶手段へ前記第３の記
憶手段に格納された画素データを入力することにより動
き検出の参照画像として低域通過画像を用いることを特
徴とする請求項１に記載の動画像の動きベクトル検出装
置。6. A low-pass filter is provided, and the pixel data in the current frame is subjected to the low-pass filter and then a third
Of the pixel data stored in the third memory means to the second memory means, and the motion vector detecting means outputs a low-value image as a reference image for motion detection. The motion vector detecting apparatus for a moving image according to claim 1, wherein a band-pass image is used.
面の上下左右の境界に存在する場合の動きベクトル検出
において、 前記ブロックの候補ベクトルを選択する機能を前記誤差
最小値比較手段に有することを特徴とする請求項１に記
載の動画像の動きベクトル検出装置。7. The error minimum value comparison means has a function of selecting a candidate vector of the block in motion vector detection when the motion vector detection block is present at upper, lower, left, and right boundaries of a screen. The motion vector detection device for a moving image according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7554392A JPH05236455A (en) | 1992-02-25 | 1992-02-25 | Motion vector detector for moving image |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7554392A JPH05236455A (en) | 1992-02-25 | 1992-02-25 | Motion vector detector for moving image |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05236455A true JPH05236455A (en) | 1993-09-10 |
Family
ID=13579224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7554392A Pending JPH05236455A (en) | 1992-02-25 | 1992-02-25 | Motion vector detector for moving image |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05236455A (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02177105A (en) * | 1988-12-28 | 1990-07-10 | Hitachi Maxell Ltd | Magnetic head |
| US5293965A (en) * | 1991-08-28 | 1994-03-15 | Shimano Inc. | Bicycle brake |
| JPH0723350A (en) * | 1993-05-20 | 1995-01-24 | Korean Broadcasting Syst | Method and apparatus for presuming picture data movement in high image quality tv(hdtv) |
| WO2000036841A1 (en) * | 1998-12-15 | 2000-06-22 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for image processing |
| JP2001224036A (en) * | 1995-10-18 | 2001-08-17 | Sharp Corp | Moving picture coder |
| US6370195B1 (en) | 1998-04-14 | 2002-04-09 | Hitachi, Ltd. | Method and apparatus for detecting motion |
| JP2010183180A (en) * | 2009-02-03 | 2010-08-19 | Sanyo Electric Co Ltd | Image processor and imaging device loaded with the same |
| US7885331B2 (en) | 2005-03-02 | 2011-02-08 | Kabushiki Kaisha Toshiba | Moving picture processor, method for processing a moving picture, and computer program product for executing an application for a moving picture processor |
| US8144772B2 (en) | 2005-03-07 | 2012-03-27 | Kabushiki Kaisha Toshiba | Moving picture processor, method for processing a moving picture, and computer program product for executing an application for a moving picture processor |
| CN111292354A (en) * | 2020-01-22 | 2020-06-16 | 维沃移动通信有限公司 | False detection suppression method and electronic device |
-
1992
- 1992-02-25 JP JP7554392A patent/JPH05236455A/en active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02177105A (en) * | 1988-12-28 | 1990-07-10 | Hitachi Maxell Ltd | Magnetic head |
| US5293965A (en) * | 1991-08-28 | 1994-03-15 | Shimano Inc. | Bicycle brake |
| JPH0723350A (en) * | 1993-05-20 | 1995-01-24 | Korean Broadcasting Syst | Method and apparatus for presuming picture data movement in high image quality tv(hdtv) |
| JP2001224036A (en) * | 1995-10-18 | 2001-08-17 | Sharp Corp | Moving picture coder |
| US6370195B1 (en) | 1998-04-14 | 2002-04-09 | Hitachi, Ltd. | Method and apparatus for detecting motion |
| US6496539B2 (en) | 1998-04-14 | 2002-12-17 | Hitachi, Ltd. | Method and apparatus for detecting motion |
| WO2000036841A1 (en) * | 1998-12-15 | 2000-06-22 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for image processing |
| US6791625B1 (en) | 1998-12-15 | 2004-09-14 | Matsushita Electric Industrial Co., Ltd. | Video processing apparatus for performing address generation and control, and method therefor |
| US7885331B2 (en) | 2005-03-02 | 2011-02-08 | Kabushiki Kaisha Toshiba | Moving picture processor, method for processing a moving picture, and computer program product for executing an application for a moving picture processor |
| US8144772B2 (en) | 2005-03-07 | 2012-03-27 | Kabushiki Kaisha Toshiba | Moving picture processor, method for processing a moving picture, and computer program product for executing an application for a moving picture processor |
| JP2010183180A (en) * | 2009-02-03 | 2010-08-19 | Sanyo Electric Co Ltd | Image processor and imaging device loaded with the same |
| CN111292354A (en) * | 2020-01-22 | 2020-06-16 | 维沃移动通信有限公司 | False detection suppression method and electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7412114B2 (en) | Method of generating an interpolation image, an interpolation image generating apparatus, and an image display system using the same | |
| JP2803818B2 (en) | Method and apparatus for estimating the motion of a moving image sequence | |
| EP0497586A2 (en) | Motion detection circuit | |
| JPH06334980A (en) | Motion vector detector for moving picture | |
| US4800425A (en) | System for displacement vector searching during digital image analysis | |
| JPH05236455A (en) | Motion vector detector for moving image | |
| Nicol | A systolic approach for real time connected component labeling | |
| JPH09214899A (en) | Image prediction processing method an its device | |
| JPS61201581A (en) | Method and apparatus for detecting dynamic vector | |
| JPH0220988A (en) | Moving vector detection system for animation encoding device | |
| JPWO2004012460A1 (en) | Motion vector detection apparatus and motion vector detection method | |
| JP2006215657A (en) | Method, apparatus, program and program storage medium for detecting motion vector | |
| US6968011B2 (en) | Motion vector detecting device improved in detection speed of motion vectors and system employing the same devices | |
| KR100282614B1 (en) | Motion Predictor for Low Bit Rate Video Codecs | |
| US5548665A (en) | Vector correlation detecting circuit | |
| JP2885039B2 (en) | Motion vector detection circuit | |
| JP3189655B2 (en) | Apparatus and method for detecting motion vector | |
| JPH02139799A (en) | Two-dimensional shift register and dynamic vector detecting arithmetic circuit using the register | |
| JP3004685B2 (en) | Motion vector detection circuit | |
| JP2574563B2 (en) | filter | |
| JP4730170B2 (en) | Motion vector detection method, motion vector detection device, and motion vector detection program | |
| JPH0779436A (en) | Motion vector detector | |
| JPH11187424A (en) | Detector and detection method for motion vector detector and motion vector detection method | |
| JPH02145079A (en) | Movement compensated calculation method | |
| JP2934134B2 (en) | Block matching method and apparatus in video compression |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981110 |