JPH05235930A - Synchronization communication system - Google Patents
Synchronization communication systemInfo
- Publication number
- JPH05235930A JPH05235930A JP4034708A JP3470892A JPH05235930A JP H05235930 A JPH05235930 A JP H05235930A JP 4034708 A JP4034708 A JP 4034708A JP 3470892 A JP3470892 A JP 3470892A JP H05235930 A JPH05235930 A JP H05235930A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- synchronization
- pattern
- quantizer
- sync
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は同期通信方式に関し、特
に同期ビットパターンにより送−受信間で同期をとる通
信方式に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a synchronous communication system, and more particularly to a communication system for synchronizing transmission and reception by a synchronization bit pattern.
【０００２】ディジタル回線を介して例えば音声データ
や画像データを８KHｚでサンプリングし８ビットで符号
化して６４Kbpsのビット列として伝送し、受信側でこれ
を音声信号に復号する為には、どのビットが８ビットデ
ータのＭＳＢ（最上位ビット）であるかを常に認識する
必要があり、さもないと図５に示すように送信側からフ
レームパルスを送信しなければ、受信側において単なる
ビット列で受け取ってしまいて何処から何処までが１フ
レームが分からない。For example, in order to sample voice data and image data at 8 kHz through a digital line, encode them with 8 bits, transmit as a 64 Kbps bit string, and decode this into a voice signal, which bit is 8 bits. It is necessary to always recognize whether or not it is the MSB (most significant bit) of the bit data. Otherwise, if the frame pulse is not transmitted from the transmitting side as shown in FIG. 5, the receiving side will receive it as a simple bit string. I don't know where to go from one frame.
【０００３】従って、音声データ以外の情報を伝送する
事が許されていなければ、何らかの手段を用いて、音声
データの中に上記のフレームパルスのような同期ビット
パターンを多重して送信側から受信側へ位置情報として
伝送する必要がある。Therefore, if it is not permitted to transmit information other than voice data, some means is used to multiplex the sync bit pattern such as the above frame pulse into the voice data and received from the transmitting side. It is necessary to transmit to the side as position information.
【０００４】[0004]
【従来の技術】上記のような同期ビットパターンを音声
データに多重化するためには、復号化した音声に大きな
品質劣化を及ぼさない頻度（例えば、数１０サンプルに
１ビット）である必要があり、このため、せっかく符号
化した音声データを潰して同期ビットを挿入するのでは
なく、同期ビット挿入時には、１ビット精度を落として
（例えば、８ビット量子化のところを７ビットで）量子
化を行い、そして、受信側では、受信したビット列の中
から同期ビットパターンを検出し（同期引き込み）、同
期をとる。2. Description of the Related Art In order to multiplex the above-mentioned synchronization bit pattern into voice data, it is necessary to have a frequency (for example, 1 bit in several tens of samples) that does not cause a large quality deterioration in decoded voice. For this reason, instead of crushing the audio data coded with great care and inserting the sync bit, when the sync bit is inserted, the 1-bit precision is reduced (for example, 8-bit quantization is performed with 7 bits). Then, the receiving side detects a synchronization bit pattern from the received bit string (synchronization pull-in) and establishes synchronization.
【０００５】このような同期化技術を図６に示した３２
kbps・ADPCM コーデックを例に説明すると、３２kbps・
ADPCM 符号化方式は、８ビット／１サンプルのＰＣＭ符
号を量子化器１と逆量子化器１４と予測器１５とで構成
されるADPCM 符号化器１０において４ビット／１サンプ
ルのADPCM 符号に変換するものであり、このとき、タ
イミングパルス発生器１１からのタイミングパルスに
基づいて量子化器１を制御すると共に同期パターン発生
器１２から同期ビットパターンを発生させ多重化部
（ＯＲゲート）１３で出力信号の４サンプルに１ビッ
トの割合でＬＳＢ（最下位ビット）に同期ビットを挿
入し、そのビットが４ビットで１パターンとする。Such a synchronization technique is shown in FIG.
kbps / ADPCM codec example, 32kbps /
The ADPCM encoding system converts an 8-bit / 1-sample PCM code into a 4-bit / 1-sample ADPCM code which is composed of a quantizer 1, an inverse quantizer 14 and a predictor 15. At this time, the quantizer 1 is controlled based on the timing pulse from the timing pulse generator 11 and the synchronization bit pattern is generated from the synchronization pattern generator 12 and output by the multiplexing unit (OR gate) 13. A synchronization bit is inserted into the LSB (least significant bit) at a rate of 1 bit in 4 samples of the signal, and the bit is 4 bits to form one pattern.
【０００６】ここでは一例として同期ビットが図示の
ように“ 1 , 0 , 1 , 1 " というパターンで挿入され
るとすると、同期ビットが挿入されるサンプルでは、
通常の４ビット ADPCM符号化ではなく、３ビットADPCM
符号化が行われる。Here, as an example, assuming that the sync bit is inserted in the pattern of "1, 0, 1, 1" as shown in the figure, in the sample in which the sync bit is inserted,
3-bit ADPCM instead of normal 4-bit ADPCM encoding
Encoding is performed.
【０００７】但し、図７に示すように、ビット数はあく
まで４ビットであり、そのＬＳＢが“０”に固定されて
多重化部１３で同期ビットの多重化ビットに割り当て
られている。However, as shown in FIG. 7, the number of bits is 4 bits, and the LSB thereof is fixed to "0" and assigned to the multiplexing bits of the synchronization bits by the multiplexing unit 13.
【０００８】一方、受信側では図６に示すように、送信
側に対応して逆量子化器１７と予測器１８とで構成され
たADPCM 復号化器２１が用意され、更に受信したビット
列から１６サンプル（４ビット×４サンプル）間隔で
同期パターン検出部１９において“ 1 , 0 , 1 , 1 "
の同期ビットパターンの検出を行い、検出できたらそ
のビットを同期ビットであるとして以後は、ゲート２０
からサンプルの先頭ビットが復号化器２１に与えられ
て動作可能となるので、復号化器２１はこの同期ビット
を４ビット ADPCM符号のＬＳＢとして復号化することと
なる。On the other hand, on the receiving side, as shown in FIG. 6, an ADPCM decoder 21 composed of an inverse quantizer 17 and a predictor 18 is prepared for the transmitting side, and 16 bits are added from the received bit string. At the sample (4 bits × 4 samples) interval, the sync pattern detecting unit 19 reads “1, 0, 1, 1, 1”.
Of the sync bit pattern is detected, and if detected, the bit is regarded as a sync bit, and thereafter the gate 20
Since the first bit of the sample is given to the decoder 21 and becomes operable, the decoder 21 decodes this synchronization bit as the LSB of the 4-bit ADPCM code.
【０００９】[0009]
【発明が解決しようとする課題】しかしながら、音声デ
ータ（即ち、同期ビット以外のデータ) の中に、たまた
ま同期ビットパターンと同じパターンが存在した場合
は、受信側で誤って同期引き込みを行ってしまう現象、
つまり擬似同期が発生するという問題点があった。However, if the same pattern as the sync bit pattern happens to exist in the audio data (that is, the data other than the sync bit), the receiving side erroneously carries out the sync pull-in. phenomenon,
That is, there is a problem that pseudo synchronization occurs.
【００１０】これを避けるために、同期ビットパターン
を増やしたり、また保護段数を設けたりして対処してい
るが、いずれも擬似同期の発生確率を減少させるだけの
効果しかなく、根本的な解決は不可能であり、また、あ
まりパターンや保護段数を増やしすぎると、同期検出に
時間が掛かり過ぎてしまう。In order to avoid this, the number of synchronization bit patterns is increased and the number of protection stages is provided, but all of them have only the effect of reducing the probability of occurrence of pseudo synchronization, and are fundamental solutions. Is not possible, and if the pattern and the number of protection steps are increased too much, the synchronization detection takes too long.
【００１１】従って本発明は、量子化器から出力される
符号化データに同期ビットパターンを多重化して送信
し、受信側ではその同期ビットパターンを検出して同期
をとる通信方式において、擬似同期の発生を防止する事
を目的とする。Therefore, according to the present invention, in a communication system in which a synchronization bit pattern is multiplexed with coded data output from a quantizer and transmitted, and the reception side detects the synchronization bit pattern and synchronizes, pseudo synchronization is performed. The purpose is to prevent the occurrence.
【００１２】[0012]
【課題を解決するための手段】上記の目的を達成するた
め、本発明に係る同期通信方式では、同期ビットパター
ンと同じパターンが符号化データの中に存在しなけれ
ば、擬似同期は発生せず、符号化データに同期ビットパ
ターンが発生しないように量子化を制御してやればよい
ことに着目した。In order to achieve the above object, in the synchronous communication system according to the present invention, pseudo sync does not occur unless the same pattern as the sync bit pattern exists in the encoded data. , It was noted that the quantization should be controlled so that the synchronous bit pattern does not occur in the encoded data.
【００１３】そこで、本発明では、図１に概念的に示す
ように、量子化器１から出力される該符号化データ中に
該同期ビットパターンに擬似したビットパターンを検出
したとき該パターン検出時のビット位置を割り出して該
ビットを変更するように該量子化器１を再量子化させる
擬似同期パターン検出部２を設けている。Therefore, in the present invention, as conceptually shown in FIG. 1, when a bit pattern simulating the sync bit pattern is detected in the encoded data output from the quantizer 1, the pattern is detected. The pseudo sync pattern detection unit 2 for requantizing the quantizer 1 so as to determine the bit position and change the bit is provided.
【００１４】また本発明では、量子化器１から出力され
る該符号化データ中に該同期ビットパターンに擬似した
ビットパターンが検出されるビット位置を予測して該ビ
ットを変更するように該量子化器１を量子化させる擬似
同期パターン検出部２を設けることもできる。Further, according to the present invention, the quantum data is output from the quantizer 1 by predicting a bit position at which a bit pattern simulating the synchronous bit pattern is detected and changing the bit. It is also possible to provide a pseudo sync pattern detection unit 2 for quantizing the digitizer 1.
【００１５】[0015]
【作用】本発明では、受信側に設けられる同期ビットパ
ターン検出部に対応する擬似同期ビットパターン検出部
２を送信側にも設け、図２にも示すように量子化器１に
よる量子化（ステップＳ１）を行って得られる符号化デ
ータ内に同期ビットパターンが有るか否かを判定し（ス
テップＳ２）、同期ビットパターンが検出されたときに
は、その同期ビット位置を特定し（ステップＳ３）、こ
の同期ビットを変更するように量子化器１を再量子化さ
せ（ステップＳ４）、強制的に同期ビットパターンにな
らない符号で量子化が行われることとなり、符号化デー
タ内に同期ビットパターンが存在する事が避けられ、擬
似同期の発生を抑止する事が可能となる。According to the present invention, the pseudo sync bit pattern detecting section 2 corresponding to the sync bit pattern detecting section provided on the receiving side is also provided on the transmitting side, and as shown in FIG. S1) is performed to determine whether or not there is a sync bit pattern in the encoded data (step S2). When the sync bit pattern is detected, the sync bit position is specified (step S3). The quantizer 1 is requantized so as to change the sync bit (step S4), and quantization is forcibly performed with a code that does not result in the sync bit pattern, and the sync bit pattern exists in the encoded data. This can be avoided and the occurrence of pseudo synchronization can be suppressed.
【００１６】また本発明では、擬似同期パターン検出部
２は、量子化器１から出力される符号化データ中に同期
ビットパターンに擬似したビットパターンが検出される
ビット位置を予測することができる。従って、この予測
したビット位置のビットを変更するように量子化器１を
量子化させれば、再量子化せずに符号化データ内に同期
ビットパターンが存在する事が避けられ、擬似同期の発
生を抑止する事が可能となる。Further, according to the present invention, the pseudo sync pattern detection unit 2 can predict the bit position where the bit pattern which is pseudo to the sync bit pattern is detected in the encoded data output from the quantizer 1. Therefore, if the quantizer 1 is quantized so as to change the bit at the predicted bit position, it is possible to avoid the presence of the sync bit pattern in the encoded data without requantization, and to avoid the pseudo sync. It is possible to suppress the occurrence.
【００１７】尚、量子化により擬似同期ビットパターン
が発生した場合に上記のように再量子化又は変形した量
子化を行うことにより、量子化器の精度を落とす事とな
るが、擬似同期が発生する頻度は一般的に大変小さいと
考えられるので、音質に与える影響は極めて少ない。When the pseudo sync bit pattern is generated by the quantization, the requantization or the modified quantization as described above reduces the accuracy of the quantizer, but the pseudo synchronization occurs. Since the frequency of doing this is generally considered to be very small, it has very little effect on the sound quality.
【００１８】[0018]
【実施例】図３には本発明に係る同期通信方式の送信側
における３２kbps・ADPCM 符号化器１０の実施例が示さ
れており、この実施例では、図６の従来例と同様に、８
ビット／１サンプルのＰＣＭ符号を量子化器１と逆量子
化器１４と予測器１５とで構成され、タイミングパルス
発生器１１からのタイミングパルスに基づいて量子化器
１を制御すると共に同期パターン発生器１２から同期ビ
ットパターンを発生させ多重化部（ＯＲゲート）１３で
４サンプルに１ビットの割合でＬＳＢ（最下位ビット）
に同期ビットを挿入して送信している。FIG. 3 shows an embodiment of the 32 kbps ADPCM encoder 10 on the transmission side of the synchronous communication system according to the present invention. In this embodiment, as in the conventional example of FIG.
A bit / one-sample PCM code is composed of a quantizer 1, an inverse quantizer 14, and a predictor 15, and controls the quantizer 1 based on the timing pulse from the timing pulse generator 11 and generates a synchronization pattern. The synchronization bit pattern is generated from the device 12 and the LSB (least significant bit) is generated by the multiplexing unit (OR gate) 13 at a rate of 1 bit in 4 samples.
The sync bit is inserted in and transmitted.
【００１９】そして、この量子化器１の出力側には復号
化側の同期パターン検出部（図６参照）と同じ擬似同期
パターン検出部２が接続されており、量子化器１を制御
できるようになっている。The output side of the quantizer 1 is connected to the same pseudo-sync pattern detector 2 as the sync pattern detector (see FIG. 6) on the decoding side so that the quantizer 1 can be controlled. It has become.
【００２０】この実施例の動作において、量子化器１は
図７に示したように、同期ビットを多重化しないときに
は４ビットのADPCM 符号を出力し、多重化するときには
３ビットのADPCM 符号と１ビットの多重化用ビットとを
出力するが、後者の場合の１ビット（ＬＳＢ）は、ＯＲ
ゲート１３をマスクしないようにするため“０”に固定
されている。In the operation of this embodiment, as shown in FIG. 7, the quantizer 1 outputs a 4-bit ADPCM code when synchronization bits are not multiplexed, and outputs a 3-bit ADPCM code and 1 when multiplexing. And the bit for multiplexing of bits is output, but in the latter case, 1 bit (LSB) is OR
It is fixed to "0" so that the gate 13 is not masked.
【００２１】そして、今、量子化器１の量子化動作（図
２のステップ１）によって得られた量子化出力が、同期
ビットパターンを“1 , 0 , 1 , 1 " としたときの同期
パターンと一致し、これが擬似同期パターン検出部２で
検出されたとき（同Ｓ２）には、上記の４ビット又は３
ビットの内の何ビット目が同期パターン検出に引っ掛か
ったかを割り出し（同Ｓ３）、そのビットを反転した極
性で出力される様に再量子化を行う（同Ｓ４）。Now, the quantized output obtained by the quantizing operation of the quantizer 1 (step 1 in FIG. 2) is a synchronization pattern when the synchronization bit pattern is "1, 0, 1, 1, 1". When the pseudo-synchronous pattern detection unit 2 detects the same (S2), the above-mentioned 4 bits or 3
It is determined which bit of the bits has caught the sync pattern detection (at step S3), and requantization is performed so that the bit is output with the inverted polarity (at step S4).
【００２２】例えば、“０１００”という符号に量子化
され、この内のビット「１」の位置で同期検出された場
合には、このビット「１」を反転して「０」とし、“０
０１１”という符号に再量子化するように量子化器１を
同期パターン検出部２が制御する。For example, when the data is quantized to the code "0100" and the synchronization is detected at the position of the bit "1", the bit "1" is inverted to be "0", and "0" is set.
The synchronization pattern detection unit 2 controls the quantizer 1 so that the quantizer 1 is requantized to a code "011".
【００２３】尚、上述の実施例では３２kbps・ADPCM 符
号化器で説明したが、本発明は音声・画像の符号化方式
に限定されず適用可能である。In the above embodiment, the 32 kbps ADPCM encoder has been described, but the present invention can be applied without being limited to the audio / image encoding system.
【００２４】即ち、図４にはベクトル量子化を行う符号
化器の実施例が示されており、この実施例では、通常の
ベクトル量子化器と同様にコードブック２０を用意し、
このコードブック２０中の各コードベクトルを予測器２
１に順次出力し、その線型予測出力と入力ＰＣＭ符号と
の残差が最小となるコードベクトル探索を行うベクトル
量子化器１が用いられており、このベクトル量子化器１
の出力から擬似同期パターン検出部２が擬似同期パター
ンを検出してベクトル量子化器１を制御するように接続
されている。尚、タイミングパルス発生器１１と同期パ
ターン発生器１２と多重化部１３とは図３及び図６のも
のと同じである。That is, FIG. 4 shows an embodiment of an encoder for performing vector quantization. In this embodiment, a codebook 20 is prepared in the same manner as a normal vector quantizer,
The predictor 2 calculates each code vector in this code book 20.
The vector quantizer 1 is used to perform a code vector search in which the residual between the linear prediction output and the input PCM code is minimized.
The pseudo sync pattern detection unit 2 is connected so as to control the vector quantizer 1 by detecting the pseudo sync pattern from the output. The timing pulse generator 11, the synchronization pattern generator 12, and the multiplexing unit 13 are the same as those in FIGS.
【００２５】この実施例の場合には、ベクトル量子化器
１で量子化したコードベクトルのインデックス番号ＩＤ
と同期パターンとが一致してしまった場合、これを擬似
同期パターン検出部２が検出すると、このときのビット
を図３の実施例の場合と同様に割り出し、そのビットを
反転したインデックス番号ＩＤのコードベクトルの中か
ら最も残差が小さいものを探索するように再量子化を行
う。In the case of this embodiment, the index number ID of the code vector quantized by the vector quantizer 1
If the pseudo sync pattern detection unit 2 detects this, the bit at this time is indexed as in the case of the embodiment of FIG. 3, and the bit of the index number ID is inverted. Requantization is performed so as to search the code vector having the smallest residual error.
【００２６】例えば、コードブック２０のインデックス
番号ＩＤが「００００」〜「１１１１」であったとする
と、このうちのインデックス番号ＩＤが「１０００」の
ときのビット「１」の位置で擬似同期検出されたときに
は、このビット「１」を反転した「０」を同じビット位
置に有する全てのコードベクトルの中から探索が行われ
ることとなる。For example, if the index number IDs of the codebook 20 are "0000" to "1111", pseudo sync detection is performed at the position of the bit "1" when the index number ID is "1000". At times, a search will be performed from all code vectors having "0" which is the inverted bit "1" at the same bit position.
【００２７】上記の実施例においては再量子化を行って
いる（量子化が２回）が、ファームウェアの処理量等の
問題で現実的でない場合は、予め同期パターン検出部２
にて擬似同期が発生するビット位置とその極性が認識で
きる。In the above embodiment, requantization is performed (quantization is performed twice). However, if it is not realistic due to a problem such as the amount of firmware processing, the synchronization pattern detection unit 2 is preliminarily used.
It is possible to recognize the bit position where pseudo synchronization occurs and its polarity.
【００２８】即ち、同期パターンが“1 , 0 , 1 , 1 "
であるとしたときに、“1 , 0 , 1”のビットが来たと
きには次の同期ビット位置に「１」が来ると擬似同期が
検出されてしまうので、擬似同期が発生し得るサンプル
もしくはフレームでは、そのビット位置の極性を「０」
とするように同期パターン検出部より指示し、擬似同期
が検出されない符号で量子化する構成にすればよい。That is, the synchronization pattern is "1, 0, 1, 1".
, The pseudo sync is detected when a "1" comes at the next sync bit position when the bit of "1, 0, 1" comes, and therefore the sample or frame in which the pseudo sync can occur. Then, the polarity of that bit position is "0"
The synchronization pattern detection unit may be instructed to perform the quantization, and the quantization may be performed with the code in which the pseudo synchronization is not detected.
【００２９】[0029]
【発明の効果】以上説明したように、本発明に係る同期
通信方式によれば、量子化器から出力される該符号化デ
ータ中に同期ビットパターンに擬似したビットパターン
を検出したとき同期パターン検出時のビット位置を割り
出して該ビットを変更するように量子化器を再量子化さ
せるか、又は同期ビットパターンが検出されるビット位
置を予測して該ビットを変更するように量子化器を量子
化させる擬似同期パターン検出部を設けたので、同期検
出時間を長引かせること無く擬似同期の発生を確実に抑
制することができる。As described above, according to the synchronous communication system of the present invention, when a bit pattern simulating a synchronous bit pattern is detected in the encoded data output from the quantizer, the synchronous pattern is detected. Requantize the quantizer to determine the time bit position and change the bit, or quantize the quantizer to predict the bit position where the sync bit pattern is detected and change the bit. Since the pseudo-synchronization pattern detection unit for changing the synchronization is provided, the occurrence of pseudo-synchronization can be surely suppressed without prolonging the synchronization detection time.
【図１】本発明に係る同期通信方式における符号化器を
原理的に示したブロック図である。FIG. 1 is a block diagram showing, in principle, an encoder in a synchronous communication system according to the present invention.
【図２】本発明に係る同期通信方式における符号化器の
動作を説明するためのフローチャート図である。FIG. 2 is a flowchart diagram for explaining the operation of the encoder in the synchronous communication system according to the present invention.
【図３】本発明に係る同期通信方式における符号化器の
実施例（３２kbps・ADPCM 符号化器に適用）を示したブ
ロック図である。FIG. 3 is a block diagram showing an embodiment (applied to a 32 kbps ADPCM encoder) of the encoder in the synchronous communication system according to the present invention.
【図４】本発明に係る同期通信方式における符号化器の
実施例（ベクトル量子化器に適用）を示したブロック図
である。FIG. 4 is a block diagram showing an embodiment (applied to a vector quantizer) of an encoder in the synchronous communication system according to the present invention.
【図５】同期信号を送信しない例を説明するための図で
ある。FIG. 5 is a diagram for explaining an example in which a synchronization signal is not transmitted.
【図６】従来の同期通信方式を説明するための図であ
る。FIG. 6 is a diagram for explaining a conventional synchronous communication system.
【図７】同期ビットの多重化例を示した図である。FIG. 7 is a diagram showing an example of multiplexing synchronization bits.
１ 量子化器 ２ 擬似同期パターン検出部 １０ 符号化器 １１ タイミングパルス発生器 １２ 同期パターン発生器 １３ 多重化部（ＯＲゲート） 図中、同一符号は同一又は相当部分を示す。 DESCRIPTION OF SYMBOLS 1 Quantizer 2 Pseudo synchronization pattern detection part 10 Encoder 11 Timing pulse generator 12 Synchronization pattern generator 13 Multiplexing part (OR gate) In the figure, the same code | symbol shows the same or corresponding part.
Claims (2)
タに同期ビットパターンを多重化して送信し、受信側で
はその同期ビットパターンを検出して同期をとる通信方
式において、 該量子化器(1) から出力される該符号化データ中に該同
期ビットパターンに擬似したビットパターンを検出した
とき該パターン検出時のビット位置を割り出して該ビッ
トを変更するように該量子化器(1) を再量子化させる擬
似同期パターン検出部(2) を設けたことを特徴とした同
期通信方式。1. In a communication system in which a synchronization bit pattern is multiplexed with coded data output from a quantizer (1) and transmitted, and the reception side detects the synchronization bit pattern for synchronization, When a bit pattern simulating the sync bit pattern is detected in the encoded data output from the device (1), the quantizer (1 ) Is re-quantized, and a pseudo-synchronization pattern detection unit (2) is provided.
タに同期ビットパターンを多重化して送信し、受信側で
はその同期ビットパターンを検出して同期をとる通信方
式において、 該量子化器(1) から出力される該符号化データ中に該同
期ビットパターンに擬似したビットパターンが検出され
るビット位置を予測して該ビットを変更するように該量
子化器(1) を量子化させる擬似同期パターン検出部(2)
を設けたことを特徴とした同期通信方式。2. In a communication system in which a synchronization bit pattern is multiplexed with coded data output from a quantizer (1) and transmitted, and the reception side detects the synchronization bit pattern to perform synchronization, the quantization is performed. Quantizer (1) so as to change the bit by predicting a bit position where a bit pattern simulating the sync bit pattern is detected in the encoded data output from the device (1) Pseudo sync pattern detector (2)
A synchronous communication system characterized by the provision of.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4034708A JPH05235930A (en) | 1992-02-21 | 1992-02-21 | Synchronization communication system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4034708A JPH05235930A (en) | 1992-02-21 | 1992-02-21 | Synchronization communication system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05235930A true JPH05235930A (en) | 1993-09-10 |
Family
ID=12421853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4034708A Withdrawn JPH05235930A (en) | 1992-02-21 | 1992-02-21 | Synchronization communication system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05235930A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010183419A (en) * | 2009-02-06 | 2010-08-19 | Nippon Hoso Kyokai <Nhk> | Transmission apparatus, receiving device, and transmission system |
| JP2010200136A (en) * | 2009-02-26 | 2010-09-09 | Nippon Hoso Kyokai <Nhk> | Transmitter, receiver, and transmission system |
-
1992
- 1992-02-21 JP JP4034708A patent/JPH05235930A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010183419A (en) * | 2009-02-06 | 2010-08-19 | Nippon Hoso Kyokai <Nhk> | Transmission apparatus, receiving device, and transmission system |
| JP2010200136A (en) * | 2009-02-26 | 2010-09-09 | Nippon Hoso Kyokai <Nhk> | Transmitter, receiver, and transmission system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FI90704B (en) | A method for detecting and hiding errors in a data signal | |
| US5826227A (en) | Hiding a source identifier within a signal | |
| US5654964A (en) | ATM transmission system | |
| US5142582A (en) | Speech coding and decoding system with background sound reproducing function | |
| US4918729A (en) | Voice signal encoding and decoding apparatus and method | |
| US4549304A (en) | ADPCM Encoder/decoder with signalling bit insertion | |
| EP0680034A1 (en) | Mobile radio communication system using a sound or voice activity detector and convolutional coding | |
| US6038529A (en) | Transmitting and receiving system compatible with data of both the silence compression and non-silence compression type | |
| US5897615A (en) | Speech packet transmission system | |
| JPH09506187A (en) | Adaptive error control for ADPCM speech coder | |
| JPH05235930A (en) | Synchronization communication system | |
| JP3368443B2 (en) | Voice coded transmission system and receiving device | |
| US5453789A (en) | Moving-image signal encoding apparatus | |
| KR100590769B1 (en) | Transcoding Appratus and method | |
| JP2961154B2 (en) | Signal transmission system | |
| JP2505734B2 (en) | Transmission data creation device | |
| CA1200331A (en) | Adpcm encoder/decoder with signalling bit insertion | |
| KR20020038982A (en) | Interface apparatus and method of transmitting and receiving serial data therethrough | |
| JP2655626B2 (en) | Voice packet transmission system | |
| JPS6247010B2 (en) | ||
| JP2831661B2 (en) | Transmission equipment | |
| JPS6244730B2 (en) | ||
| JP2705442B2 (en) | Synchronous method | |
| JPS63232644A (en) | Digital transmission method for voice signal by vocoder system | |
| JPH06120908A (en) | Voice coding decoding device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |