JPH05235660A - Noise detection circuit - Google Patents
Noise detection circuitInfo
- Publication number
- JPH05235660A JPH05235660A JP4031053A JP3105392A JPH05235660A JP H05235660 A JPH05235660 A JP H05235660A JP 4031053 A JP4031053 A JP 4031053A JP 3105392 A JP3105392 A JP 3105392A JP H05235660 A JPH05235660 A JP H05235660A
- Authority
- JP
- Japan
- Prior art keywords
- detection circuit
- circuit
- differential amplifier
- amplifier
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
- Noise Elimination (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、例えばFM信号を使用
した無線通信機における受信信号のノイズレベルの検出
等に使用される、ノイズ検出回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a noise detection circuit used for detecting a noise level of a received signal in a radio communication device using an FM signal, for example.
【0002】[0002]
【従来の技術】従来、FM信号を使用した無線通信機等
として、ノイズ検出回路を使用したものが知られてい
る。図3は、かかるFM無線通信機の一構成例を概略的
に示すものであり、FM復調回路31の復調出力を、フ
ィルタ(例えば帯域通過フィルタ等が使用される)32
を介して、ノイズ検出回路33へ入力している。かかる
ノイズ回路33は、弱電界時の受信信号のS/N比の悪
化を検出するために使用される。2. Description of the Related Art Conventionally, as a wireless communication device using an FM signal, a device using a noise detection circuit is known. FIG. 3 schematically shows a configuration example of such an FM wireless communication device. The demodulation output of the FM demodulation circuit 31 is filtered by a filter (for example, a bandpass filter or the like) 32.
Is input to the noise detection circuit 33 via. The noise circuit 33 is used to detect deterioration of the S / N ratio of the received signal when the electric field is weak.
【0003】図4に、かかるノイズ検出回路33の概略
構成を示す。図4において、入力端子41から取り込ま
れた入力信号は、結合コンデンサ42によって直流分を
除去された後、演算増幅器(以下、オペアンプと記す)
43の正入力となる。また、このオペアンプ43の負入
力には、電源45により抵抗素子44を介して、一定の
バイアス電位V44が与えられる。FIG. 4 shows a schematic configuration of the noise detection circuit 33. In FIG. 4, the input signal taken in from the input terminal 41 has a direct current component removed by the coupling capacitor 42, and then an operational amplifier (hereinafter referred to as an operational amplifier).
43 is a positive input. Further, a constant bias potential V 44 is applied to the negative input of the operational amplifier 43 from the power supply 45 via the resistance element 44.
【0004】このオペアンプ43は、負帰還回路46を
備えている。かかる負帰還回路46は、オペアンプ43
の出力と負入力との間に設けられた抵抗素子47と、か
かる負入力とグランドとの間に設けられた抵抗素子48
およびバイパスコンデンサ49とによって構成されてい
る。The operational amplifier 43 has a negative feedback circuit 46. The negative feedback circuit 46 is provided in the operational amplifier 43.
Element 47 provided between the negative output and the negative input, and a resistance element 48 provided between the negative input and the ground.
And a bypass capacitor 49.
【0005】ここで、バイパスコンデンサ49は、オペ
アンプ43の直流利得を「1」にして、このオペアンプ
43の誤差や直流オフセット電圧の発生を防止するため
に使用される。また、この負帰還回路46は、かかるバ
イパスコンデンサ49によって、交流信号に対して接地
されている。したがって、オペアンプ43の交流利得
は、抵抗素子47,48の抵抗値によって決定される。Here, the bypass capacitor 49 is used to set the DC gain of the operational amplifier 43 to "1" and prevent the error of the operational amplifier 43 and the generation of the DC offset voltage. The negative feedback circuit 46 is grounded to the AC signal by the bypass capacitor 49. Therefore, the AC gain of the operational amplifier 43 is determined by the resistance values of the resistance elements 47 and 48.
【0006】オペアンプ43の出力は検波回路50の正
入力となる。また、この検波回路50の負入力には直流
電源51が接続されており、これによって基準電圧V51
が与えられる。検波回路50から出力された信号は、平
滑用コンデンサ52で整流され、コンパレータ53の正
入力となる。ここで、基準電圧V51は、バイアス電圧V
44よりも高くなるように設定されている。上述のオペア
ンプ43の出力レベルは電源45および抵抗素子44に
よって与えられるバイアス電圧V44と等しくなるので、
このように基準電圧V51をバイアス電圧V44よりも高く
することにより、検波回路50の出力(平滑用コンデン
サ52による整流後の電圧信号)を、正入力(すなわち
オペアンプ43の出力)が負入力(すなわち基準電圧V
51)よりも大きいときはハイレベルとし、逆に正入力が
負入力よりも小さいときはローレベルとすることができ
る。The output of the operational amplifier 43 becomes the positive input of the detection circuit 50. A DC power supply 51 is connected to the negative input of the detection circuit 50, which allows the reference voltage V 51 to be applied.
Is given. The signal output from the detection circuit 50 is rectified by the smoothing capacitor 52 and becomes a positive input of the comparator 53. Here, the reference voltage V 51 is the bias voltage V
It is set to be higher than 44 . Since the output level of the operational amplifier 43 described above becomes equal to the bias voltage V 44 given by the power supply 45 and the resistance element 44,
In this way, by making the reference voltage V 51 higher than the bias voltage V 44 , the positive input (that is, the output of the operational amplifier 43) inputs the output of the detection circuit 50 (the voltage signal after rectification by the smoothing capacitor 52) to the negative input. (That is, the reference voltage V
It can be set to high level when it is larger than 51 ), and can be set to low level when positive input is smaller than negative input.
【0007】また、このコンパレータ53の負入力には
直流電源54が接続されており、これによって基準電圧
V54が与えられる。このような構成により、コンパレー
タ53からは、正入力としての信号入力と基準電圧V54
との差が検出され、ノイズ検出回路の出力として出力端
子55から出力される。A DC power source 54 is connected to the negative input of the comparator 53, and a reference voltage V 54 is applied by this. With this configuration, the comparator 53 receives the signal input as the positive input and the reference voltage V 54.
Is detected and output from the output terminal 55 as the output of the noise detection circuit.
【0008】[0008]
【発明が解決しようとする課題】このようなノイズ検出
回路において、十分なノイズ検出感度を得るためには、
オペアンプ43の利得を十分に高くすることが望まれ
る。ここで、オペアンプ43の交流利得GV は、上述の
ように、負帰還回路46の抵抗素子47,48の抵抗値
によって決定され、次の式で与えられる。 GV =(R47+R48)/R48 = (R47/R48)+1 …(1) なお、R47は抵抗素子47の抵抗値、R48は抵抗素子4
8の抵抗値である。In order to obtain sufficient noise detection sensitivity in such a noise detection circuit,
It is desired that the gain of the operational amplifier 43 be sufficiently high. Here, the AC gain G V of the operational amplifier 43 is determined by the resistance values of the resistance elements 47 and 48 of the negative feedback circuit 46 as described above, and is given by the following equation. G V = (R 47 + R 48 ) / R 48 = (R 47 / R 48 ) +1 (1) where R 47 is the resistance value of the resistance element 47 and R 48 is the resistance element 4
8 is a resistance value.
【0009】(1)式において、オペアンプ43の利得
を十分に高くする(すなわち、GV >>1とする)と、R
47/R48>>1となる。すなわち、抵抗素子47,48
は、R47>>R48となるように選ばれる。したがって、抵
抗素子47としては高抵抗のものが使用され、抵抗素子
48としては低抵抗のものが使用される。In the equation (1), if the gain of the operational amplifier 43 is sufficiently high (that is, G V >> 1), R
47 / R 48 >> 1. That is, the resistance elements 47 and 48
Are chosen such that R 47 >> R 48 . Therefore, a high resistance element is used as the resistance element 47, and a low resistance element is used as the resistance element 48.
【0010】しかしながら、このように抵抗素子48を
低抵抗とした場合、交流信号に対する接地を行うことが
できるようにするためには、バイパスコンデンサ49の
静電容量を大きくしなければならない。このため、この
ノイズ検出回路を集積回路で形成する場合に、かかるバ
イパスコンデンサ49を内蔵させることができず、外付
けにしなければならないという欠点が生じていた。However, when the resistance element 48 has a low resistance as described above, the capacitance of the bypass capacitor 49 must be increased in order to ground the AC signal. For this reason, when the noise detection circuit is formed by an integrated circuit, the bypass capacitor 49 cannot be built in and must be externally attached.
【0011】また、上述のようにオペアンプ43は負帰
還回路46を備えているが、この場合、この負帰還回路
46の利得(すなわち閉ループ利得)によって、オペア
ンプ43の利得が小さくなる。したがって、交流利得を
十分に高くするためには、オペアンプ43の開ループ利
得が閉ループ利得よりも十分に大きくなるようにしなけ
ればならない。しかしながら、このためには、オペアン
プ43内に多数段の増幅回路を形成しなければならない
ため、回路構成が複雑となってしまうという欠点があっ
た。As described above, the operational amplifier 43 includes the negative feedback circuit 46. In this case, the gain of the negative feedback circuit 46 (that is, the closed loop gain) reduces the gain of the operational amplifier 43. Therefore, in order to make the AC gain sufficiently high, the open loop gain of the operational amplifier 43 must be made sufficiently larger than the closed loop gain. However, for this purpose, a large number of stages of amplifier circuits have to be formed in the operational amplifier 43, so that the circuit configuration becomes complicated.
【0012】本発明は、このような従来技術の欠点に鑑
みてなされたものであり、ノイズ検出感度に優れ、回路
構成が簡単で、且つ、外付け部品を必要としないノイズ
検出回路を提供することを目的とする。The present invention has been made in view of the above drawbacks of the prior art, and provides a noise detection circuit which is excellent in noise detection sensitivity, has a simple circuit configuration, and does not require external parts. The purpose is to
【0013】[0013]
【課題を解決するための手段】本発明のノイズ検出回路
は、入力端子から入力された信号を増幅する第1の差動
増幅器と、この第1の差動増幅器から結合コンデンサを
介して入力した信号を増幅する第2の差動増幅器と、こ
の第2の差動増幅器の入力に直流オフセット電圧を印加
するオフセット電圧印加手段と、前記第2の差動増幅器
(以下、差動アンプと記す)の正出力および反転出力を
それぞれ入力して検波を行う検波回路と、この検波回路
から出力された信号を整流する平滑用コンデンサと、こ
の平滑用コンデンサで整流された信号と基準電圧との差
を出力するコンパレータと、を具備することを特徴とす
る。A noise detection circuit according to the present invention includes a first differential amplifier which amplifies a signal input from an input terminal, and a first differential amplifier which is input via a coupling capacitor. A second differential amplifier for amplifying a signal, an offset voltage applying means for applying a DC offset voltage to an input of the second differential amplifier, and the second differential amplifier (hereinafter referred to as a differential amplifier) The detection circuit that inputs the positive output and the inverted output of each to detect, the smoothing capacitor that rectifies the signal output from this detection circuit, and And a comparator for outputting.
【0014】[0014]
【作用】第1の差動アンプと第2の差動アンプとを用い
て二段の増幅器を構成し、且つ、これらの差動アンプを
結合コンデンサを用いて結合したことより、各差動アン
プの負帰還回路を不要とすることができる。したがっ
て、バイパスコンデンサを不要とすることができ、外付
け部品を無くすことができる。さらに、負帰還回路が不
要となることより、かかる負帰還回路による利得の減少
がなくなるので、その分だけ同一の利得を得るために必
要な差動アンプの回路規模は小さくなる。したがって、
ノイズ検出回路の回路構成を簡略化することができる。By configuring a two-stage amplifier using the first differential amplifier and the second differential amplifier and coupling these differential amplifiers using the coupling capacitor, each differential amplifier is It is possible to eliminate the negative feedback circuit of. Therefore, the bypass capacitor can be eliminated, and external parts can be eliminated. Further, since the negative feedback circuit is not necessary, the gain is not reduced by the negative feedback circuit, so that the circuit scale of the differential amplifier required to obtain the same gain is reduced accordingly. Therefore,
The circuit configuration of the noise detection circuit can be simplified.
【0015】また、第2の差動アンプの入力に直流オフ
セット電圧を印加するオフセット電圧印加手段を設けた
ことにより、この第2の差動アンプの正出力および反転
出力をそのまま検波回路に入力して検波を行うことがで
きるので、この検波回路の出力は従来の2倍となる。し
たがって、第1の差動アンプおよび第2の差動アンプと
して、その分だけ利得の小さいものを使用することがで
きるので、これらの差動アンプの回路規模を小さくする
ことができ、回路構成を簡略化することができる。Since the offset voltage applying means for applying a DC offset voltage to the input of the second differential amplifier is provided, the positive output and the inverted output of the second differential amplifier are directly input to the detection circuit. Since the detection can be performed by this, the output of this detection circuit is double that of the conventional one. Therefore, as the first differential amplifier and the second differential amplifier, those having a correspondingly small gain can be used, so that the circuit scale of these differential amplifiers can be reduced and the circuit configuration can be reduced. It can be simplified.
【0016】[0016]
【実施例】以下、本発明の一実施例について、図面を用
いて説明する。図1は、本実施例に係わるノイズ検出回
路の構成を概略的に示す電気回路図である。同図におい
て、入力端子1から取り込まれた入力信号は、結合コン
デンサ2によって直流分を除去された後、第1の差動ア
ンプ3の正入力となる。また、この差動アンプ3の正入
力には、抵抗素子5を介して、電源4により一定のバイ
アス電位V5 が与えられる。また、この差動アンプ3の
負入力には基準電位V6 が供給されるが、この基準電位
V6 も、抵抗素子6を介して、電源4から与えられてい
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is an electric circuit diagram schematically showing the configuration of the noise detection circuit according to the present embodiment. In the figure, the input signal taken in from the input terminal 1 becomes the positive input of the first differential amplifier 3 after the DC component is removed by the coupling capacitor 2. A constant bias potential V 5 is applied to the positive input of the differential amplifier 3 from the power supply 4 via the resistance element 5. Although reference potential V 6 is supplied to the negative input of the differential amplifier 3, the reference potential V 6 also via the resistor element 6 is given from the power source 4.
【0017】差動アンプ3の出力は、結合コンデンサ7
によって直流分を除去された後、第2の差動アンプ8の
正入力となる。また、この差動アンプ8の正負入力間に
は、オフセット電圧印加回路9によって、直流オフセッ
ト電圧V9 が印加される。このオフセット電圧印加回路
9は、差動アンプ8の正入力端子に一端を接続された抵
抗素子9aと、この抵抗素子9aの他端に接続された電
源9bとによって構成されている。一方、差動アンプ8
の負入力には、抵抗素子10を介して電源4から、基準
電位V10が供給されているため、差動アンプ8の正入力
の電圧はV10−V9 となる。The output of the differential amplifier 3 is the coupling capacitor 7
After the direct current component is removed by, it becomes the positive input of the second differential amplifier 8. A DC offset voltage V 9 is applied between the positive and negative inputs of the differential amplifier 8 by an offset voltage applying circuit 9. The offset voltage applying circuit 9 is composed of a resistance element 9a having one end connected to the positive input terminal of the differential amplifier 8 and a power supply 9b connected to the other end of the resistance element 9a. On the other hand, the differential amplifier 8
Since the reference potential V 10 is supplied from the power supply 4 to the negative input of the differential amplifier 8 via the resistance element 10, the voltage of the positive input of the differential amplifier 8 becomes V 10 −V 9 .
【0018】かかる差動アンプ8の正出力および反転出
力は、それぞれ検波回路11の入力となる。この検波回
路11では、これらの入力を用いて、ノイズ分の検波を
行って出力する。このように差動アンプ8の正入力(す
なわち差動アンプ3の出力)が直流オフセット電圧V9
より大きいとき、検波回路11の出力(平滑用コンデン
サ12による整流後の電圧信号)はハイレベルになり、
逆に正入力が直流オフセット電圧V9 よりも小さい時は
ローレベルとなる。The positive output and the inverted output of the differential amplifier 8 are input to the detection circuit 11, respectively. The detection circuit 11 uses these inputs to detect noise and output it. Thus, the positive input of the differential amplifier 8 (that is, the output of the differential amplifier 3) is the DC offset voltage V 9
When larger, the output of the detection circuit 11 (voltage signal after rectification by the smoothing capacitor 12) becomes high level,
On the contrary, when the positive input is smaller than the DC offset voltage V 9 , it becomes low level.
【0019】検波回路11の出力は、平滑用コンデンサ
12の一端およびコンパレータ13の正入力端子に接続
されている。また、この平滑用コンデンサ12の他端
は、接地されている。かかる構成により、検波回路11
から出力されたノイズ信号は、平滑用コンデンサ12で
整流されてコンパレータ13の正入力となる。また、こ
のコンパレータ13の負入力には電源14が接続されて
おり、これにより基準電位V14が与えられる。したがっ
て、コンパレータ14からは正入力としての信号入力と
基準電圧V14との差が検出され、ノイズ検出回路の出力
として、出力端子15から出力される。The output of the detection circuit 11 is connected to one end of the smoothing capacitor 12 and the positive input terminal of the comparator 13. The other end of the smoothing capacitor 12 is grounded. With this configuration, the detection circuit 11
The noise signal output from is rectified by the smoothing capacitor 12 and becomes a positive input of the comparator 13. A power supply 14 is connected to the negative input of the comparator 13, and the reference potential V 14 is applied thereto. Therefore, the difference between the signal input as the positive input and the reference voltage V 14 is detected from the comparator 14, and is output from the output terminal 15 as the output of the noise detection circuit.
【0020】上述のように、本実施例のノイズ検出回路
では、増幅器を2個の差動アンプ3,8を用いて二段に
構成した。この場合、各差動アンプ3,8の利得を低く
しても、全体として大きい利得を得ることができる。例
えば、各差動アンプ3,8の利得をそれぞれ10とした
場合、全体としての利得は10×10=100となる。
したがって、本実施例では、差動アンプ3,8として
は、利得の小さいものを使用する。As described above, in the noise detection circuit of this embodiment, the amplifier is constructed in two stages by using the two differential amplifiers 3 and 8. In this case, even if the gains of the differential amplifiers 3 and 8 are lowered, a large gain can be obtained as a whole. For example, when the gains of the differential amplifiers 3 and 8 are each 10, the overall gain is 10 × 10 = 100.
Therefore, in this embodiment, the differential amplifiers 3 and 8 having a small gain are used.
【0021】また、第1の差動アンプ3の出力と第2の
差動アンプ8の正入力との間に結合コンデンサ7を設け
たので、差動アンプ3の出力の直流分は、この結合コン
デンサ6で除去される。したがって、差動アンプ3の誤
差やオフセット電圧は、差動アンプ8には入力されな
い。Further, since the coupling capacitor 7 is provided between the output of the first differential amplifier 3 and the positive input of the second differential amplifier 8, the direct current component of the output of the differential amplifier 3 is generated by this coupling. It is removed by the capacitor 6. Therefore, the error and offset voltage of the differential amplifier 3 are not input to the differential amplifier 8.
【0022】このように、本実施例のノイズ検出回路で
は、二段の利得の小さい差動アンプ3,8を使用し、且
つ、結合コンデンサ6を設けて差動アンプ3の誤差やオ
フセット電圧を除去することとしたので、これらの差動
アンプ3,8の負帰還回路が不要となる。このため、上
述の従来のノイズ検出装置(図4参照)で用いられてい
たバイパスコンデンサ49は、本実施例のノイズ検出回
路では不要となる。また、結合コンデンサ2,7は小さ
い静電容量のもので十分なので、集積回路に内蔵するこ
とが可能である。このため、本実施例のノイズ検出回路
では、バイパスコンデンサが不要となる。As described above, in the noise detecting circuit of this embodiment, the differential amplifiers 3 and 8 having two stages of small gains are used, and the coupling capacitor 6 is provided so that the error and the offset voltage of the differential amplifier 3 are eliminated. Since they are removed, the negative feedback circuits of these differential amplifiers 3 and 8 are unnecessary. Therefore, the bypass capacitor 49 used in the above-described conventional noise detection device (see FIG. 4) is unnecessary in the noise detection circuit of this embodiment. Further, since the coupling capacitors 2 and 7 having a small capacitance are sufficient, they can be incorporated in an integrated circuit. Therefore, the noise detection circuit of this embodiment does not require a bypass capacitor.
【0023】また、本実施例のノイズ検出回路では、こ
のように差動アンプ3,8の負帰還回路が不要となるこ
とにより、負帰還回路によって利得が減少することがな
くなる。したがって、その分だけ差動アンプ3,8とし
て利得の小さいものを使用することができる。このた
め、差動アンプ3,8内にそれぞれ形成される増幅回路
の段数を少なくするすることができるので、ノイズ検出
回路の回路構成を簡単にすることができる。Further, in the noise detecting circuit of the present embodiment, the negative feedback circuit of the differential amplifiers 3 and 8 is unnecessary in this way, so that the negative feedback circuit does not reduce the gain. Therefore, the differential amplifiers 3 and 8 having small gains can be used accordingly. Therefore, the number of stages of the amplifier circuits formed in the differential amplifiers 3 and 8 can be reduced, so that the circuit configuration of the noise detection circuit can be simplified.
【0024】加えて、本実施例のノイズ検出回路では、
オフセット電圧印加回路9によって、差動アンプ8の正
負入力間に直流オフセット電圧V9 を印加する構成とし
たので、この差動アンプ8の正出力および反転出力をそ
のまま検波回路11に入力して検波を行うことができ
る。すなわち、本実施例の検波回路11では、差動アン
プ8の正出力および反転出力の差を用いて検波を行って
いる。したがって、従来のノイズ検出回路(図4参照)
のように検波回路の負入力に基準電圧を供給する場合と
比べて、同じ回路構成で、出力信号を2倍にすることが
できる。すなわち、本実施例では、検出回路11の利得
を従来の2倍にした場合と同じ出力を得ることができ
る。このため、本実施例のノイズ検出回路では、二段の
差動アンプ3,8による利得を従来のノイズ検出回路で
使用されていたオペアンプ43の半分としても、この従
来のノイズ検出回路と同じ利得を得ることができる。よ
って、その分だけ差動アンプ3,8内にそれぞれ形成さ
れる増幅回路の段数を少なくすることができるので、こ
の点でも、ノイズ検出回路の回路構成を簡単にすること
ができる。In addition, in the noise detection circuit of this embodiment,
Since the offset voltage application circuit 9 is configured to apply the DC offset voltage V 9 between the positive and negative inputs of the differential amplifier 8, the positive output and the inverted output of the differential amplifier 8 are directly input to the detection circuit 11 for detection. It can be performed. That is, in the detection circuit 11 of this embodiment, detection is performed using the difference between the positive output and the inverted output of the differential amplifier 8. Therefore, the conventional noise detection circuit (see FIG. 4)
As in the case where the reference voltage is supplied to the negative input of the detection circuit as described above, the output signal can be doubled with the same circuit configuration. That is, in the present embodiment, it is possible to obtain the same output as when the gain of the detection circuit 11 is doubled as compared with the conventional one. Therefore, in the noise detection circuit of the present embodiment, even if the gain of the two-stage differential amplifiers 3 and 8 is half that of the operational amplifier 43 used in the conventional noise detection circuit, the same gain as that of the conventional noise detection circuit is obtained. Can be obtained. Therefore, the number of stages of the amplifier circuits respectively formed in the differential amplifiers 3 and 8 can be reduced accordingly, and the circuit configuration of the noise detection circuit can be simplified also in this respect.
【0025】このように、本実施例では、回路の構成が
簡単で、且つ、高い利得を得ることができ、従ってノイ
ズ検出感度に優れた、ノイズ検出回路を実現している。As described above, in the present embodiment, a noise detecting circuit having a simple circuit configuration and capable of obtaining a high gain, and therefore excellent in noise detecting sensitivity, is realized.
【0026】図2に、本実施例のノイズ検出回路の具体
的な回路構成の一例を示す。本図において、図1と同じ
符号を付した構成部分はそれぞれ図1と同じものを示
す。第1の差動アンプ3は、トランジスタ16a,16
bおよび定電流源16cからなる1段の差動増幅回路
と、抵抗素子17と、トランジスタ18aおよび定電流
源18bからなるエミッタフォロアとによって構成され
ており、差動増幅回路で増幅された入力信号をエミッタ
フォロアでさらに増幅して出力する。FIG. 2 shows an example of a concrete circuit configuration of the noise detection circuit of this embodiment. In this figure, the components denoted by the same reference numerals as in FIG. 1 are the same as those in FIG. The first differential amplifier 3 includes transistors 16a, 16
b and a constant current source 16c, a one-stage differential amplifier circuit, a resistance element 17, and an emitter follower including a transistor 18a and a constant current source 18b. The input signal is amplified by the differential amplifier circuit. Is further amplified by the emitter follower and output.
【0027】また、第2の差動アンプ8は、トランジス
タ19a,19bおよび定電流源19cからなる1段の
差動増幅回路と、抵抗素子20a,20bによって構成
されており、エミッタフォロアは備えていない。The second differential amplifier 8 is composed of a one-stage differential amplifier circuit including transistors 19a and 19b and a constant current source 19c, and resistance elements 20a and 20b, and an emitter follower. Absent.
【0028】検波回路11は、トランジスタ21a,2
1bおよび定電流源21cからなる差動増幅回路と、ト
ランジスタ22a,22bからなるカレントミラー回路
と抵抗素子22cとによって構成されている。The detection circuit 11 includes transistors 21a, 2
1b and a constant current source 21c, a differential amplifier circuit, a current mirror circuit including transistors 22a and 22b, and a resistance element 22c.
【0029】オフセット電圧印加回路9の電源9bは、
抵抗素子23と定電流源24とによって構成されてお
り、この定電流源24によって抵抗素子23に発生する
電圧降下を用いて、オフセット電圧を生成している。The power source 9b of the offset voltage applying circuit 9 is
It is composed of a resistance element 23 and a constant current source 24, and an offset voltage is generated by using a voltage drop generated in the resistance element 23 by the constant current source 24.
【0030】このように、本実施例では、差動アンプ
3,8を、あわせて2個の差動増幅器と1個のエミッタ
フォロアとで構成している。これに対して、従来のノイ
ズ検出回路(図4参照)で同じ利得を得たい場合には、
上述のように負帰還回路が必要なことや検波回路の負入
力を基準電圧としなければならないことにより、通常、
オペアンプ43を3〜4段の差動増幅器で構成しなけれ
ばならなくなる。As described above, in this embodiment, the differential amplifiers 3 and 8 are composed of a total of two differential amplifiers and one emitter follower. On the other hand, when it is desired to obtain the same gain with the conventional noise detection circuit (see FIG. 4),
Due to the need for the negative feedback circuit and the fact that the negative input of the detection circuit must be used as the reference voltage as described above,
The operational amplifier 43 must be composed of 3 to 4 stages of differential amplifiers.
【0031】[0031]
【発明の効果】以上詳細に説明したように、本発明によ
れば、ノイズ検出感度に優れ、回路構成が簡単で、且
つ、外付け部品を必要としないノイズ検出回路を提供す
ることができる。As described in detail above, according to the present invention, it is possible to provide a noise detection circuit which is excellent in noise detection sensitivity, has a simple circuit configuration, and requires no external parts.
【図1】本発明の一実施例に係わるノイズ検出回路の構
成を示す電気回路図である。FIG. 1 is an electric circuit diagram showing a configuration of a noise detection circuit according to an embodiment of the present invention.
【図2】図1に示したノイズ検出回路の要部の具体的な
回路構成を示す電気回路図である。FIG. 2 is an electric circuit diagram showing a specific circuit configuration of a main part of the noise detection circuit shown in FIG.
【図3】ノイズ検出回路を使用したFM無線通信機の一
構成例を概略的に示すブロック図である。FIG. 3 is a block diagram schematically showing a configuration example of an FM wireless communication device using a noise detection circuit.
【図4】従来のノイズ検出回路の一構成例を示す電気回
路図である。FIG. 4 is an electric circuit diagram showing a configuration example of a conventional noise detection circuit.
1 入力端子 2,7 結合コンデンサ 3,8 差動アンプ 4,14 電源 5,6,10 抵抗素子 9 オフセット電圧印加回路 11 検波回路 12 平滑用コンデンサ 13 コンパレータ 15 出力端子 1 Input Terminal 2,7 Coupling Capacitor 3,8 Differential Amplifier 4,14 Power Supply 5,6,10 Resistance Element 9 Offset Voltage Application Circuit 11 Detection Circuit 12 Smoothing Capacitor 13 Comparator 15 Output Terminal
Claims (1)
1の差動増幅器と、 この第1の差動増幅器から結合コンデンサを介して入力
した信号を増幅する第2の差動増幅器と、 この第2の差動増幅器の入力に直流オフセット電圧を印
加するオフセット電圧印加手段と、 前記第2の差動増幅器の正出力および反転出力をそれぞ
れ入力して検波を行う検波回路と、 この検波回路から出力された信号を整流する平滑用コン
デンサと、 この平滑用コンデンサで整流された信号と基準電圧との
差を出力するコンパレータと、 を具備することを特徴とするノイズ検出回路。1. A first differential amplifier for amplifying a signal input from an input terminal, and a second differential amplifier for amplifying a signal input from the first differential amplifier via a coupling capacitor. Offset voltage applying means for applying a DC offset voltage to the input of the second differential amplifier, a detection circuit for detecting the positive output and the inverted output of the second differential amplifier, respectively, and this detection circuit A noise detecting circuit, comprising: a smoothing capacitor that rectifies the signal output from the device; and a comparator that outputs a difference between the signal rectified by the smoothing capacitor and a reference voltage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03105392A JP3179838B2 (en) | 1992-02-18 | 1992-02-18 | Noise detection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03105392A JP3179838B2 (en) | 1992-02-18 | 1992-02-18 | Noise detection circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05235660A true JPH05235660A (en) | 1993-09-10 |
JP3179838B2 JP3179838B2 (en) | 2001-06-25 |
Family
ID=12320744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03105392A Expired - Lifetime JP3179838B2 (en) | 1992-02-18 | 1992-02-18 | Noise detection circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3179838B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009027283A (en) * | 2007-07-17 | 2009-02-05 | Toshiba Corp | Detection circuit |
JP2016134181A (en) * | 2015-01-19 | 2016-07-25 | エルエス産電株式会社Lsis Co., Ltd. | Power supply part noise sensing device for plc(programmable logic controller) analog input/output module |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3017983B2 (en) | 1997-11-19 | 2000-03-13 | 株式会社ケンウッド | Synchronous acquisition circuit |
KR200483422Y1 (en) * | 2015-07-03 | 2017-05-16 | 조선대학교산학협력단 | Account book combined decorative illumination |
-
1992
- 1992-02-18 JP JP03105392A patent/JP3179838B2/en not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009027283A (en) * | 2007-07-17 | 2009-02-05 | Toshiba Corp | Detection circuit |
JP2016134181A (en) * | 2015-01-19 | 2016-07-25 | エルエス産電株式会社Lsis Co., Ltd. | Power supply part noise sensing device for plc(programmable logic controller) analog input/output module |
US9778292B2 (en) | 2015-01-19 | 2017-10-03 | Lsis Co., Ltd. | Apparatus for detecting noise in power supply of PLC analogue input and output module |
Also Published As
Publication number | Publication date |
---|---|
JP3179838B2 (en) | 2001-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8335328B2 (en) | Programmable integrated microphone interface circuit | |
US8254598B2 (en) | Programmable integrated microphone interface circuit | |
US4626678A (en) | Light detecting circuit | |
US4752744A (en) | Balanced transformer-less amplifier circuit | |
US6208209B1 (en) | Automatic gain control circuit using a capacitor for minimizing digital coupling | |
JPS6232714A (en) | Offset voltage correcting circuit | |
JP3179838B2 (en) | Noise detection circuit | |
US5517684A (en) | Radio communication system having current control circuit | |
KR101043222B1 (en) | Dc-compensation loop for variable gain amplifier | |
US6774720B2 (en) | Electric field intensity detecting circuit and limiter amplifier | |
JP3479334B2 (en) | Circuit for stereo and dual audio signal recognition | |
JPH0282804A (en) | Preamplifier for optical reception | |
JPH062335Y2 (en) | Balanced amplifier | |
JPH0113453Y2 (en) | ||
JP2881769B2 (en) | AGC circuit | |
JP2881770B2 (en) | AGC circuit | |
JPH0640604B2 (en) | Frequency conversion circuit | |
JPH0537411A (en) | Tuner circuit | |
JPS61147606A (en) | Rf amplifier circuit | |
JPH0124363B2 (en) | ||
JPS5831768B2 (en) | transistor warmer | |
JPS5819006A (en) | Intermediate frequency amplifying circuit | |
JPH0139005Y2 (en) | ||
JP2957796B2 (en) | Phase shift circuit | |
JP3005390B2 (en) | Automatic setting circuit of filter cutoff frequency |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080413 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090413 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term |