JPH05235481A - Semiconductor light emitting device - Google Patents
Semiconductor light emitting deviceInfo
- Publication number
- JPH05235481A JPH05235481A JP3483292A JP3483292A JPH05235481A JP H05235481 A JPH05235481 A JP H05235481A JP 3483292 A JP3483292 A JP 3483292A JP 3483292 A JP3483292 A JP 3483292A JP H05235481 A JPH05235481 A JP H05235481A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mesa stripe
- semiconductor
- active layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、光伝送用光源として重
要な高抵抗層埋め込み構造の、半導体発光装置およびそ
の製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor light emitting device having a high resistance layer embedded structure which is important as a light source for optical transmission, and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】半絶縁性ＩｎＰ結晶を埋め込み層とする
高抵抗層埋め込み構造半導体レーザは、素子容量が小さ
く高速変調が可能であることから、大容量光伝送用光源
として重要視されている。従来の高抵抗層埋め込み構造
半導体レーザの断面図を図６に示す（佐々木達也ほか、
ジャーナル・オブ・ライトウェイブ・テクノロジー、vo
l．８（１９９０）pp１３４３−１３４９）。上記素子
では、活性層１を含むメサストライプの両わきを半絶縁
性ＩｎＰ結晶を含む電流阻止層５によって埋め込んでい
る。上記半絶縁性ＩｎＰ結晶はＩｎＰにＦｅをドーピン
グすることで得られるが、上記ＦｅはＩｎＰ系の半導体
結晶中において比較的拡散しやすく、また、深い準位を
形成し非発光再結合中心になる。このため、図６に示す
ようなＦｅをドーピングした半絶縁性ＩｎＰ結晶５が直
接活性層１に接するような構造の半導体レーザでは、Ｆ
ｅが上記活性層１中へ拡散したり、あるいは電流阻止層
を形成する埋め込み成長時の再成長界面になる活性層側
面にＦｅがパイルアップするなどして、素子の高効率動
作ならびに長期安定動作を阻むことになる。2. Description of the Related Art A high resistance layer embedded structure semiconductor laser having a semi-insulating InP crystal as an embedded layer is regarded as an important light source for large capacity optical transmission because it has a small element capacity and is capable of high speed modulation. A cross-sectional view of a conventional semiconductor laser with a high resistance layer embedded structure is shown in FIG. 6 (Tatsuya Sasaki et al.
Journal of Lightwave Technology, vo
l. 8 (1990) pp1343-1349). In the above device, both sides of the mesa stripe including the active layer 1 are filled with the current blocking layer 5 including the semi-insulating InP crystal. The semi-insulating InP crystal can be obtained by doping InP with Fe. The Fe is relatively easily diffused in the InP-based semiconductor crystal and forms a deep level to become a non-radiative recombination center. .. Therefore, in the semiconductor laser having a structure in which the semi-insulating InP crystal 5 doped with Fe as shown in FIG.
e is diffused into the active layer 1 or Fe is piled up on the side surface of the active layer which becomes a re-growth interface at the time of embedded growth forming a current blocking layer. Will be blocked.
【０００３】上記問題点を解決するために、従来、スペ
ーサ層を配置する方法が提案されている（特開昭６３−
１２８７８６号）。この方法では、図７に示すように活
性層１のわきにＩｎＰ結晶からなるスペーサ層１０を形
成することによって、活性層１と高抵抗ＩｎＰ層５とを
分離し、上記高抵抗ＩｎＰ層５から活性層１へのＦｅの
拡散を抑えている。またこの方法では、電流阻止層を形
成する埋め込み成長時の再成長界面がスペーサ層１０の
側面になるため、活性層１の側面にＦｅがパイルアップ
することがない。In order to solve the above problems, a method of arranging a spacer layer has been conventionally proposed (Japanese Patent Laid-Open No. 63-63).
128786). In this method, as shown in FIG. 7, a spacer layer 10 made of InP crystal is formed beside the active layer 1 to separate the active layer 1 and the high-resistance InP layer 5 from the high-resistance InP layer 5. The diffusion of Fe into the active layer 1 is suppressed. Further, in this method, since the regrowth interface at the time of buried growth for forming the current blocking layer is the side surface of the spacer layer 10, Fe does not pile up on the side surface of the active layer 1.
【０００４】上記スペーサ層１０を配置する方法として
はつぎのような方法を用いている。すなわち、図８
（ａ）に示すようにメサストライプ６を形成したのち、
図８（ｂ）のように活性層１の側面の一部を選択エッチ
ングにより除去することで、上記メサストライプ６内に
空隙１３を形成する。その後、高温で一定時間保持する
と、マストランスポートによって図８（ｃ）に示すよう
に、上記空隙１３がＩｎＰ結晶からなるスペーサ層１０
によって封鎖される。この空隙１３を封鎖するスペーサ
層１０は活性層１とＦｅをドーピングした電流阻止層を
分離し、上記電流阻止層から活性層１へのＦｅの拡散
や、活性層１の側面へのＦｅのパイルアップを防ぐ半導
体層として機能することになる。As a method for disposing the spacer layer 10, the following method is used. That is, FIG.
After forming the mesa stripe 6 as shown in (a),
As shown in FIG. 8B, a part of the side surface of the active layer 1 is removed by selective etching to form the void 13 in the mesa stripe 6. After that, when kept at a high temperature for a certain period of time, as shown in FIG. 8 (c), the spacer layer 10 in which the void 13 is made of InP crystal is formed by mass transport.
Blocked by. The spacer layer 10 that closes the voids 13 separates the active layer 1 from the Fe-doped current blocking layer, and diffuses Fe from the current blocking layer to the active layer 1 or piles of Fe on the side surface of the active layer 1. It will function as a semiconductor layer that prevents the rise.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら上記方法
では、活性層側面の一部をサイドエッチングする必要が
ある。上記サイドエッチングにはクラッド層と活性層と
の選択エッチングが可能なウェットエッチングが用いら
れるが、上記エッチング方法では、活性層の幅を共振器
方向に均一に揃えることが困難であるとともに、サイド
エッチング量を再現性よく決めることができない。この
ため、活性層のサイドエッチングを行うことなく、マス
トランスポートによりスペーサ層の形成が可能な素子構
造ならびにその製造方法が望まれていた。However, in the above method, it is necessary to side-etch a part of the side surface of the active layer. Wet etching that can selectively etch the clad layer and the active layer is used for the side etching, but with the above etching method, it is difficult to make the width of the active layer uniform in the cavity direction, and the side etching is performed. The amount cannot be determined with good reproducibility. For this reason, there has been a demand for an element structure in which a spacer layer can be formed by mass transport without performing side etching of the active layer, and a manufacturing method thereof.
【０００６】本発明は、長期安定動作ならびに高効率動
作が可能な、半絶縁性高抵抗層埋め込み構造の半導体発
光装置およびその製造方法を得ることを目的とする。It is an object of the present invention to obtain a semiconductor light emitting device having a semi-insulating high resistance layer embedded structure and a method for manufacturing the same, which enables long-term stable operation and high efficiency operation.
【０００７】[0007]
【課題を解決するための手段】上記目的は、第１導電型
の半導体基板と、該半導体基板上に配置した第１導電型
のバッファ層と、活性層および第２導電型のクラッド層
を少なくとも含み、ストライプ状に形成されたメサスト
ライプと、少なくとも半絶縁性高抵抗層を有する電流阻
止層が上記メサストライプの両側面に配置され、上記活
性層と上記半絶縁性高抵抗層との間に、半導体スペーサ
層を有する半導体発光装置において、上記半導体スペー
サ層が不純物を意図的にドーピングしていない半導体層
であり、上記メサストライプと上記基板、または上記メ
サストライプと上記第１導電型のバッファ層から構成さ
れる、上記メサストライプ裾の角に配置されることによ
り達成される。The above-mentioned object is to provide at least a first-conductivity-type semiconductor substrate, a first-conductivity-type buffer layer disposed on the semiconductor substrate, an active layer and a second-conductivity-type cladding layer. A mesa stripe formed in a stripe shape and a current blocking layer having at least a semi-insulating high resistance layer are arranged on both sides of the mesa stripe, and between the active layer and the semi-insulating high resistance layer. In a semiconductor light emitting device having a semiconductor spacer layer, the semiconductor spacer layer is a semiconductor layer not intentionally doped with impurities, and the mesa stripe and the substrate, or the mesa stripe and the first conductivity type buffer layer. It is achieved by arranging at the corner of the skirt of the mesa stripe.
【０００８】[0008]
【作用】本発明による半導体発光装置は、メサストライ
プ内の活性層と半絶縁性高抵抗埋め込み層を隔てる半導
体スペーサ層が、メサストライプと基板、またはメサス
トライプと基板上に形成されたバッファ層によって構成
される、メサストライプ裾の角に配置されていることを
主要な特徴とする。In the semiconductor light emitting device according to the present invention, the semiconductor spacer layer separating the active layer in the mesa stripe from the semi-insulating high resistance buried layer is formed by the mesa stripe and the substrate, or the mesa stripe and the buffer layer formed on the substrate. Its main feature is that it is arranged at the corners of the mesa stripe hem.
【０００９】本発明ではメサストライプ裾の角に起きる
マストランスポートを利用し、これにより活性層側面を
半導体スペーサ層によって被覆する。そのため本方法に
よるときは、従来技術のように活性層側面の一部をウェ
ットエッチングによりサイドエッチングすることなく、
マストランスポートにより半導体スペーサ層を形成する
ことが可能になり、活性層の幅ははじめに形成されるメ
サストライプ幅で決まることになる。したがって、共振
器方向に沿って均一な幅を有する活性層を備えた埋め込
み構造の半導体レーザが、再現性よく作製されることに
なる。The present invention utilizes the mass transport occurring at the corners of the skirt of the mesa stripe so that the side surface of the active layer is covered with the semiconductor spacer layer. Therefore, according to this method, without side etching by wet etching a part of the side surface of the active layer unlike the prior art,
The mass transport makes it possible to form the semiconductor spacer layer, and the width of the active layer is determined by the width of the mesa stripe formed first. Therefore, a semiconductor laser with an embedded structure having an active layer having a uniform width along the cavity direction can be manufactured with good reproducibility.
【００１０】[0010]
【実施例】つぎに本発明の実施例を図面とともに説明す
る。図１は本発明による半導体発光装置の第１実施例を
示す図、図２（ａ）〜（ｄ）は上記第１実施例における
各製造工程をそれぞれ示す図、図３は本発明による半導
体発光装置の第２実施例を示す図、図４（ａ）〜（ｄ）
は上記第２実施例における各製造工程をそれぞれ示す
図、図５（ａ）および（ｂ）は本発明による半導体スペ
ーサ層の形成工程を示す図である。Embodiments of the present invention will now be described with reference to the drawings. FIG. 1 is a diagram showing a first embodiment of a semiconductor light emitting device according to the present invention, FIGS. 2A to 2D are diagrams showing respective manufacturing steps in the first embodiment, and FIG. 3 is a semiconductor light emission according to the present invention. The figure which shows the 2nd Example of an apparatus, FIG.4 (a)-(d)
Are views showing respective manufacturing steps in the second embodiment, and FIGS. 5A and 5B are views showing steps of forming a semiconductor spacer layer according to the present invention.
【００１１】第１実施例 図１に示す本発明の第１実施例は、高抵抗層埋め込み構
造としてｎ基板ＦｅドープＩｎＰ埋め込み構造の半導体
レーザである。図１において、活性層１は発光波長１．
３０μｍに想到するＩｎＧａＡｓＰ半導体結晶である。
上記活性層１はｎ型ＩｎＰ基板７上のメサストライプ６
において、ｐ型ＩｎＰクラッド層３とｎ型ＩｎＰバッフ
ァ層２に上下から挾まれている。上記メサストライプ６
の両わきは、半絶縁性ＩｎＰ結晶からなる電流阻止層５
によって埋め込まれている。また、メサストライプ６の
裾の角にはＩｎＰ結晶からなるＩｎＰスペーサ層１０が
配置されており、活性層１と電流阻止層５とはＩｎＰス
ペーサ層１０によって隔てられている。また、上記ｐ型
ＩｎＰクラッド層３の上には、ｐ型電極８と良好なコン
タクトを得るため、ｐ型ＩｎＧａＡｓからなる電極層４
が配置されている。First Embodiment A first embodiment of the present invention shown in FIG. 1 is a semiconductor laser having an n substrate Fe-doped InP buried structure as a high resistance layer buried structure. In FIG. 1, the active layer 1 has an emission wavelength of 1.
It is an InGaAsP semiconductor crystal reaching 30 μm.
The active layer 1 is the mesa stripe 6 on the n-type InP substrate 7.
In, the p-type InP clad layer 3 and the n-type InP buffer layer 2 are sandwiched from above and below. Mesa stripe 6 above
Both sides are the current blocking layer 5 made of semi-insulating InP crystal.
Embedded by. In addition, an InP spacer layer 10 made of InP crystal is arranged at the corner of the bottom of the mesa stripe 6, and the active layer 1 and the current blocking layer 5 are separated by the InP spacer layer 10. Further, on the p-type InP clad layer 3, an electrode layer 4 made of p-type InGaAs is formed in order to obtain a good contact with the p-type electrode 8.
Are arranged.
【００１２】上記第１実施例の製造工程で各段階におい
て形成される製品のそれぞれの断面図を、図２（ａ）か
ら（ｄ）に示す。まず、（１００）面ｎ型ＩｎＰ基板７
（キャリア濃度２×１０18ｃｍ~3）上に、Ｓｅをドーパ
ントとするｎ型ＩｎＰバッファ層２（キャリア濃度１×
１０18ｃｍ~3、厚さ０．２μｍ）、発光波長１．３０μ
ｍに相当するノンドープＩｎＧａＡｓＰ活性層１（厚さ
０．１５μｍ）、Ｚｎをドーパントとするｐ型ＩｎＰク
ラッド層３（キャリア濃度３×１０18ｃｍ~3、厚さ１．
２μｍ）、ならびにＺｎをドーパントとするｐ型ＩｎＧ
ａＡｓ電極層４（キャリア濃度５×１０18ｃｍ~3、厚さ
０．３μｍ）を、減圧有機金属気相成長法により形成し
たのち、図２（ａ）に示すようにＳｉＯ2膜１１（厚さ
０．１μｍ）からなるマスクを形成する。上記ＳｉＯ2
膜１１をエッチング用マスクとして、ウェットエッチン
グにより高さ約１．７μｍ、幅約１．５μｍのメサスト
ライプ６を図２（ｂ）のように作成する。上記メサスト
ライプ６の作成には、クラッド層３、バッファ層２であ
るＩｎＰと活性層１であるＩｎＧａＡｓＰの選択エッチ
ングが可能なエッチング液を用いるため、上記メサスト
ライプ６の裾の角１２は、活性層１とｎ型ＩｎＰバッフ
ァ層２とから構成される。2 (a) to 2 (d) are cross-sectional views of the product formed at each stage in the manufacturing process of the first embodiment. First, the (100) plane n-type InP substrate 7
On the (carrier concentration 2 × 10 18 cm 3 ), an n-type InP buffer layer 2 having Se as a dopant (carrier concentration 1 ×
10 18 cm to 3 , thickness 0.2 μm), emission wavelength 1.30 μ
m, a non-doped InGaAsP active layer 1 (thickness: 0.15 μm), a p-type InP clad layer 3 using Zn as a dopant (carrier concentration: 3 × 10 18 cm to 3 , thickness: 1.
2 μm), and p-type InG with Zn as a dopant
aAs electrode layer 4 (carrier concentration 5 × 10 18 cm ~ 3, thickness 0.3 [mu] m) and, after forming a vacuum MOCVD, SiO 2 film 11 (thickness as shown in FIG. 2 (a) A mask having a thickness of 0.1 μm) is formed. Above SiO 2
Using the film 11 as an etching mask, a mesa stripe 6 having a height of about 1.7 μm and a width of about 1.5 μm is formed by wet etching as shown in FIG. 2B. Since the etching solution capable of selectively etching the cladding layer 3, InP which is the buffer layer 2 and InGaAsP which is the active layer 1 is used for forming the mesa stripe 6, the corner 12 of the hem of the mesa stripe 6 is active. It is composed of a layer 1 and an n-type InP buffer layer 2.
【００１３】つぎに、高温において一定時間保持するこ
とにより、例えば本実施例では、６５０℃フォスフィン
雰囲気中で３０分間保持することで、上記メサストライ
プ６の裾の角１２にマストランスポートを誘起し、図２
（ｃ）に示すように活性層１の側面をＩｎＰスペーサ層
１０によって被覆する。そして、上記ＩｎＰスペーサ層
１０を備えたメサストライプ６の両わきを、減圧有機金
属気相成長法を用いてＦｅドープＩｎＰ層によって埋め
込み、図２（ｄ）に示すように電流阻止層５を形成す
る。最後にｐ型電極８およびｎ型電極９を形成し、個々
のレーザチップに切り出して図１に示すような構造のレ
ーザを得た。Next, by holding at high temperature for a certain period of time, for example, in this embodiment, holding at 650 ° C. in a phosphine atmosphere for 30 minutes, mass transport is induced at the corner 12 of the hem of the mesa stripe 6. , Figure 2
As shown in (c), the side surface of the active layer 1 is covered with the InP spacer layer 10. Then, both sides of the mesa stripe 6 having the InP spacer layer 10 are filled with a Fe-doped InP layer by using a low pressure metal organic vapor phase epitaxy method to form a current blocking layer 5 as shown in FIG. 2D. To do. Finally, a p-type electrode 8 and an n-type electrode 9 were formed and cut into individual laser chips to obtain a laser having the structure shown in FIG.
【００１４】上記工程により製作された半導体レーザの
室温における特性は、発振しきい値電流１２ｍＡ、外部
微分量子効率０．２５ｍＷ／ｍＡ、最高出力２０ｍＷで
あり、また、長時間動作しても顕著な特性の劣化は認め
られなかった。The characteristics of the semiconductor laser manufactured by the above process at room temperature are an oscillation threshold current of 12 mA, an external differential quantum efficiency of 0.25 mW / mA, and a maximum output of 20 mW, and it is remarkable even when operated for a long time. No deterioration of characteristics was observed.
【００１５】第２実施例 図３に示す本発明の第２実施例は、ｎ基板ＦｅドープＩ
ｎＰ埋め込み構造半導体レーザである。図３において、
活性層１は発光波長１．３０μｍに相当するＩｎＧａＡ
ｓＰ半導体結晶である。上記活性層１はｎ型ＩｎＰ基板
７上のメサストライプ６において、ｐ型ＩｎＰクラッド
層３とｎ型ＩｎＰバッファ層２に上下から挾まれてい
る。メサストライプ６の両わきは、半絶縁性ＩｎＰ結晶
からなる電流阻止層５によって埋め込まれている。ま
た、上記メサストライプ６の裾の角にはＩｎＰ結晶から
なるＩｎＰスペーサ層１０が配置されており、活性層１
と上記電流阻止層５とはＩｎＰスペーサ層１０によって
隔てられている。ｐ型ＩｎＰクラッド層３の上にはｐ型
ＩｎＰオーバークラッド層３′が配置され、その上には
ｐ型電極８と良好なコンタクトを得るため、ｐ型ＩｎＧ
ａＡｓからなる電極層４が配置されている。ｎ型電極９
はｎ型ＩｎＰ基板７の裏面全面に形成されている。Second Embodiment A second embodiment of the present invention shown in FIG. 3 is an n-substrate Fe-doped I
It is an nP embedded structure semiconductor laser. In FIG.
The active layer 1 is made of InGaA having an emission wavelength of 1.30 μm.
It is an sP semiconductor crystal. The active layer 1 is sandwiched between the p-type InP clad layer 3 and the n-type InP buffer layer 2 from above and below in the mesa stripe 6 on the n-type InP substrate 7. Both sides of the mesa stripe 6 are filled with a current blocking layer 5 made of a semi-insulating InP crystal. Further, an InP spacer layer 10 made of InP crystal is arranged at the corner of the bottom of the mesa stripe 6, and the active layer 1
The current blocking layer 5 and the current blocking layer 5 are separated by an InP spacer layer 10. A p-type InP over-cladding layer 3 ′ is arranged on the p-type InP clad layer 3, and p-type InG is provided on the p-type InP over-cladding layer 3 ′ in order to obtain a good contact with the p-type electrode 8.
An electrode layer 4 made of aAs is arranged. n-type electrode 9
Is formed on the entire back surface of the n-type InP substrate 7.
【００１６】図４に第２実施例の製造工程の各段階にお
いて形成される製品の断面図を、（ａ）から（ｄ）にわ
たって示す。まず、（１００）面ｎ型ＩｎＰ基板７（キ
ャリア濃度２×１０18ｃｍ~3）上に、Ｓｅをドーパント
とするｎ型ＩｎＰバッファ層２（キャリア濃度１×１０
18ｃｍ~3、厚さ０．２μｍ）、発光波長１．３０μｍに
相当するノンドープＩｎＧａＡｓＰ活性層１（厚さ０．
１５μｍ）、Ｚｎをドーパントとするｐ型ＩｎＰクラッ
ド層３（キャリア濃度３×１０18ｃｍ~3、厚さ０．２μ
ｍ）、ならびにノンドープＩｎＧａＡｓバッファ層２′
（厚さ０．１５μｍ）を減圧有機金属気相成長法により
形成したのち、ＳｉＯ2膜１１（厚さ０．１μｍ）から
なるマスクを図４（ａ）のように形成する。上記ＳｉＯ
2膜１１をエッチング用マスクとしてウェットエッチン
グを行い、高さ約０．５μｍ、幅約１．５μｍのメサス
トライプ６を作成する。上記メサストライプ６の作成に
は、クラッド層３、バッファ層２であるＩｎＰと活性層
１であるＩｎＧａＡｓＰの選択エッチングが可能なエッ
チング液を用いるため、上記メサストライプ６の裾の角
は活性層１とｎ型ＩｎＰバッファ層２から構成される。
つぎに、高温において一定時間保持することにより、例
えば本実施例では６５０℃フォスフィン雰囲気中で３０
分間保持することで、上記メサストライプ裾の角にマス
トランスポートを誘起し、活性層１の側面を図４（ｂ）
に示すようにＩｎＰスペーサ層１０によって被覆する。4 (a) to 4 (d) are sectional views of the product formed at each stage of the manufacturing process of the second embodiment. First, on the (100) plane n-type InP substrate 7 (carrier concentration 2 × 10 18 cm 3 ), the n-type InP buffer layer 2 (carrier concentration 1 × 10 4 ) having Se as a dopant is used.
18 cm ~ 3 , thickness 0.2 µm), and an undoped InGaAsP active layer 1 (thickness 0.
15 μm), a p-type InP clad layer 3 with Zn as a dopant (carrier concentration 3 × 10 18 cm 3 and thickness 0.2 μm).
m), and the undoped InGaAs buffer layer 2 '.
After forming (thickness 0.15 μm) by the low pressure metal organic vapor phase epitaxy, a mask made of the SiO 2 film 11 (thickness 0.1 μm) is formed as shown in FIG. SiO above
2 Wet etching is performed using the film 11 as an etching mask to form a mesa stripe 6 having a height of about 0.5 μm and a width of about 1.5 μm. The mesa stripe 6 is formed by using an etching solution capable of selectively etching the cladding layer 3, the InP which is the buffer layer 2 and the InGaAsP which is the active layer 1. Therefore, the corners of the bottom of the mesa stripe 6 are formed by the active layer 1. And n-type InP buffer layer 2.
Next, by holding at a high temperature for a certain period of time, for example, in this embodiment, the phosphine atmosphere at 650 ° C.
By holding it for a minute, mass transport is induced at the corner of the skirt of the mesa stripe, and the side surface of the active layer 1 is shown in FIG.
InP spacer layer 10 is coated as shown in FIG.
【００１７】その後、上記ＩｎＰスペーサ層１０を備え
たメサストライプ６の両わきを、減圧有機金属気相成長
法を用いてＦｅドープ層によって埋め込み、厚さ約２．
０μｍの電流阻止層５を図４（ｃ）のように形成する。
つぎに、ＳｉＯ2膜１１とノンドープＩｎＧａＡｓバッ
ファ層２′とを除去したのち、上記電流阻止層５の間に
形成された溝を埋め込むように、ｐ型ＩｎＰオーバーク
ラッド層３′（キャリア濃度３×１０18ｃｍ~3）および
ｐ型ＩｎＧａＡｓ電極層４（キャリア濃度５×１０18ｃ
ｍ~3、厚さ０．３μｍ）を、図４（ｄ）に示すように液
相成長により形成する。最後に、ｐ型電極８およびｎ型
電極９を形成し、個々のレーザチップに切り出して図３
に示す構造の半導体レーザを得た。Thereafter, both sides of the mesa stripe 6 having the InP spacer layer 10 are filled with a Fe-doped layer by using a low pressure metal organic vapor phase epitaxy method to have a thickness of about 2.
A 0 μm current blocking layer 5 is formed as shown in FIG.
Next, after removing the SiO 2 film 11 and the non-doped InGaAs buffer layer 2 ′, the p-type InP over cladding layer 3 ′ (carrier concentration 3 ×) is formed so as to fill the groove formed between the current blocking layers 5. 10 18 cm ~ 3 ) and p-type InGaAs electrode layer 4 (carrier concentration 5 × 10 18 c
m 3 and thickness 0.3 μm) is formed by liquid phase growth as shown in FIG. Finally, the p-type electrode 8 and the n-type electrode 9 are formed and cut into individual laser chips, and the resulting structure is shown in FIG.
A semiconductor laser having the structure shown in was obtained.
【００１８】上記工程により製作された半導体レーザの
室温における特性は、発振しきい値電流１２ｍＡ、外部
微分量子効率０．２５ｍＷ／ｍＡ、最高出力２０ｍＷで
あり、また長時間動作しても顕著な特性の劣化は認めら
れなかった。The characteristics of the semiconductor laser manufactured by the above steps at room temperature are an oscillation threshold current of 12 mA, an external differential quantum efficiency of 0.25 mW / mA, and a maximum output of 20 mW, and are remarkable characteristics even when operated for a long time. No deterioration was observed.
【００１９】なお、上記第１および第２実施例ではメサ
ストライプ６の裾の角が、活性層１とｎ型ＩｎＰバッフ
ァ層２によって構成されていた。これに対して図５
（ａ）に示すように、メサストライプ６の形成時に活性
層１の下部までエッチングを行い、メサストライプ裾の
角１２がＩｎＰ半導体だけで構成される場合でも、マス
トランスポートによって、図５（ｂ）に示すようにスペ
ーサ層１０によって活性層１の側面を被覆することがで
きる。In the first and second embodiments, the corners of the hem of the mesa stripe 6 are composed of the active layer 1 and the n-type InP buffer layer 2. On the other hand, Fig. 5
As shown in (a), even when the bottom of the active layer 1 is etched at the time of forming the mesa stripes 6 and the corners 12 of the skirts of the mesa stripes are composed of only InP semiconductors, the mass transport can be performed as shown in FIG. The side surface of the active layer 1 can be covered with the spacer layer 10 as shown in FIG.
【００２０】また、上記実施例では埋め込み型ファブリ
ペローモード半導体レーザについて記載したが、サイド
モード抑圧にすぐれた基本縦モード発振が可能な分布帰
還型の埋め込み構造半導体レーザについても、本発明が
適用できることは明らかである。In addition, although the embedded Fabry-Perot mode semiconductor laser is described in the above embodiments, the present invention can be applied to a distributed feedback type embedded semiconductor laser capable of fundamental longitudinal mode oscillation excellent in side mode suppression. Is clear.
【００２１】[0021]
【発明の効果】上記のように本発明による半導体発光装
置は、第１導電型の半導体基板と、該半導体基板上に配
置した第１導電型のバッファ層と、活性層および第２導
電型のクラッド層を少なくとも含み、ストライプ状に形
成されたメサストライプと、少なくとも半絶縁性高抵抗
層を有する電流阻止層が上記メサストライプの両側面に
配置され、上記活性層と上記電流阻止層との間に半導体
スペーサ層を有する半導体発光装置において、上記半導
体スペーサ層が不純物を意図的にドーピングしていない
半導体層であり、上記メサストライプと上記基板、また
は上記メサストライプと上記第１導電型のバッファ層か
ら構成される、上記メサストライプ裾の角に配置されて
いることにより、従来のマストランスポートによる半導
体スペーサ層の形成に必要であったウェットエッチング
による活性層側面のサイドエッチングが不要となり、こ
のため、活性層幅を均一に揃えることが可能になるとと
もに、素子作製における再現性が著しく向上した。この
結果、素子特性を損うＦｅの活性層内への拡散、ならび
に活性層側面へのＦｅのパイルアップがなく、長期安定
動作や高効率動作が可能な半絶縁性高抵抗埋め込み構造
の半導体レーザを、より簡便かつ安定した製造方法によ
って作製することが可能になった。As described above, in the semiconductor light emitting device according to the present invention, the first conductive type semiconductor substrate, the first conductive type buffer layer disposed on the semiconductor substrate, the active layer and the second conductive type are provided. A mesa stripe that includes at least a clad layer and is formed in a stripe shape, and a current blocking layer having at least a semi-insulating high resistance layer are disposed on both sides of the mesa stripe, and between the active layer and the current blocking layer. In the semiconductor light emitting device having a semiconductor spacer layer, the semiconductor spacer layer is a semiconductor layer not intentionally doped with impurities, and the mesa stripe and the substrate, or the mesa stripe and the first conductivity type buffer layer. The shape of the semiconductor spacer layer formed by the conventional mass transport is formed by being arranged at the corner of the mesa stripe hem. Becomes unnecessary side etching of the active layer side by wet etching was required, Thus, it becomes possible to align the active layer width uniform, reproducibility in device fabrication is significantly improved. As a result, there is no diffusion of Fe into the active layer, which impairs device characteristics, and pile-up of Fe to the side surface of the active layer, and a semiconductor laser with a semi-insulating high resistance embedded structure capable of long-term stable operation and high efficiency operation. Can be produced by a simpler and more stable production method.
【図１】本発明による半導体発光装置の第１実施例を示
す図である。FIG. 1 is a diagram showing a first embodiment of a semiconductor light emitting device according to the present invention.
【図２】（ａ）〜（ｄ）はそれぞれ上記第１実施例の製
造工程を示す図である。2A to 2D are views showing the manufacturing process of the first embodiment.
【図３】本発明による半導体発光装置の第２実施例を示
す図である。FIG. 3 is a diagram showing a second embodiment of the semiconductor light emitting device according to the present invention.
【図４】（ａ）〜（ｄ）はそれぞれ上記第２実施例の製
造工程を示す図である。FIGS. 4A to 4D are views showing the manufacturing process of the second embodiment.
【図５】（ａ）および（ｂ）は本発明による半導体スペ
ーサ層の形成工程をそれぞれ示す図である。5 (a) and 5 (b) are views showing a process of forming a semiconductor spacer layer according to the present invention, respectively.
【図６】従来の高抵抗層埋め込み構造半導体発光装置を
示す図である。FIG. 6 is a view showing a conventional semiconductor light emitting device having a high resistance layer embedded structure.
【図７】半導体スペーサ層を備えた従来の高抵抗層埋め
込み構造半導体発光装置を示す図である。FIG. 7 is a view showing a conventional semiconductor light emitting device with a high resistance layer embedded structure having a semiconductor spacer layer.
【図８】マストランスポートによる従来のスペーサ層形
成工程を（ａ）〜（ｃ）にそれぞれ示す図である。FIG. 8 is a diagram showing a conventional spacer layer forming step by mass transport in (a) to (c) respectively.
【符号の説明】 １ 活性層 ２ バッファ層 ３ クラッド層 ５ 電流阻止層 ６ メサストライプ ７ 半導体基板 １０ スペーサ層 １１ ＳｉＯ2膜（マ
スク）[Description of Reference Signs] 1 active layer 2 buffer layer 3 clad layer 5 current blocking layer 6 mesa stripe 7 semiconductor substrate 10 spacer layer 11 SiO 2 film (mask)
Claims (2)
上に配置した第１導電型のバッファ層と、活性層および
第２導電型のクラッド層を少なくとも含み、ストライプ
状に形成されたメサストライプと、少なくとも半絶縁性
高抵抗層を有する電流阻止層が上記メサストライプの両
側面に配置され、上記活性層と上記電流阻止層との間に
半導体スペーサ層を有する半導体発光装置において、上
記半導体スペーサ層が不純物を意図的にドーピングして
いない半導体層であり、上記メサストライプと上記基
板、または上記メサストライプと上記第１導電型のバッ
ファ層から構成される、上記メサストライプ裾の角に配
置されていることを特徴とする半導体発光装置。1. A stripe-shaped structure comprising at least a first-conductivity-type semiconductor substrate, a first-conductivity-type buffer layer disposed on the semiconductor substrate, an active layer and a second-conductivity-type cladding layer. In a semiconductor light emitting device having a mesa stripe and a current blocking layer having at least a semi-insulating high resistance layer disposed on both sides of the mesa stripe, and having a semiconductor spacer layer between the active layer and the current blocking layer, The semiconductor spacer layer is a semiconductor layer that is not intentionally doped with impurities, and is formed of the mesa stripe and the substrate, or the mesa stripe and the buffer layer of the first conductivity type at the corner of the skirt of the mesa stripe. A semiconductor light emitting device characterized by being arranged.
第１導電型のバッファ層と、活性層および第２導電型の
クラッド層とを順次積層して積層体を形成する工程と、
上記積層体上に形成した所定形状のマスクを介して、上
記積層体を少なくとも上記活性層までエッチングしてメ
サストライプを形成する工程と、上記メサストライプと
基板または上記メサストライプと第１導電型のバッファ
層からなる上記メサストライプ裾の角に、高温中に保持
して誘起したマストランスポートにより、不純物を意図
的にドーピングしない半導体層からなる半導体スペーサ
層を活性層側面に形成する工程と、上記半導体スペーサ
層を伴うメサストライプの両わきを、少なくとも半絶縁
性高抵抗層を有する電流阻止層によって埋め込む工程と
を備えた半導体発光装置の製造方法。2. A step of forming at least a first-conductivity-type buffer layer, an active layer, and a second-conductivity-type clad layer on a first-conductivity-type semiconductor substrate to form a laminate.
A step of etching the laminate to at least the active layer through a mask having a predetermined shape formed on the laminate to form a mesa stripe; and a step of forming the mesa stripe and the substrate or the mesa stripe and the first conductivity type. A step of forming a semiconductor spacer layer made of a semiconductor layer not intentionally doped with impurities on the side surface of the active layer by mass transport induced by holding at a high temperature at the corner of the mesa stripe skirt made of a buffer layer; And a step of filling both sides of the mesa stripe with the semiconductor spacer layer with a current blocking layer having at least a semi-insulating high resistance layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3483292A JPH05235481A (en) | 1992-02-21 | 1992-02-21 | Semiconductor light emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3483292A JPH05235481A (en) | 1992-02-21 | 1992-02-21 | Semiconductor light emitting device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05235481A true JPH05235481A (en) | 1993-09-10 |
Family
ID=12425176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3483292A Pending JPH05235481A (en) | 1992-02-21 | 1992-02-21 | Semiconductor light emitting device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05235481A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002003516A1 (en) * | 2000-07-05 | 2002-01-10 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser device |
| JP2006511944A (en) * | 2002-12-20 | 2006-04-06 | クリー インコーポレイテッド | Electronic device including semiconductor mesa structure and conductive junction and method for forming related device |
| US7166058B2 (en) | 2001-04-26 | 2007-01-23 | Fallbrook Technologies Inc. | Continuously variable transmission |
| JP2009004450A (en) * | 2007-06-19 | 2009-01-08 | Sumitomo Electric Ind Ltd | Semiconductor optical element and manufacturing method thereof |
-
1992
- 1992-02-21 JP JP3483292A patent/JPH05235481A/en active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002003516A1 (en) * | 2000-07-05 | 2002-01-10 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser device |
| US6643309B1 (en) | 2000-07-05 | 2003-11-04 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor laser device |
| US7166058B2 (en) | 2001-04-26 | 2007-01-23 | Fallbrook Technologies Inc. | Continuously variable transmission |
| JP2006511944A (en) * | 2002-12-20 | 2006-04-06 | クリー インコーポレイテッド | Electronic device including semiconductor mesa structure and conductive junction and method for forming related device |
| JP2009004450A (en) * | 2007-06-19 | 2009-01-08 | Sumitomo Electric Ind Ltd | Semiconductor optical element and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003060310A (en) | Semiconductor optical element and manufacturing method therefor | |
| JP2980435B2 (en) | Semiconductor device | |
| JP2008166371A (en) | Optical semiconductor element and its manufacturing method | |
| JPH05235481A (en) | Semiconductor light emitting device | |
| JPH05110186A (en) | Monolithic optical element and manufacture of the same | |
| JP2555984B2 (en) | Semiconductor laser and manufacturing method thereof | |
| JPS6237913B2 (en) | ||
| JPH1140897A (en) | Semiconductor laser element and its manufacture | |
| JPH0590700A (en) | Semiconductor light-emitting device and manufacture thereof | |
| JPH07131116A (en) | Semiconductor laser element | |
| JPH09148669A (en) | Semiconductor laser of buried-structure | |
| JPS6237914B2 (en) | ||
| JP2917695B2 (en) | Method for manufacturing optical semiconductor device | |
| JPH0513889A (en) | Semiconductor light emitting device and manufacture thereof | |
| JPH03104292A (en) | Semiconductor laser | |
| JPH05160506A (en) | Semiconductor laser and its manufacture | |
| JP2921053B2 (en) | Semiconductor light emitting device | |
| JPH06164052A (en) | Semiconductor light-emitting device and its manufacture | |
| JPH05226774A (en) | Semiconductor laser element and its production | |
| JPS6261383A (en) | Semiconductor laser and manufacture thereof | |
| JPS641072B2 (en) | ||
| JPH0983077A (en) | Semiconductor optical device | |
| JPH08222809A (en) | Semiconductor light-emitting device | |
| JPH10261831A (en) | Semiconductor laser | |
| JP2860207B2 (en) | Semiconductor laser device and method of manufacturing the same |