JPH05234927A - 半導体デバイスの固相拡散による拡散領域の形成方法 - Google Patents
半導体デバイスの固相拡散による拡散領域の形成方法Info
- Publication number
- JPH05234927A JPH05234927A JP4033355A JP3335592A JPH05234927A JP H05234927 A JPH05234927 A JP H05234927A JP 4033355 A JP4033355 A JP 4033355A JP 3335592 A JP3335592 A JP 3335592A JP H05234927 A JPH05234927 A JP H05234927A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diffusion
- phase diffusion
- thin film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009792 diffusion process Methods 0.000 title claims abstract description 105
- 239000007790 solid phase Substances 0.000 title claims abstract description 51
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 238000000034 method Methods 0.000 title claims description 30
- 239000010409 thin film Substances 0.000 claims abstract description 36
- 238000010438 heat treatment Methods 0.000 claims abstract description 7
- 239000012535 impurity Substances 0.000 claims abstract description 4
- 239000000126 substance Substances 0.000 claims description 5
- 230000007547 defect Effects 0.000 abstract description 15
- 239000000463 material Substances 0.000 abstract description 6
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 26
- 238000004519 manufacturing process Methods 0.000 description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 239000010408 film Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000003362 semiconductor superlattice Substances 0.000 description 3
- 238000009751 slip forming Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 239000012808 vapor phase Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- -1 that is Substances 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2258—Diffusion into or out of AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
- H01L31/1844—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP comprising ternary or quaternary compounds, e.g. Ga Al As, In Ga As P
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/544—Solar cells from Group III-V materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】 半導体デバイスを構成するエピタキシャル層
中に欠陥を生じさせないようにして、デバイスのリーク
電流を低減する。 【構成】 半導体デバイスを構成する半導体エピタキシ
ャル層２、３、４上に、さらに一層もしくは複数層の熱
膨張係数が上記半導体エピタキシャル層に近似した付加
薄膜層５、６を形成し、ついでその薄膜層上に固相拡散
源となる物質８を載せて熱処理することにより薄膜層を
貫通しデバイスを構成する半導体エピタキシャル層中の
所望の深さまで不純物拡散を行い、その後上記固相拡散
源物質を除去するとともに上記付加薄膜層の全部または
一部を除去する工程を含む方法。
中に欠陥を生じさせないようにして、デバイスのリーク
電流を低減する。 【構成】 半導体デバイスを構成する半導体エピタキシ
ャル層２、３、４上に、さらに一層もしくは複数層の熱
膨張係数が上記半導体エピタキシャル層に近似した付加
薄膜層５、６を形成し、ついでその薄膜層上に固相拡散
源となる物質８を載せて熱処理することにより薄膜層を
貫通しデバイスを構成する半導体エピタキシャル層中の
所望の深さまで不純物拡散を行い、その後上記固相拡散
源物質を除去するとともに上記付加薄膜層の全部または
一部を除去する工程を含む方法。
Description
【０００１】
【産業上の利用分野】この発明は、拡散領域を有する半
導体デバイス、例えば、ＦＥＴ、バイポーラトランジス
タ、ＬＥＤ、ダイオード、アバランシェフォトダイオー
ド等の固相拡散による拡散領域の形成方法に関し、特に
低リーク電流の半導体デバイスの製造に有効な方法に関
する。
導体デバイス、例えば、ＦＥＴ、バイポーラトランジス
タ、ＬＥＤ、ダイオード、アバランシェフォトダイオー
ド等の固相拡散による拡散領域の形成方法に関し、特に
低リーク電流の半導体デバイスの製造に有効な方法に関
する。
【０００２】
【従来の技術】半導体デバイスの拡散領域を形成する方
法として、イオン注入法、気相拡散法、固相拡散法があ
る。イオン注入法による場合は、拡散領域の深さが１μ
ｍ程度と浅くアンニールのための温度が７００〜８００
℃と高い点に問題があり、気相拡散法による場合は、深
さは十分に得られるが、面積が小さく温度が７００〜８
００℃と高い点に問題があり、固相拡散法による場合
は、深さは深くでき、面積も大きくでき、温度も４００
〜５００℃と低い。従って、半導体デバイスの拡散領域
を形成するには固相拡散法が適している。
法として、イオン注入法、気相拡散法、固相拡散法があ
る。イオン注入法による場合は、拡散領域の深さが１μ
ｍ程度と浅くアンニールのための温度が７００〜８００
℃と高い点に問題があり、気相拡散法による場合は、深
さは十分に得られるが、面積が小さく温度が７００〜８
００℃と高い点に問題があり、固相拡散法による場合
は、深さは深くでき、面積も大きくでき、温度も４００
〜５００℃と低い。従って、半導体デバイスの拡散領域
を形成するには固相拡散法が適している。
【０００３】従来の固相拡散法による拡散領域の形成方
法の１例として、ＩｎＧａＡｓ／ＩｎＰ系フォトダイオ
ード（以下ＩｎＧａＡｓ−ＰＤと略記する）について、
図４、図５を用いて説明する。図４（ａ）〜（ｄ）、図
５（ｅ）〜（ｈ）は連続しており製造過程を段階に分け
て（ａ）〜（ｈ）の順に示したものである。
法の１例として、ＩｎＧａＡｓ／ＩｎＰ系フォトダイオ
ード（以下ＩｎＧａＡｓ−ＰＤと略記する）について、
図４、図５を用いて説明する。図４（ａ）〜（ｄ）、図
５（ｅ）〜（ｈ）は連続しており製造過程を段階に分け
て（ａ）〜（ｈ）の順に示したものである。
【０００４】先ず、図４（ａ）の段階では、ｎ+ −Ｉｎ
Ｐ基板１上に、ｎ- −ＩｎＧａＡｓ光吸収層２、ｎ- −
ＩｎＰ窓層３、ｎ- −ＩｎＧａＡｓコンタクト層４の各
エピタキシャル層を気相成長法等により均一に成長させ
る。ここでｎ- −ＩｎＧａＡｓ光吸収層２、ｎ- −Ｉｎ
ＧａＡｓコンタクト層４はその格子整合度差を±０．３
％以内とする。
Ｐ基板１上に、ｎ- −ＩｎＧａＡｓ光吸収層２、ｎ- −
ＩｎＰ窓層３、ｎ- −ＩｎＧａＡｓコンタクト層４の各
エピタキシャル層を気相成長法等により均一に成長させ
る。ここでｎ- −ＩｎＧａＡｓ光吸収層２、ｎ- −Ｉｎ
ＧａＡｓコンタクト層４はその格子整合度差を±０．３
％以内とする。
【０００５】次の図４（ｂ）の段階では、ｎ- −ＩｎＧ
ａＡｓコンタクト層４上にＳｉＮマスク膜７をプラズマ
ＣＶＤ装置等により均一に形成し、固相拡散すべき部分
のみ写真製版技術によりフッ酸等のエッチング液を用い
て開口部Ａを形成し、拡散マスクとする。
ａＡｓコンタクト層４上にＳｉＮマスク膜７をプラズマ
ＣＶＤ装置等により均一に形成し、固相拡散すべき部分
のみ写真製版技術によりフッ酸等のエッチング液を用い
て開口部Ａを形成し、拡散マスクとする。
【０００６】次の図４（ｃ）の段階では、最上面に均一
にそれぞれ１０００Å前後の厚さのＺｎＯ拡散源層８、
ＳｉＯ2 キャップ層９を連続にスパッタリング装置を用
いて形成する。
にそれぞれ１０００Å前後の厚さのＺｎＯ拡散源層８、
ＳｉＯ2 キャップ層９を連続にスパッタリング装置を用
いて形成する。
【０００７】次の図４（ｄ）の段階では、上記（ｃ）の
段階まで形成した構造物をＮ2 ガス中にて５００℃前後
の温度で、数十分程度熱処理することにより、Ｚｎの拡
散（図中点線は拡散フロントを示す）を行い、ｐ形領域
１０を形成する。
段階まで形成した構造物をＮ2 ガス中にて５００℃前後
の温度で、数十分程度熱処理することにより、Ｚｎの拡
散（図中点線は拡散フロントを示す）を行い、ｐ形領域
１０を形成する。
【０００８】次に図４（ｄ）のＳｉＯ2 層９、ＳｉＮ膜
７をフッ酸等のエッチング液をもちいて選択的にエッチ
ング除去し、図５（ｅ）に示す構造を得る。
７をフッ酸等のエッチング液をもちいて選択的にエッチ
ング除去し、図５（ｅ）に示す構造を得る。
【０００９】次にｎ- −ＩｎＧａＡｓコンタクト層４の
ｐ形に反転した一部であるｐ形反転層４ａが残るよう
に、硝酸等を用いて選択的にエッチングして図５（ｆ）
に示す構造とする。
ｐ形に反転した一部であるｐ形反転層４ａが残るよう
に、硝酸等を用いて選択的にエッチングして図５（ｆ）
に示す構造とする。
【００１０】次にその残されたｐ形反転層４ａを除いた
半導体表面をＳｉＮ膜１１で覆い、図５（ｇ）に示す構
造とする。
半導体表面をＳｉＮ膜１１で覆い、図５（ｇ）に示す構
造とする。
【００１１】最後に、ｐ形反転層４ａに接続するように
Ａｕ／Ｔｉ電極１２を形成し、ｎ+−ＩｎＰ基板１の裏
面にはＡｕ／ＡｕＧｅ電極１３を形成して図５（ｈ）に
示す構造とする。
Ａｕ／Ｔｉ電極１２を形成し、ｎ+−ＩｎＰ基板１の裏
面にはＡｕ／ＡｕＧｅ電極１３を形成して図５（ｈ）に
示す構造とする。
【００１２】
【発明が解決しようとする課題】このように従来の固相
拡散方法は、直接半導体デバイスを構成するエピタキシ
ャル層上に固相拡散源を蒸着し、熱処理を行っていたた
め、両物質の熱膨張係数等の物理定数の違いから熱歪み
を生じ、半導体デバイスを構成するエピタキシャル層中
に欠陥、例えば転位を生じ、半導体デバイスのリーク電
流を増大させるという問題があった。
拡散方法は、直接半導体デバイスを構成するエピタキシ
ャル層上に固相拡散源を蒸着し、熱処理を行っていたた
め、両物質の熱膨張係数等の物理定数の違いから熱歪み
を生じ、半導体デバイスを構成するエピタキシャル層中
に欠陥、例えば転位を生じ、半導体デバイスのリーク電
流を増大させるという問題があった。
【００１３】この発明は、上記のような問題点を解決す
るためになされたもので、半導体デバイスを構成するエ
ピタキシャル層中に欠陥を生じさせないようにして、デ
バイスのリーク電流を低減できる、半導体デバイスの固
相拡散による拡散領域の形成方法を提供することを目的
とする。
るためになされたもので、半導体デバイスを構成するエ
ピタキシャル層中に欠陥を生じさせないようにして、デ
バイスのリーク電流を低減できる、半導体デバイスの固
相拡散による拡散領域の形成方法を提供することを目的
とする。
【００１４】
【課題を解決するための手段】この発明の半導体デバイ
スの固相拡散による拡散領域の形成方法は、半導体デバ
イスを構成する半導体エピタキシャル層上に、さらに一
層もしくは複数層の熱膨張係数が上記半導体エピタキシ
ャル層に近似した付加薄膜層を形成し、ついでその薄膜
層上に固相拡散源となる物質を載せて熱処理することに
より薄膜層を貫通しデバイスを構成する半導体エピタキ
シャル層中の所望の深さまで不純物拡散を行い、その後
上記固相拡散源物質を除去するとともに上記付加薄膜層
の全部または一部を除去する工程を含むことを特徴とす
る。
スの固相拡散による拡散領域の形成方法は、半導体デバ
イスを構成する半導体エピタキシャル層上に、さらに一
層もしくは複数層の熱膨張係数が上記半導体エピタキシ
ャル層に近似した付加薄膜層を形成し、ついでその薄膜
層上に固相拡散源となる物質を載せて熱処理することに
より薄膜層を貫通しデバイスを構成する半導体エピタキ
シャル層中の所望の深さまで不純物拡散を行い、その後
上記固相拡散源物質を除去するとともに上記付加薄膜層
の全部または一部を除去する工程を含むことを特徴とす
る。
【００１５】上記方法における上記付加薄膜層は、全部
または一部を任意に除去するために、上記半導体エピタ
キシャル層に対し選択エッチング可能な材料として、エ
ッチングにより除去するのがよい。
または一部を任意に除去するために、上記半導体エピタ
キシャル層に対し選択エッチング可能な材料として、エ
ッチングにより除去するのがよい。
【００１６】上記方法における上記付加薄膜層と上記エ
ピタキシャル層の最上層との熱膨張係数差は、３×１０
-6／℃以下とするのがよい。
ピタキシャル層の最上層との熱膨張係数差は、３×１０
-6／℃以下とするのがよい。
【００１７】上記方法における上記付加薄膜層の全厚み
は、あまり薄いと熱歪みが上記半導体エピタキシャル層
に波及するので１００Å以上とし、あまり厚いと拡散に
長時間を要するとともに拡散プロファイルの制御が困難
になるので５μｍ以下とするのがよい。
は、あまり薄いと熱歪みが上記半導体エピタキシャル層
に波及するので１００Å以上とし、あまり厚いと拡散に
長時間を要するとともに拡散プロファイルの制御が困難
になるので５μｍ以下とするのがよい。
【００１８】上記方法における上記付加薄膜層は、上記
半導体エピタキシャル層に格子定数のずれによる欠陥を
生じさせないようにするために、半導体エピタキシャル
層で形成して、その層と半導体デバイスを構成するエピ
タキシャル層の最上層との格子定数差を小さくして±
０．３％以内にするのがよい。このような付加薄膜層
は、層内の一部に厚さが５００Å以下の半導体超格子層
あるいは歪み超格子層を設けると、よりいっそう欠陥を
生じにくくなる。
半導体エピタキシャル層に格子定数のずれによる欠陥を
生じさせないようにするために、半導体エピタキシャル
層で形成して、その層と半導体デバイスを構成するエピ
タキシャル層の最上層との格子定数差を小さくして±
０．３％以内にするのがよい。このような付加薄膜層
は、層内の一部に厚さが５００Å以下の半導体超格子層
あるいは歪み超格子層を設けると、よりいっそう欠陥を
生じにくくなる。
【００１９】上記方法における上記付加薄膜層の全ての
部分もしくは最上層のみは、良好な拡散結果を得るため
に、拡散のために加熱する温度領域で上記固相拡散源と
反応物を作りにくい物質とする。固相拡散源に対する付
加薄膜層の好ましい組み合わせは、例えば、ＺｎＯ／Ｉ
ｎＧａＡｓ、ＺｎＯ／ＩｎＧａＡｓＰ、ＺｎＯ／ＧａＡ
ｓ、Ｓｉ／ＧａＡｓであり、この場合ＺｎＯはスパッタ
蒸着、Ｓｉは電子ビーム蒸着できる。
部分もしくは最上層のみは、良好な拡散結果を得るため
に、拡散のために加熱する温度領域で上記固相拡散源と
反応物を作りにくい物質とする。固相拡散源に対する付
加薄膜層の好ましい組み合わせは、例えば、ＺｎＯ／Ｉ
ｎＧａＡｓ、ＺｎＯ／ＩｎＧａＡｓＰ、ＺｎＯ／ＧａＡ
ｓ、Ｓｉ／ＧａＡｓであり、この場合ＺｎＯはスパッタ
蒸着、Ｓｉは電子ビーム蒸着できる。
【００２０】上記方法における拡散後に上記付加薄膜層
の一部を除去することは、残される付加薄膜層に別の機
能をもたせて利用するためであり、例えば、付加薄膜層
の固相拡散源と接触する部分およびその近辺のみを除去
し、半導体デバイスを構成するエピタキシャル層表面を
ワイヤボンディングの際の衝撃から保護する衝撃緩和機
能、あるいはフォトダイオードやアバランシェフォトダ
イオードでは周波数応答性を劣化させないようにするた
めに背景光を遮断する機能をもたせることができる。
の一部を除去することは、残される付加薄膜層に別の機
能をもたせて利用するためであり、例えば、付加薄膜層
の固相拡散源と接触する部分およびその近辺のみを除去
し、半導体デバイスを構成するエピタキシャル層表面を
ワイヤボンディングの際の衝撃から保護する衝撃緩和機
能、あるいはフォトダイオードやアバランシェフォトダ
イオードでは周波数応答性を劣化させないようにするた
めに背景光を遮断する機能をもたせることができる。
【００２１】上記方法において、上記固相拡散源と接触
する上記付加薄膜層の層厚を徐々に変化させて拡散フロ
ントの形状を制御するようにしてもよい。
する上記付加薄膜層の層厚を徐々に変化させて拡散フロ
ントの形状を制御するようにしてもよい。
【００２２】また、上記方法において、上記付加薄膜層
をその中に上記固相拡散源とは別種の第２の固相拡散源
を含むもので形成し、双方の固相拡散源を同時に上記半
導体エピタキシャル層中に拡散するようにしてもよい。
をその中に上記固相拡散源とは別種の第２の固相拡散源
を含むもので形成し、双方の固相拡散源を同時に上記半
導体エピタキシャル層中に拡散するようにしてもよい。
【００２３】
【作用】この発明における固相拡散法による拡散領域の
形成方法は、半導体デバイスを構成する半導体エピタキ
シャル層と固相拡散源との間に、拡散後に全部もしくは
一部を除去する付加薄膜層を挿入してあり、その付加薄
膜層は半導体エピタキシャル層との熱膨張係数差が小さ
いから、固相拡散源との熱膨張係数の違いによって生じ
る熱歪みに基づく欠陥が付加薄膜層内にとどまり、半導
体デバイスを構成する半導体エピタキシャル層中への欠
陥導入を防ぐことができる。
形成方法は、半導体デバイスを構成する半導体エピタキ
シャル層と固相拡散源との間に、拡散後に全部もしくは
一部を除去する付加薄膜層を挿入してあり、その付加薄
膜層は半導体エピタキシャル層との熱膨張係数差が小さ
いから、固相拡散源との熱膨張係数の違いによって生じ
る熱歪みに基づく欠陥が付加薄膜層内にとどまり、半導
体デバイスを構成する半導体エピタキシャル層中への欠
陥導入を防ぐことができる。
【００２４】上記固相拡散源と接触する上記付加薄膜層
の層厚を徐々に変化させて拡散フロントの形状を制御す
る場合、例えば、拡散マスクで規制される所定拡散領域
の周縁部から内側へ向かって徐々に薄くなるようにして
おくと、拡散フロントの形状の曲率半径が比較的大きく
なり、つまり拡散フロントの形状がなだらかになり、こ
れによって電界集中が起こりにくく、従ってエッジブレ
ークダウンが生じにくくなる。
の層厚を徐々に変化させて拡散フロントの形状を制御す
る場合、例えば、拡散マスクで規制される所定拡散領域
の周縁部から内側へ向かって徐々に薄くなるようにして
おくと、拡散フロントの形状の曲率半径が比較的大きく
なり、つまり拡散フロントの形状がなだらかになり、こ
れによって電界集中が起こりにくく、従ってエッジブレ
ークダウンが生じにくくなる。
【００２５】上記付加薄膜層をその中に上記固相拡散源
とは別種の第２の固相拡散源を含むもので形成し、双方
の固相拡散源から同時に上記半導体エピタキシャル層中
に拡散する場合、例えば、ｎ形基体に上記固相拡散源か
らの拡散によりｐ+ 形領域を形成し、そのｐ+ 形領域周
辺を第２の固相拡散源からの拡散によりｎ+ 形領域とし
チャンネルストッパーとして用いることができる。
とは別種の第２の固相拡散源を含むもので形成し、双方
の固相拡散源から同時に上記半導体エピタキシャル層中
に拡散する場合、例えば、ｎ形基体に上記固相拡散源か
らの拡散によりｐ+ 形領域を形成し、そのｐ+ 形領域周
辺を第２の固相拡散源からの拡散によりｎ+ 形領域とし
チャンネルストッパーとして用いることができる。
【００２６】
【実施例】この発明の一実施例を図１〜図３を用いて説
明する。この実施例は、従来の固相拡散法による拡散領
域の形成方法の１例として示したＩｎＧａＡｓ−ＰＤと
同じものについてこの発明を実施したもので、図１は製
造過程の特徴的段階の拡大断面図であり、図２（ａ）〜
（ｄ）、図３（ｅ）〜（ｈ）は連続しており製造過程を
段階に分けて（ａ）〜（ｈ）の順に示したものである。
明する。この実施例は、従来の固相拡散法による拡散領
域の形成方法の１例として示したＩｎＧａＡｓ−ＰＤと
同じものについてこの発明を実施したもので、図１は製
造過程の特徴的段階の拡大断面図であり、図２（ａ）〜
（ｄ）、図３（ｅ）〜（ｈ）は連続しており製造過程を
段階に分けて（ａ）〜（ｈ）の順に示したものである。
【００２７】先ず、図２（ａ）の段階では、ＩｎＧａＡ
ｓ−ＰＤを構成するエピタキシャル層の最上層であるＩ
ｎＧａＡｓコンタクト層４上に、同一エピタキシャル成
長工程により連続に、付加薄膜層としてのｎ- −ＩｎＰ
キャップ層５と、ｎ- −ＩｎＧａＡｓキャップ層６を成
長させる。ここでｎ- −ＩｎＧａＡｓコンタクト層４、
ｎ- −ＩｎＧａＡｓキャップ層６は、ｎ- −ＩｎＰ窓層
３、ｎ- −ＩｎＰキャップ層５との格子整合度差を±
０．３％以内とする。そして、ｎ- −ＩｎＰキャップ層
５、ｎ- −ＩｎＧａＡｓキャップ層６と、ｎ- −ＩｎＧ
ａＡｓコンタクト層４との熱膨張係数差は３×１０-6／
℃以内である。
ｓ−ＰＤを構成するエピタキシャル層の最上層であるＩ
ｎＧａＡｓコンタクト層４上に、同一エピタキシャル成
長工程により連続に、付加薄膜層としてのｎ- −ＩｎＰ
キャップ層５と、ｎ- −ＩｎＧａＡｓキャップ層６を成
長させる。ここでｎ- −ＩｎＧａＡｓコンタクト層４、
ｎ- −ＩｎＧａＡｓキャップ層６は、ｎ- −ＩｎＰ窓層
３、ｎ- −ＩｎＰキャップ層５との格子整合度差を±
０．３％以内とする。そして、ｎ- −ＩｎＰキャップ層
５、ｎ- −ＩｎＧａＡｓキャップ層６と、ｎ- −ＩｎＧ
ａＡｓコンタクト層４との熱膨張係数差は３×１０-6／
℃以内である。
【００２８】次の図２（ｂ）の段階では、ｎ- −ＩｎＧ
ａＡｓキャップ層６上にＳｉＮマスク膜７をプラズマＣ
ＶＤ装置により均一に形成し、写真製版技術により固相
拡散すべき部分のみフッ酸でエッチングして開口部Ａを
形成し、拡散マスクとする。
ａＡｓキャップ層６上にＳｉＮマスク膜７をプラズマＣ
ＶＤ装置により均一に形成し、写真製版技術により固相
拡散すべき部分のみフッ酸でエッチングして開口部Ａを
形成し、拡散マスクとする。
【００２９】次の図２（ｃ）の段階では、図２（ｂ）の
段階を終わった最上面に均一にそれぞれ厚さ１０００Å
前後のＺｎＯ拡散源層８、ＳｉＯ2 キャップ層９を連続
してスパッタリング装置を用いて形成する。
段階を終わった最上面に均一にそれぞれ厚さ１０００Å
前後のＺｎＯ拡散源層８、ＳｉＯ2 キャップ層９を連続
してスパッタリング装置を用いて形成する。
【００３０】次の図２（ｄ）の段階では、図２（ｃ）の
段階まで形成した構造物を、Ｎ2 ガス中にて、５００℃
前後の温度で、数十分間程度熱処理をすることにより、
Ｚｎの拡散を行いｐ形領域１０を形成する。この図２
（ｄ）の段階が、付加薄膜層であるｎ- −ＩｎＧａＡｓ
キャップ層６、ｎ- −ＩｎＰキャップ層５を貫通して固
相拡散を行う特徴的段階であり、図１に拡大して示して
ある。
段階まで形成した構造物を、Ｎ2 ガス中にて、５００℃
前後の温度で、数十分間程度熱処理をすることにより、
Ｚｎの拡散を行いｐ形領域１０を形成する。この図２
（ｄ）の段階が、付加薄膜層であるｎ- −ＩｎＧａＡｓ
キャップ層６、ｎ- −ＩｎＰキャップ層５を貫通して固
相拡散を行う特徴的段階であり、図１に拡大して示して
ある。
【００３１】次の図３（ｅ）の段階では、ＳｉＯ2 キャ
ップ層９、ＺｎＯ拡散源層８、ＳｉＮマスク膜７をフッ
酸により選択的にエッチング除去し、さらに、硝酸を用
いてｎ- −ＩｎＧａＡｓキャップ層６を選択エッチング
し、さらに塩酸を用いてｎ-−ＩｎＰキャップ層５を選
択エッチングし、図示の構造とする。
ップ層９、ＺｎＯ拡散源層８、ＳｉＮマスク膜７をフッ
酸により選択的にエッチング除去し、さらに、硝酸を用
いてｎ- −ＩｎＧａＡｓキャップ層６を選択エッチング
し、さらに塩酸を用いてｎ-−ＩｎＰキャップ層５を選
択エッチングし、図示の構造とする。
【００３２】以下の図３（ｆ）〜（ｈ）に示す段階は、
先に従来例で図５（ｆ）〜（ｈ）を用いて説明した段階
と同じであるから、説明を省略する。
先に従来例で図５（ｆ）〜（ｈ）を用いて説明した段階
と同じであるから、説明を省略する。
【００３３】この実施例の方法によれば、ＩｎＧａＡｓ
−ＰＤを構成するエピタキシャル層の最上層であるｎ-
−ＩｎＧａＡｓコンタクト層４上に、さらに、ｎ- −Ｉ
ｎＰキャップ層５とｎ- −ＩｎＧａＡｓキャップ層６を
設けて、さらにその上にＺｎＯ拡散源層８を設けたの
で、拡散を行う際に、ｎ- −ＩｎＧａＡｓコンタクト層
４、ｎ- −ＩｎＰキャップ層５、ｎ- −ＩｎＧａＡｓキ
ャップ層６の夫々の熱膨張係数が近似しているから、こ
れ等とＺｎＯ拡散源層８との熱膨張係数の違いによって
もたらされる欠陥は、ＺｎＯ拡散源層８に接するｎ- −
ＩｎＧａＡｓキャップ層６及びｎ- −ＩｎＰキャップ層
５内にとどめることができる。従って、欠陥を生じたｎ
- −ＩｎＧａＡｓキャップ層６及びｎ- −ＩｎＰキャッ
プ層５を除去することにより、ｎ- −ＩｎＧａＡｓコン
タクト層４は勿論のこと、欠陥のないＩｎＧａＡｓ−Ｐ
Ｄを得ることができる。
−ＰＤを構成するエピタキシャル層の最上層であるｎ-
−ＩｎＧａＡｓコンタクト層４上に、さらに、ｎ- −Ｉ
ｎＰキャップ層５とｎ- −ＩｎＧａＡｓキャップ層６を
設けて、さらにその上にＺｎＯ拡散源層８を設けたの
で、拡散を行う際に、ｎ- −ＩｎＧａＡｓコンタクト層
４、ｎ- −ＩｎＰキャップ層５、ｎ- −ＩｎＧａＡｓキ
ャップ層６の夫々の熱膨張係数が近似しているから、こ
れ等とＺｎＯ拡散源層８との熱膨張係数の違いによって
もたらされる欠陥は、ＺｎＯ拡散源層８に接するｎ- −
ＩｎＧａＡｓキャップ層６及びｎ- −ＩｎＰキャップ層
５内にとどめることができる。従って、欠陥を生じたｎ
- −ＩｎＧａＡｓキャップ層６及びｎ- −ＩｎＰキャッ
プ層５を除去することにより、ｎ- −ＩｎＧａＡｓコン
タクト層４は勿論のこと、欠陥のないＩｎＧａＡｓ−Ｐ
Ｄを得ることができる。
【００３４】また、格子定数差は±０．３％以内に抑え
たので、ｎ- −ＩｎＰキャップ層５とｎ- −ＩｎＧａＡ
ｓキャップ層６を付加しても、付加薄膜層であるｎ- −
ＩｎＰキャップ層５及びｎ- −ＩｎＧａＡｓキャップ層
６と、ＩｎＧａＡｓ−ＰＤを構成するエピタキシャル層
の間では、格子定数のずれによる欠陥は生じない。
たので、ｎ- −ＩｎＰキャップ層５とｎ- −ＩｎＧａＡ
ｓキャップ層６を付加しても、付加薄膜層であるｎ- −
ＩｎＰキャップ層５及びｎ- −ＩｎＧａＡｓキャップ層
６と、ＩｎＧａＡｓ−ＰＤを構成するエピタキシャル層
の間では、格子定数のずれによる欠陥は生じない。
【００３５】また、ＩｎＧａＡｓ−ＰＤの付加薄膜層と
して、最上層のｎ- −ＩｎＧａＡｓコンタクト層４との
熱膨張係数差３×１０-6／℃以下のｎ- −ＩｎＰキャッ
プ層５及びｎ- −ＩｎＧａＡｓキャップ層６を用いてい
るため、熱処理による欠陥導入がない。
して、最上層のｎ- −ＩｎＧａＡｓコンタクト層４との
熱膨張係数差３×１０-6／℃以下のｎ- −ＩｎＰキャッ
プ層５及びｎ- −ＩｎＧａＡｓキャップ層６を用いてい
るため、熱処理による欠陥導入がない。
【００３６】また、ＺｎＯ拡散源層８と接する付加薄膜
層を、Ｚｎと反応しやすいＰを含まないｎ- −ＩｎＧａ
Ａｓキャップ層６で構成しているため、Ｚｎの拡散が妨
げられない。
層を、Ｚｎと反応しやすいＰを含まないｎ- −ＩｎＧａ
Ａｓキャップ層６で構成しているため、Ｚｎの拡散が妨
げられない。
【００３７】上記実施例において、ｎ- −ＩｎＧａＡｓ
キャップ層６及びｎ- −ＩｎＰキャップ層５内の一部
に、そのエピタキシャル層の一部を層の厚さが５００Å
以下の半導体超格子層、あるいは歪み超格子層とすると
すれば、ＩｎＧａＡｓ−ＰＤ中によりいっそう欠陥を生
じにくくなる。その場合半導体超格子層、あるいは歪み
超格子層とＩｎＧａＡｓ−ＰＤを構成するエピタキシャ
ル層との間の格子定数を一致させる必要がない。
キャップ層６及びｎ- −ＩｎＰキャップ層５内の一部
に、そのエピタキシャル層の一部を層の厚さが５００Å
以下の半導体超格子層、あるいは歪み超格子層とすると
すれば、ＩｎＧａＡｓ−ＰＤ中によりいっそう欠陥を生
じにくくなる。その場合半導体超格子層、あるいは歪み
超格子層とＩｎＧａＡｓ−ＰＤを構成するエピタキシャ
ル層との間の格子定数を一致させる必要がない。
【００３８】上記実施例において、付加薄膜層の厚みを
一定にしたが、場合によっては上記固相拡散源と接触す
る上記付加薄膜層の層厚を例えば、拡散マスクで規制さ
れる所定拡散領域の周縁部から内側へ向かって段階的に
徐々に薄くなるようにエッチングにより整形しておく
と、拡散フロントの概略形状の曲率半径が比較的大き
く、つまり拡散フロントの形状がなだらかになる。これ
によって電界集中が起こりにくく、従ってエッジブレー
クダウンが生じにくくなる。
一定にしたが、場合によっては上記固相拡散源と接触す
る上記付加薄膜層の層厚を例えば、拡散マスクで規制さ
れる所定拡散領域の周縁部から内側へ向かって段階的に
徐々に薄くなるようにエッチングにより整形しておく
と、拡散フロントの概略形状の曲率半径が比較的大き
く、つまり拡散フロントの形状がなだらかになる。これ
によって電界集中が起こりにくく、従ってエッジブレー
クダウンが生じにくくなる。
【００３９】上記実施例において、付加薄膜層は固相拡
散物質、つまり不純物を特別には含まないものとした
が、場合によっては上記固相拡散源のＺｎＯ拡散源層８
とは別種の第２の固相拡散物質を含むものとしてもよ
い。例えば、上記実施例のｎ- −ＩｎＰキャップ層５内
にＳ（あるいはＳｉ、Ｔｅ、Ｓｅ等）を含有させておく
と、加熱による拡散段階で、図６に他の実施例として示
すように、Ｚｎをｎ- 形基体に拡散して形成されるｐ+
形領域２０周辺を、Ｓをｎ- 形基体に拡散して形成され
るｎ+ 形領域２１とすることにより、これをチャンネル
ストッパーとして用いることができる。すなわち、ｐｎ
接合が露出する半導体表面は電気的に不安定な場合が多
く、表面に沿って空乏層が異常に延びた場合など、表面
の結晶欠陥等に起因する暗電流が発生することがあり、
チャンネルストッパーはこの空乏層の異常な延びを抑え
て暗電流が発生しないようにする。同図において図１と
同等部分は同一図面符号で示して説明を省略する。
散物質、つまり不純物を特別には含まないものとした
が、場合によっては上記固相拡散源のＺｎＯ拡散源層８
とは別種の第２の固相拡散物質を含むものとしてもよ
い。例えば、上記実施例のｎ- −ＩｎＰキャップ層５内
にＳ（あるいはＳｉ、Ｔｅ、Ｓｅ等）を含有させておく
と、加熱による拡散段階で、図６に他の実施例として示
すように、Ｚｎをｎ- 形基体に拡散して形成されるｐ+
形領域２０周辺を、Ｓをｎ- 形基体に拡散して形成され
るｎ+ 形領域２１とすることにより、これをチャンネル
ストッパーとして用いることができる。すなわち、ｐｎ
接合が露出する半導体表面は電気的に不安定な場合が多
く、表面に沿って空乏層が異常に延びた場合など、表面
の結晶欠陥等に起因する暗電流が発生することがあり、
チャンネルストッパーはこの空乏層の異常な延びを抑え
て暗電流が発生しないようにする。同図において図１と
同等部分は同一図面符号で示して説明を省略する。
【００４０】
【発明の効果】以上のように、この発明によれば、半導
体デバイスを構成するエピタキシャル層中に欠陥が導入
されないため、欠陥に基づくリーク電流が低減される効
果が得られる。
体デバイスを構成するエピタキシャル層中に欠陥が導入
されないため、欠陥に基づくリーク電流が低減される効
果が得られる。
【００４１】請求項２記載の発明によれば、上記効果に
加えて、拡散フロントの形状を制御してエッジブレーク
ダウンを生じにくくすることができる。
加えて、拡散フロントの形状を制御してエッジブレーク
ダウンを生じにくくすることができる。
【００４２】請求項３記載の発明によれば、上記効果に
加えて、第２の固相拡散源からの拡散により形成される
領域をチャンネルストッパーとして用いることができ、
ｐｎ接合が露出する半導体表面に沿う空乏層の異常な延
びを抑えて暗電流が発生しないようにできる。
加えて、第２の固相拡散源からの拡散により形成される
領域をチャンネルストッパーとして用いることができ、
ｐｎ接合が露出する半導体表面に沿う空乏層の異常な延
びを抑えて暗電流が発生しないようにできる。
【図１】この発明の一実施例の製造過程の特徴的段階を
示すエピタキシャル層を含む断面拡大図である。
示すエピタキシャル層を含む断面拡大図である。
【図２】（ａ）〜（ｄ）はそれぞれ同実施例の製造過程
を順次段階的に示す概略断面図である。
を順次段階的に示す概略断面図である。
【図３】（ｅ）〜（ｈ）はそれぞれ同実施例の図２
（ｄ）に続く製造過程を順次段階的に示す概略断面図で
ある。
（ｄ）に続く製造過程を順次段階的に示す概略断面図で
ある。
【図４】従来例であり、（ａ）〜（ｄ）はそれぞれ半導
体デバイスの固相拡散による拡散領域の形成方法の過程
を順次段階的に示す概略断面図である。
体デバイスの固相拡散による拡散領域の形成方法の過程
を順次段階的に示す概略断面図である。
【図５】（ｅ）〜（ｈ）はそれぞれ同従来例の図４
（ｄ）に続く製造過程を順次段階的に示す概略断面図で
ある。
（ｄ）に続く製造過程を順次段階的に示す概略断面図で
ある。
【図６】この発明の他の実施例の製造過程の特徴的段階
を示すエピタキシャル層を含む断面拡大図である。
を示すエピタキシャル層を含む断面拡大図である。
１ ｎ+ −ＩｎＰ基板 ２ 半導体エピタキシャル層（ｎ- −ＩｎＧａＡｓ光吸
収層） ３ 半導体エピタキシャル層（ｎ- −ＩｎＰ窓層） ４ 半導体エピタキシャル層（ｎ- −ＩｎＧａＡｓコン
タクト層） ５ 付加薄膜層（ｎ- −ＩｎＰキャップ層） ６ 付加薄膜層（ｎ- −ＩｎＧａＡｓキャップ層） ７ ＳｉＮマスク膜 ８ 固相拡散源物質（ＺｎＯ拡散源層） ９ ＳｉＯ2 キャップ層 １０ ｐ形領域 ２０ ｐ+ 形領域 ２１ ｎ+ 形領域
収層） ３ 半導体エピタキシャル層（ｎ- −ＩｎＰ窓層） ４ 半導体エピタキシャル層（ｎ- −ＩｎＧａＡｓコン
タクト層） ５ 付加薄膜層（ｎ- −ＩｎＰキャップ層） ６ 付加薄膜層（ｎ- −ＩｎＧａＡｓキャップ層） ７ ＳｉＮマスク膜 ８ 固相拡散源物質（ＺｎＯ拡散源層） ９ ＳｉＯ2 キャップ層 １０ ｐ形領域 ２０ ｐ+ 形領域 ２１ ｎ+ 形領域
Claims (3)
- 【請求項１】 半導体デバイスを構成する半導体エピタ
キシャル層上に、さらに一層もしくは複数層の熱膨張係
数が上記半導体エピタキシャル層に近似した付加薄膜層
を形成し、ついでその薄膜層上に固相拡散源となる物質
を載せて熱処理することにより薄膜層を貫通しデバイス
を構成する半導体エピタキシャル層中の所望の深さまで
不純物拡散を行い、その後上記固相拡散源物質を除去す
るとともに上記付加薄膜層の全部または一部を除去する
工程を含む半導体デバイスの固相拡散による拡散領域の
形成方法。 - 【請求項２】 請求項１記載の半導体デバイスの固相拡
散による拡散領域の形成方法において、上記固相拡散源
と接触する上記付加薄膜層の層厚を徐々に変化させて拡
散フロントの形状を制御するようにしたことを特徴とす
る半導体デバイスの固相拡散による拡散領域の形成方
法。 - 【請求項３】 請求項１および請求項２記載の半導体デ
バイスの固相拡散による拡散領域の形成方法において、
上記付加薄膜層をその中に上記固相拡散源とは別種の第
２の固相拡散源を含むもので形成し、双方の固相拡散源
を同時に上記半導体エピタキシャル層中に拡散すること
を特徴とする半導体デバイスの固相拡散による拡散領域
の形成方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4033355A JPH05234927A (ja) | 1992-02-20 | 1992-02-20 | 半導体デバイスの固相拡散による拡散領域の形成方法 |
| US08/019,873 US5352628A (en) | 1992-02-20 | 1993-02-19 | Method of forming diffusion region of semiconductor device by solid phase diffusion |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4033355A JPH05234927A (ja) | 1992-02-20 | 1992-02-20 | 半導体デバイスの固相拡散による拡散領域の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05234927A true JPH05234927A (ja) | 1993-09-10 |
Family
ID=12384278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4033355A Pending JPH05234927A (ja) | 1992-02-20 | 1992-02-20 | 半導体デバイスの固相拡散による拡散領域の形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5352628A (ja) |
| JP (1) | JPH05234927A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7282428B2 (en) | 2004-11-16 | 2007-10-16 | Sumitomo Electric Industries, Ltd. | Method for solid phase diffusion of zinc into an InP-based photodiode and an InP photodiode made with the method |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07162086A (ja) * | 1993-12-10 | 1995-06-23 | Mitsubishi Electric Corp | 半導体レーザの製造方法 |
| FR2718576B1 (fr) * | 1994-04-06 | 1996-04-26 | Alcatel Nv | Procédé de décalage de longueur d'onde dans une structure semiconductrice à puits quantique. |
| JPH0945954A (ja) * | 1995-07-31 | 1997-02-14 | Mitsubishi Electric Corp | 半導体素子，及び半導体素子の製造方法 |
| US6489635B1 (en) * | 1999-03-01 | 2002-12-03 | Sensors Unlimited | Epitaxially grown p-type diffusion source for photodiode fabrication |
| JP2006344763A (ja) * | 2005-06-09 | 2006-12-21 | Matsushita Electric Ind Co Ltd | 接合ゲート型電界効果トランジスタの製造方法 |
| JP4956944B2 (ja) * | 2005-09-12 | 2012-06-20 | 三菱電機株式会社 | アバランシェフォトダイオード |
| US8178863B2 (en) * | 2009-06-01 | 2012-05-15 | Teledyne Scientific & Imaging, Llc | Lateral collection architecture for SLS detectors |
| US8368159B2 (en) * | 2011-07-08 | 2013-02-05 | Excelitas Canada, Inc. | Photon counting UV-APD |
| US9620592B2 (en) * | 2015-02-12 | 2017-04-11 | International Business Machines Corporation | Doped zinc oxide and n-doping to reduce junction leakage |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5174572A (en) * | 1974-12-24 | 1976-06-28 | Sharp Kk | Fujunbutsuno kotaikakusanho |
| JPS6320878A (ja) * | 1986-07-14 | 1988-01-28 | Mitsubishi Electric Corp | ホトダイオ−ドの製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0775265B2 (ja) * | 1988-02-02 | 1995-08-09 | 三菱電機株式会社 | 半導体レーザおよびその製造方法 |
| JPH02196486A (ja) * | 1989-01-24 | 1990-08-03 | Mitsubishi Electric Corp | 半導体レーザの製造方法 |
| JP2752423B2 (ja) * | 1989-03-31 | 1998-05-18 | 三菱電機株式会社 | 化合物半導体へのＺｎ拡散方法 |
| JPH03131083A (ja) * | 1989-10-17 | 1991-06-04 | Mitsubishi Electric Corp | 半導体レーザ装置の製造方法 |
-
1992
- 1992-02-20 JP JP4033355A patent/JPH05234927A/ja active Pending
-
1993
- 1993-02-19 US US08/019,873 patent/US5352628A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5174572A (en) * | 1974-12-24 | 1976-06-28 | Sharp Kk | Fujunbutsuno kotaikakusanho |
| JPS6320878A (ja) * | 1986-07-14 | 1988-01-28 | Mitsubishi Electric Corp | ホトダイオ−ドの製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7282428B2 (en) | 2004-11-16 | 2007-10-16 | Sumitomo Electric Industries, Ltd. | Method for solid phase diffusion of zinc into an InP-based photodiode and an InP photodiode made with the method |
Also Published As
| Publication number | Publication date |
|---|---|
| US5352628A (en) | 1994-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5413679A (en) | Method of producing a silicon membrane using a silicon alloy etch stop layer | |
| JPH10223640A (ja) | 半導体基板およびその製造方法 | |
| WO1986002488A1 (en) | Coating of iii-v and ii-vi compound semiconductors | |
| JPH05234927A (ja) | 半導体デバイスの固相拡散による拡散領域の形成方法 | |
| JP2573201B2 (ja) | 半導体素子の拡散層形成方法 | |
| EP0632486B1 (en) | Method of fabricating epitaxial semiconductor material | |
| JPH0729825A (ja) | 半導体基板とその製造方法 | |
| JPS61136225A (ja) | ＩｎＰへの不純物拡散方法 | |
| JPH02253622A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP4401036B2 (ja) | フォトダイオードの製造方法 | |
| JP2694260B2 (ja) | 半導体素子 | |
| JPH07169709A (ja) | 半導体装置の製造方法 | |
| JPH0621503A (ja) | 半導体光検出装置とその製造方法 | |
| JP2023017508A (ja) | 窒化物半導体装置および窒化物半導体装置の製造方法 | |
| JP2649803B2 (ja) | 高速整流素子の製造方法 | |
| KR880000669B1 (ko) | 선택 실리콘 성장에 의한 고주파용 파우워 소자의 제조방법 | |
| JP4518233B2 (ja) | 半導体装置の製造方法 | |
| JPH077829B2 (ja) | 半導体装置およびその製法 | |
| JP2689946B2 (ja) | 赤外線検出器の製造方法 | |
| JPS6328505B2 (ja) | ||
| JPH09260717A (ja) | フォトダイオードの製造方法 | |
| JPH09153639A (ja) | 光起電力型赤外線受光素子とその製造方法 | |
| JPS6118126A (ja) | ｐ−ｎ接合の形成方法 | |
| JPS61123175A (ja) | ヘテロ接合パイポ−ラトランジスタの製造方法 | |
| JPH08321444A (ja) | 半導体基板の製造方法およびその半導体基板 |