JPH05227755A - 周波数追従方法 - Google Patents
周波数追従方法Info
- Publication number
- JPH05227755A JPH05227755A JP4057264A JP5726492A JPH05227755A JP H05227755 A JPH05227755 A JP H05227755A JP 4057264 A JP4057264 A JP 4057264A JP 5726492 A JP5726492 A JP 5726492A JP H05227755 A JPH05227755 A JP H05227755A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- inverter
- down counter
- signal
- square wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Supply And Distribution Of Alternating Current (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】 商用電源と連系運転するインバータの周波数
追従機能の向上を図る。即ち周波数の追従範囲を広くす
ると共に周波数追従の際の追従制御のオーバーシュート
を減少させる。 【構成】 商用電源から検出し、変換した方形波を6倍
周波数に変換する回路1、インバータの駆動用周波数信
号7を分周して6倍周波数とする分周アップ・ダウンカ
ウンタ6、前記2つの回路からの信号を入力してアップ
カウントまたはダウンカウントを行うアップ・ダウンカ
ウンタ2、このアップ・ダウンカウンタ2の出力パルス
をD/A変換しさらにアナログ周波数に変換するD/A
変換器3とV/F変換器4、極性判別器5、インバータ
の駆動用周波数信号7とV/F変換器4の出力周波数と
を加減算する論理回路8および加減算されたインバータ
駆動用周波数を入力してインバータへ出力する12ビッ
トのアップ・ダウンカウンタ9によって構成した。
追従機能の向上を図る。即ち周波数の追従範囲を広くす
ると共に周波数追従の際の追従制御のオーバーシュート
を減少させる。 【構成】 商用電源から検出し、変換した方形波を6倍
周波数に変換する回路1、インバータの駆動用周波数信
号7を分周して6倍周波数とする分周アップ・ダウンカ
ウンタ6、前記2つの回路からの信号を入力してアップ
カウントまたはダウンカウントを行うアップ・ダウンカ
ウンタ2、このアップ・ダウンカウンタ2の出力パルス
をD/A変換しさらにアナログ周波数に変換するD/A
変換器3とV/F変換器4、極性判別器5、インバータ
の駆動用周波数信号7とV/F変換器4の出力周波数と
を加減算する論理回路8および加減算されたインバータ
駆動用周波数を入力してインバータへ出力する12ビッ
トのアップ・ダウンカウンタ9によって構成した。
Description
【0001】
【産業上の利用分野】この発明は、商用の3相交流電源
と連系運転を行うインバータ制御システムにおける周波
数追従方法に関するものである。
と連系運転を行うインバータ制御システムにおける周波
数追従方法に関するものである。
【0002】
【従来の技術】図2は従来技術による商用3相交流電源
と連系運転するインバータにおける、商用の3相交流電
源とインバータ駆動用周波数信号との位相差検出回路の
構成を示すブロック回路図である。図2において、商用
の3相交流電源から検出された電圧信号101は、方形
波104に変換され論理回路105へ入力される。ま
た、インバータ駆動用の正弦波信号102は、90°位
相シフトした方形波103に変換され前記論理回路10
5へ入力される。この論理回路105は2つのEX−N
ORゲート117と118およびNOTゲート119に
よって構成されており、図3に示す方形波信号aとbを
入力し、信号の極性が互いに反対となる方形波dとeを
出力する。この2つの方形波dとeはそれぞれ抵抗11
3とコンデンサ115および抵抗114とコンデンサ1
16より成る積分器を介して減算器106へ入力され
る。この減算器106はオペアンプ109、このオペア
ンプ109の非反転入力端子に接続された抵抗111と
112および負帰還回路に設けられた抵抗110によっ
て構成されており、その出力信号fは入力信号dとeの
差となる。即ち、商用の3相交流電源から検出した方形
波aとインバータ駆動用正弦波信号よりの方形波bとの
位相差が90°であると減算器106の出力信号fは0
となる。
と連系運転するインバータにおける、商用の3相交流電
源とインバータ駆動用周波数信号との位相差検出回路の
構成を示すブロック回路図である。図2において、商用
の3相交流電源から検出された電圧信号101は、方形
波104に変換され論理回路105へ入力される。ま
た、インバータ駆動用の正弦波信号102は、90°位
相シフトした方形波103に変換され前記論理回路10
5へ入力される。この論理回路105は2つのEX−N
ORゲート117と118およびNOTゲート119に
よって構成されており、図3に示す方形波信号aとbを
入力し、信号の極性が互いに反対となる方形波dとeを
出力する。この2つの方形波dとeはそれぞれ抵抗11
3とコンデンサ115および抵抗114とコンデンサ1
16より成る積分器を介して減算器106へ入力され
る。この減算器106はオペアンプ109、このオペア
ンプ109の非反転入力端子に接続された抵抗111と
112および負帰還回路に設けられた抵抗110によっ
て構成されており、その出力信号fは入力信号dとeの
差となる。即ち、商用の3相交流電源から検出した方形
波aとインバータ駆動用正弦波信号よりの方形波bとの
位相差が90°であると減算器106の出力信号fは0
となる。
【0003】
【発明が解決しようとする課題】従来技術による位相差
制御回路は、上述した位相差検出回路と位相差指令との
フィードバック回路で構成していたが、整定性を良くす
るためには位相差補償のゲインを余り大きくすることが
できなかった。このため、インバータ側の周波数と商用
電源側の周波数との差が大きいと追従しきれない欠陥が
あり、また、周波数変動の際の追従制御におけるオーバ
ーシュートも発生し易すかった。この発明は上述した従
来技術における問題点を解決するためになされたもので
あって、位相制御回路のゲインが小さくてよく、従って
オーバーシュートの影響も小さい周波数追従範囲の広い
周波数追従方法を提供することを目的とするものであ
る。
制御回路は、上述した位相差検出回路と位相差指令との
フィードバック回路で構成していたが、整定性を良くす
るためには位相差補償のゲインを余り大きくすることが
できなかった。このため、インバータ側の周波数と商用
電源側の周波数との差が大きいと追従しきれない欠陥が
あり、また、周波数変動の際の追従制御におけるオーバ
ーシュートも発生し易すかった。この発明は上述した従
来技術における問題点を解決するためになされたもので
あって、位相制御回路のゲインが小さくてよく、従って
オーバーシュートの影響も小さい周波数追従範囲の広い
周波数追従方法を提供することを目的とするものであ
る。
【0004】
【課題を解決するための手段】上述した課題を解決する
ために、この発明によるインバータ制御システムにおけ
る周波数追従方法は、インバータが連系運転する3相交
流電源から検出した6倍周波数の方形波と前記インバー
タの駆動用周波数信号から変換した前記3相交流電源の
周波数を6倍した方形波とをアップ・ダウンカウンタに
入力させ、このアップ・ダウンカウンタにより検出した
前記2つの方形波の周波数差をA/D変換したアナログ
信号により前記インバータの駆動用周波数を制御するも
のである。
ために、この発明によるインバータ制御システムにおけ
る周波数追従方法は、インバータが連系運転する3相交
流電源から検出した6倍周波数の方形波と前記インバー
タの駆動用周波数信号から変換した前記3相交流電源の
周波数を6倍した方形波とをアップ・ダウンカウンタに
入力させ、このアップ・ダウンカウンタにより検出した
前記2つの方形波の周波数差をA/D変換したアナログ
信号により前記インバータの駆動用周波数を制御するも
のである。
【0005】
【作用】3相交流電源から検出した電圧信号を方形波に
変換し、この方形波信号を3相一括してみると60°毎
に波形が変化する信号となる。従って、6倍周波数の方
形波(1サイクル60°)を比較すべき2電源から生成
してその周波数差を比較するとその偏差が容易に検出で
きるので、インバータの駆動用周波数信号を変換し6倍
の周波数信号としてフィードバックさせ、前記3相交流
電源から検出した6倍周波数信号との差をアップ・ダウ
ンカウンタにおいて検出し、この検出信号によってイン
バータの駆動用周波数信号を制御する。
変換し、この方形波信号を3相一括してみると60°毎
に波形が変化する信号となる。従って、6倍周波数の方
形波(1サイクル60°)を比較すべき2電源から生成
してその周波数差を比較するとその偏差が容易に検出で
きるので、インバータの駆動用周波数信号を変換し6倍
の周波数信号としてフィードバックさせ、前記3相交流
電源から検出した6倍周波数信号との差をアップ・ダウ
ンカウンタにおいて検出し、この検出信号によってイン
バータの駆動用周波数信号を制御する。
【0006】
【実施例】以下、この発明に係る実施例を図面を参照し
ながら説明する。
ながら説明する。
【0007】図1はこの発明による周波数追従方法の実
施例を示すブロック回路図である。図1において、6倍
周波数生成回路1は商用の3相電源から検出した各相の
方形波をそれぞれ入力する3つのEX−ORゲート1
5,16,17および前記EX−ORゲートの出力信号
の論理和を出力するORゲート18によって構成されて
いる。前記3つのEX−ORゲート15,16,17の
1つの入力端子には抵抗19,20,21およびコンデ
ンサ22,23,24がそれぞれ接続されており、この
入力端子への方形波信号は他の入力端子への方形波信号
より位相がずれて入力する。従って、2つの入力信号
(方形波)の位相ずれによって出力されるパルスが前記
3つのEX−ORゲート15,16,17の出力信号と
なり、その論理和を出力するORゲート18の出力信号
は商用の3相電源周波数(例えば50Hz)の6倍の周波
数をもった方形波信号(例えば300Hz)となる。
施例を示すブロック回路図である。図1において、6倍
周波数生成回路1は商用の3相電源から検出した各相の
方形波をそれぞれ入力する3つのEX−ORゲート1
5,16,17および前記EX−ORゲートの出力信号
の論理和を出力するORゲート18によって構成されて
いる。前記3つのEX−ORゲート15,16,17の
1つの入力端子には抵抗19,20,21およびコンデ
ンサ22,23,24がそれぞれ接続されており、この
入力端子への方形波信号は他の入力端子への方形波信号
より位相がずれて入力する。従って、2つの入力信号
(方形波)の位相ずれによって出力されるパルスが前記
3つのEX−ORゲート15,16,17の出力信号と
なり、その論理和を出力するORゲート18の出力信号
は商用の3相電源周波数(例えば50Hz)の6倍の周波
数をもった方形波信号(例えば300Hz)となる。
【0008】インバータ駆動用の周波数信号(例えば6
14.4KHz)は論理回路8を構成するORゲート12
を介して分周用アップ・ダウンカウンタ6において1/
2,048に分周されて例えば300Hzとなり、例えば
50Hzの6倍周波数の方形波信号となる。
14.4KHz)は論理回路8を構成するORゲート12
を介して分周用アップ・ダウンカウンタ6において1/
2,048に分周されて例えば300Hzとなり、例えば
50Hzの6倍周波数の方形波信号となる。
【0009】前記商用3相交流電源から検出し変換した
6倍周波数の方形波信号と前記インバータ駆動用の周波
数信号から変換した6倍周波数の方形波信号とはアップ
・ダウンカウンタ2におけるアップカウント入力端子U
とダウンカウント入力端子Dにそれぞれ入力される。こ
のアップ・ダウンカウンタ2の出力信号はD/A変換器
3においてアナログ信号に変換され、さらに、V/F変
換器4において周波数に変換される。
6倍周波数の方形波信号と前記インバータ駆動用の周波
数信号から変換した6倍周波数の方形波信号とはアップ
・ダウンカウンタ2におけるアップカウント入力端子U
とダウンカウント入力端子Dにそれぞれ入力される。こ
のアップ・ダウンカウンタ2の出力信号はD/A変換器
3においてアナログ信号に変換され、さらに、V/F変
換器4において周波数に変換される。
【0010】論理回路8は2つのANDゲート11と1
4、ORゲート11、およびNOTゲート13によって
構成されており、前記V/F変換器4の出力信号と極性
判別器5を介してD/A変換器3からの出力信号とはA
NDゲート11に入力する。また、V/F変換器4の出
力信号とNOTゲート13を介して入力する前記極性判
別器5からの出力信号とはANDゲート14に入力す
る。
4、ORゲート11、およびNOTゲート13によって
構成されており、前記V/F変換器4の出力信号と極性
判別器5を介してD/A変換器3からの出力信号とはA
NDゲート11に入力する。また、V/F変換器4の出
力信号とNOTゲート13を介して入力する前記極性判
別器5からの出力信号とはANDゲート14に入力す
る。
【0011】アップ・ダウンカウンタ2はそのアップカ
ウント入力パルス(商用電源の6倍周波数方形波信号)
によってカウントアップし、ダウンカウント入力パルス
(インバータ駆動用周波数を6倍に変換した方形波信
号)によってダウンカウントするので、アップ・ダウン
カウンタ2の出力パルスは2つの入力パルスの差がデー
タ(ディジタル量)として出力される。この出力パルス
数はD/A変換器3とV/F変換器4を介して周波数に
変換され、論理回路8においてインバータ周波数信号
(例えば614.4KHz)に加減算され、12ビットの
アップ・ダウンカウンタ9へ入力してインバータ駆動用
周波数として出力されると共に、分周アップ・ダウンカ
ウンタ6を介してアップ・ダウンカウンタ2へフィード
バックされる。極性判別器5はアップ・ダウンカウンタ
2の出力データより+,−信号を取り出し、この出力信
号をANDゲート11およびNOTゲート13を介して
ANDゲート14へ供給しANDゲート11と14のO
N・OFFを制御する。
ウント入力パルス(商用電源の6倍周波数方形波信号)
によってカウントアップし、ダウンカウント入力パルス
(インバータ駆動用周波数を6倍に変換した方形波信
号)によってダウンカウントするので、アップ・ダウン
カウンタ2の出力パルスは2つの入力パルスの差がデー
タ(ディジタル量)として出力される。この出力パルス
数はD/A変換器3とV/F変換器4を介して周波数に
変換され、論理回路8においてインバータ周波数信号
(例えば614.4KHz)に加減算され、12ビットの
アップ・ダウンカウンタ9へ入力してインバータ駆動用
周波数として出力されると共に、分周アップ・ダウンカ
ウンタ6を介してアップ・ダウンカウンタ2へフィード
バックされる。極性判別器5はアップ・ダウンカウンタ
2の出力データより+,−信号を取り出し、この出力信
号をANDゲート11およびNOTゲート13を介して
ANDゲート14へ供給しANDゲート11と14のO
N・OFFを制御する。
【0012】従って、インバータが連系運転している商
用3相交流電源の周波数変動はアップ・ダウンカウンタ
2によって周波数との差分が検出され、この差分カウン
ト数に相当する周波数だけインバータの駆動用周波数を
調整するので、周波数追従特性が改善され周波数追従範
囲が広くなった。
用3相交流電源の周波数変動はアップ・ダウンカウンタ
2によって周波数との差分が検出され、この差分カウン
ト数に相当する周波数だけインバータの駆動用周波数を
調整するので、周波数追従特性が改善され周波数追従範
囲が広くなった。
【0013】
【発明の効果】以上説明したように、この発明に係るイ
ンバータ制御システムにおける周波数追従方法は、連系
する商用電源から検出した電圧信号の周波数とインバー
タの駆動用周波数とを電源の周波数の6倍とした方形波
信号に変換し、アップ・ダウンカウンタにおいてその差
分をアップカウントまたはダウンカウントとして出力さ
せる。このカウントされたパルスはD/A変換、V/F
変換を介して周波数に変換され、インバータの駆動用周
波数と加減算される。この加減算されたインバータの駆
動用周波数によってインバータを駆動させると共に前記
アップ・ダウンカウンタへフィードバックさせるので、
従来より周波数変動幅の広い制御が可能となった。ま
た、位相制御回路のゲインが小さくて済むため、オーバ
ーシュートの影響も小さくすることができる利点もあ
る。
ンバータ制御システムにおける周波数追従方法は、連系
する商用電源から検出した電圧信号の周波数とインバー
タの駆動用周波数とを電源の周波数の6倍とした方形波
信号に変換し、アップ・ダウンカウンタにおいてその差
分をアップカウントまたはダウンカウントとして出力さ
せる。このカウントされたパルスはD/A変換、V/F
変換を介して周波数に変換され、インバータの駆動用周
波数と加減算される。この加減算されたインバータの駆
動用周波数によってインバータを駆動させると共に前記
アップ・ダウンカウンタへフィードバックさせるので、
従来より周波数変動幅の広い制御が可能となった。ま
た、位相制御回路のゲインが小さくて済むため、オーバ
ーシュートの影響も小さくすることができる利点もあ
る。
【図1】この発明による周波数追従方法の実施例を示す
ブロック回路図。
ブロック回路図。
【図2】従来の位相差検出回路の構成を示すブロック回
路図。
路図。
【図3】従来の位相差検出回路における位相差検出タイ
ムチャート。
ムチャート。
1 6倍周波数生成回路 2,6,9 アップ・ダウンカウンタ 3 D/A変換器 4 V/F変換器 5 極性判別器 7 インバータ周波数信号 8 論理回路
Claims (1)
- 【請求項1】 3相交流電源に周波数を追従させてイン
バータを連系運転させるインバータ制御システムにおけ
る周波数追従方法において、 前記3相交流電源から検出した電圧信号より6倍周波数
とした方形波信号と、前記インバータの駆動用周波数の
6倍周波数に変換した前記インバータの駆動用周波数信
号からの方形波信号とをアップ・ダウンカウンタに入力
させ、このアップ・ダウンカウンタにより検出した前記
2つの方形波信号の周波数差をD/A変換したアナログ
信号により前記インバータの駆動用周波数を制御するこ
とを特徴とする周波数追従方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4057264A JPH05227755A (ja) | 1992-02-12 | 1992-02-12 | 周波数追従方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4057264A JPH05227755A (ja) | 1992-02-12 | 1992-02-12 | 周波数追従方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05227755A true JPH05227755A (ja) | 1993-09-03 |
Family
ID=13050671
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4057264A Pending JPH05227755A (ja) | 1992-02-12 | 1992-02-12 | 周波数追従方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05227755A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017079353A (ja) * | 2015-10-19 | 2017-04-27 | キュリアス株式会社 | クロックリカバリ回路 |
JP2017184345A (ja) * | 2016-03-29 | 2017-10-05 | 株式会社明電舎 | 水力発電システムにおけるpll制御の位相誤差補正装置と制御方法 |
-
1992
- 1992-02-12 JP JP4057264A patent/JPH05227755A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017079353A (ja) * | 2015-10-19 | 2017-04-27 | キュリアス株式会社 | クロックリカバリ回路 |
JP2017184345A (ja) * | 2016-03-29 | 2017-10-05 | 株式会社明電舎 | 水力発電システムにおけるpll制御の位相誤差補正装置と制御方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4364109A (en) | Control device of inverters | |
US6061258A (en) | Monitoring of current in an inductive load, PWM driven through a bridge stage | |
US4878163A (en) | Pulse width modulated inverter with high-to-low frequency output converter | |
JPS62104493A (ja) | 交流電動機の駆動装置 | |
US4179727A (en) | Control device for a pulse-width modulated inverter | |
JPH05227755A (ja) | 周波数追従方法 | |
JPH04355672A (ja) | インバータ装置 | |
US4228491A (en) | Control method for a three-phase self-excited inverter | |
EP0353715A2 (en) | Frequency changer | |
US3792339A (en) | Control device for an inverted converter | |
JPS6329515B2 (ja) | ||
JPH05176594A (ja) | 誘導電動機用インバータ装置 | |
JP3097070B2 (ja) | インバータの制御回路 | |
JPH05236656A (ja) | 周波数追従方法 | |
JPH09271101A (ja) | 交流電気車の制御装置 | |
JP3051806B2 (ja) | 系統連系型インバータ制御装置 | |
JPH082183B2 (ja) | 直列n重インバータの制御方法 | |
SU1624636A1 (ru) | Способ управлени инвертором | |
SU1700721A1 (ru) | Устройство дл управлени инвертором напр жени | |
SU1711303A1 (ru) | Программируемый преобразователь напр жени произвольной формы в напр жение требуемой формы | |
SU1767645A1 (ru) | Устройство дл компенсации погрешности напр жени преобразовател | |
JP3049667B2 (ja) | 共振型インバータ | |
RU2022442C1 (ru) | Устройство для формирования тока в фазе асинхронного электропривода | |
JPH03117369A (ja) | インバータの電圧制御装置 | |
JPS6367439B2 (ja) |