JPH0522708A - Scanning line converter, display driving deivce and television system converting device - Google Patents

Scanning line converter, display driving deivce and television system converting device

Info

Publication number
JPH0522708A
JPH0522708A JP3169647A JP16964791A JPH0522708A JP H0522708 A JPH0522708 A JP H0522708A JP 3169647 A JP3169647 A JP 3169647A JP 16964791 A JP16964791 A JP 16964791A JP H0522708 A JPH0522708 A JP H0522708A
Authority
JP
Japan
Prior art keywords
signal
scanning line
circuit
converting
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3169647A
Other languages
Japanese (ja)
Other versions
JP3186097B2 (en
Inventor
Keimei Kanisawa
啓明 蟹澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP16964791A priority Critical patent/JP3186097B2/en
Publication of JPH0522708A publication Critical patent/JPH0522708A/en
Application granted granted Critical
Publication of JP3186097B2 publication Critical patent/JP3186097B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Television Systems (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

PURPOSE:To convert an input signal having the optional number of scanning lines into the input signal with the common number of scanning lines. CONSTITUTION:A mode deciding circuit 22 detects the horizontal synchronizing signal and vertical synchronizing signal of the input signal so as to output mode information. A scanning line number converting circuit 21 converts the scanning lines of the input signal into the intermediate scanning line number being near to the required scanning line number based on the mode information. A vertical companding circuit 23 executes time expansion to the said converting signal and converts the scanning line number of the input signal into the required scanning line number so as to output it.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明はテレビジョンの方式変換
等に用いられる走査線変換器およびディスプレイ駆動装
置およびテレビジョン方式変換装置に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a scanning line converter, a display driving device and a television system conversion device used for television system conversion.

【０００２】[0002]

【従来の技術】従来この種の走査線変換器としては、例
えばＭＵＳＥ−ＮＴＳＣコンバータのように、特定のテ
レビジョン信号の方式を別の方式に変換するテレビジョ
ン方式変換装置に用いるものが提案されている。2. Description of the Related Art Heretofore, as a scanning line converter of this kind, there has been proposed one used in a television system converter for converting a system of a specific television signal into another system such as a MUSE-NTSC converter. ing.

【０００３】図１３は上述のＭＵＳＥ−ＮＴＳＣコンバ
ータに用いられている走査線変換器の一例の動作を説明
する図である。該走査線変換器は主に垂直フィルタによ
り構成されている。遅延回路１３２は、入力端子１３１
に入力された走査線数１１２５本のハイビジョン信号
を、１水平走査期間（以下、１Ｈという）毎遅延した信
号として各出力タップｊ１〜ｊ７から出力する。各タッ
プから出力された信号は、各々係数回路ｋ１〜ｋ７に入
力される。各係数回路には７つの係数器と選択回路が備
えてあり、これを順次切り替えて出力する。この時出力
されるデータを、加算器１３３ａ〜ｇで加算することに
より、出力端子１３４には走査線数５２５本のＮＴＳＣ
信号が得られる。FIG. 13 is a diagram for explaining the operation of an example of a scanning line converter used in the above MUSE-NTSC converter. The scanning line converter is mainly composed of a vertical filter. The delay circuit 132 has an input terminal 131.
The high-definition signal having 1125 scanning lines input to the output terminal is output from each of the output taps j1 to j7 as a signal delayed by one horizontal scanning period (hereinafter referred to as 1H). The signals output from the taps are input to the coefficient circuits k1 to k7, respectively. Each coefficient circuit has seven coefficient units and a selection circuit, which are sequentially switched and output. The data output at this time is added by the adders 133a to 133g so that the output terminal 134 has NTSC with 525 scanning lines.
The signal is obtained.

【０００４】また、従来のディスプレイ駆動装置につい
ては、特にマトリクス型のディスプレイを駆動する場
合、ディスプレイの走査線数に適合した信号形式で処理
を行うことは、映像の品質や処理の容易さ等を考慮した
とき、絶大なる効果が期待できる。このため、従来は、
ある特定の入力信号に対して走査線の変換処理を施し
て、ディスプレイに適合した信号形式を得ていた。Further, regarding the conventional display driving apparatus, particularly when driving a matrix type display, performing processing in a signal format suitable for the number of scanning lines of the display causes a problem in image quality and ease of processing. When considered, a great effect can be expected. Therefore, conventionally,
A scan line conversion process is performed on a specific input signal to obtain a signal format suitable for a display.

【０００５】また、従来のテレビジョン方式変換器は、
ＭＵＳＥ−ＮＴＳＣコンバータのように、特定の入力テ
レビジョン方式の信号に対して処理を施し、特定の出力
テレビジョン方式の信号を得ている。例えば、上述した
ＭＵＳＥ−ＮＴＳＣコンバータの場合、入力信号とし
て、走査線数１１２５本のＭＵＳＥ信号を入力する。こ
の信号を走査線数５２５本のＮＴＳＣ信号に変換する場
合、走査線数を１１２５本から５２５本に変換するため
の専用の変換回路が必要となる。例えば図１３に示した
垂直フィルタを用いる方法がある。他の方式を変換する
場合についても同様に専用の回路を構成する必要があ
る。Further, the conventional television system converter is
Like a MUSE-NTSC converter, a signal of a specific input television system is processed to obtain a signal of a specific output television system. For example, in the case of the above-mentioned MUSE-NTSC converter, a MUSE signal with 1125 scanning lines is input as an input signal. When converting this signal into an NTSC signal having 525 scanning lines, a dedicated conversion circuit for converting the number of scanning lines from 1125 to 525 is required. For example, there is a method using the vertical filter shown in FIG. When converting other methods, it is necessary to configure a dedicated circuit similarly.

【０００６】[0006]

【発明が解決しようとする課題】しかしながら、上記従
来のテレビジョン方式変換装置は、入力信号の走査線数
が予め定められた１種類のものにしか対応することがで
きなかった。このため、例えば、ＨＤＴＶ信号やＮＴＳ
Ｃ信号，ＰＡＬ信号等の走査線数が異なる複数の映像ソ
ースを処理する場合には、異なる装置においてそれぞれ
異なる処理操作を行うことが必要とされた。この結果、
装置は大型化し、また、信号処理が複雑になっていた。However, the above-mentioned conventional television system conversion device can only deal with one type of input signal in which the number of scanning lines is predetermined. Therefore, for example, HDTV signals and NTS
When processing a plurality of video sources such as C signals and PAL signals having different numbers of scanning lines, it is necessary to perform different processing operations in different devices. As a result,
The device was large and the signal processing was complicated.

【０００７】また、上記従来のディスプレイ駆動回路
は、複数の映像ソースに対してそれぞれ対応する走査線
変換器を複数個用意する必要があった。この結果、装置
が複雑かつ大規模となっていた。Further, in the above-mentioned conventional display drive circuit, it is necessary to prepare a plurality of scanning line converters respectively corresponding to a plurality of video sources. As a result, the device was complicated and large-scale.

【０００８】そこで本発明はこのような課題を解決する
ためのもので、その目的は、任意の走査線を有する入力
信号に対して同一の装置において共通の走査線を有する
信号に変換することのできる装置を提供することであ
る。Therefore, the present invention is to solve such a problem, and an object thereof is to convert an input signal having an arbitrary scanning line into a signal having a common scanning line in the same device. It is to provide a device that can.

【０００９】[0009]

【課題を解決するための手段】本発明の走査線変換器
は、入力信号の水平同期信号及び垂直同期信号を検出し
てモード情報を出力するモード決定手段と、このモード
情報に基づいて前記入力信号の走査線数を所望の走査線
数に近い中間走査線数に変換する走査線数変換手段と、
この中間走査線数に変換された信号を入力して時間伸張
を行い前記入力信号を所望の走査線数の信号に変換して
出力する垂直圧伸手段とを備えて構成されたものであ
る。A scanning line converter according to the present invention includes mode determining means for detecting a horizontal synchronizing signal and a vertical synchronizing signal of an input signal and outputting mode information, and the input based on the mode information. Scanning line number conversion means for converting the number of signal scanning lines into an intermediate number of scanning lines close to the desired number of scanning lines;
A vertical companding means for inputting the signal converted into the number of the intermediate scanning lines to perform time expansion and converting the input signal into a signal of a desired number of scanning lines and outputting the signal is configured.

【００１０】また、本発明のディスプレイ駆動装置は、
任意の入力信号の走査線数を変換する走査線変換手段
と、上記走査線数変換された信号をディスプレイに表示
するためのディスプレイ駆動手段とを備えたことを特徴
とする。Further, the display driving device of the present invention is
Scanning line conversion means for converting the number of scanning lines of an arbitrary input signal, and display driving means for displaying the above-mentioned scanning line number converted signal on a display are provided.

【００１１】また、本発明のテレビジョン方式変換装置
は、任意のテレビジョン信号の走査線数を変換する走査
線変換手段と、上記走査線数変換された信号のフィール
ド周波数を変換するフィールド周波数変換手段と、上記
フィールド周波数変換された信号のアスペクト比を変換
するアスペクト比変換手段とを備えたことを特徴とす
る。Further, the television system converter of the present invention comprises a scanning line converting means for converting the scanning line number of an arbitrary television signal, and a field frequency conversion for converting the field frequency of the scanning line number converted signal. Means and an aspect ratio conversion means for converting the aspect ratio of the field-frequency-converted signal.

【００１２】[0012]

【実施例】（実施例１）図２は本発明の一実施例による
走査線変換器が適用されたディスプレイ駆動装置の概略
構成を示すブロック図である。本実施例による走査線変
換器１１には、走査線数の異なる映像ソースが入力され
る。例えば、１フレームあたりの走査線数５２５本のＮ
ＴＳＣ信号，６２５本のＰＡＬ信号，１１２５本のＨＤ
ＴＶ信号等である。これら各信号は走査線変換器１１に
おいて、異なる走査線数から共通の走査線数に変換され
る。共通化された各信号は信号処理回路１２に入力さ
れ、所定の映像信号処理が統一的に行われる。信号処理
回路１２から出力された信号はさらにディスプレイ駆動
回路１３に入力され、ディスプレイ駆動回路１３は信号
処理回路１２からの出力信号に基づいてマトリクス型デ
ィスプレイ１４を制御する。この制御により、マトリク
ス型ディスプレイ１４には各入力映像信号に応じた画像
が描写される。(Embodiment 1) FIG. 2 is a block diagram showing a schematic configuration of a display driving device to which a scanning line converter according to an embodiment of the present invention is applied. Image sources having different numbers of scanning lines are input to the scanning line converter 11 according to the present embodiment. For example, N with 525 scanning lines per frame
TSC signal, 625 PAL signals, 1125 HD
For example, a TV signal. Each of these signals is converted in the scanning line converter 11 from a different number of scanning lines to a common number of scanning lines. Each common signal is input to the signal processing circuit 12, and predetermined video signal processing is uniformly performed. The signal output from the signal processing circuit 12 is further input to the display driving circuit 13, and the display driving circuit 13 controls the matrix type display 14 based on the output signal from the signal processing circuit 12. By this control, an image corresponding to each input video signal is drawn on the matrix type display 14.

【００１３】上記の走査線変換器１１の内部構成は図１
のブロック図に示される。The internal structure of the scanning line converter 11 is shown in FIG.
Is shown in the block diagram of.

【００１４】走査線数変換回路２１には上記のような任
意の走査線数ｌiを持つディジタル信号が入力され、モ
ード決定回路２２にはこの入力信号に対応した水平同期
信号ＨＤi 及び垂直同期信号ＶＤi が入力される。モー
ド決定回路２２はこの水平同期信号ＨＤi 及び垂直同期
信号ＶＤi と所望の走査線数ｌo に対応した水平同期信
号ＨＤo が与えられる。モード決定回路２２はこの水平
同期信号ＨＤi ，垂直同期信号ＶＤi 及び水平同期信号
ＨＤo から、所望の走査線数に近く、かつ、入力信号の
走査線数と簡単な整数比の関係にある中間走査線数ｌm
を決定する。ここで、水平同期信号ＨＤi ，垂直同期信
号ＶＤi は入力信号と共に外部より入力されたもの、ま
たは、入力信号に重畳されたものを同期信号検出回路等
で再生したものである。また、水平同期信号ＨＤo は予
め装置内で生成されたものである。決定されたこの中間
走査線数ｌm は水平同期信号ＨＤmとして走査線数変換
回路２１に与えられる。また、これと共に、モード決定
回路２２は中間走査線数ｌm に対応して定まるモード情
報Ｍを生成し、これを走査線数変換回路２１に出力す
る。走査線数変換回路２１は、これらモード情報Ｍ及び
水平同期信号ＨＤm に基づき、走査線数ｌi の入力信号
を中間走査線数ｌm の信号に変換して出力する。垂直圧
伸回路２３にはこの走査線数ｌm の信号が入力され、最
終的に所望の走査線数ｌo になるように処理が行われ
る。また、クロック生成回路２４では、入力信号に同期
して入力されるクロックＣＫi 、装置内部で生成され
る、所望の出力信号に同期したクロックＣＫo 、及びモ
ード決定回路２２より入力されるモード情報Ｍに基づい
て各種クロックを生成し、装置各部に供給する。以下図
面にしたがって本発明の詳細を説明する。The scanning line number conversion circuit 21 receives a digital signal having an arbitrary number of scanning lines l i as described above, and the mode decision circuit 22 receives a horizontal synchronization signal HD i and a vertical synchronization signal corresponding to the input signal. The signal VD i is input. The mode determining circuit 22 is supplied with the horizontal synchronizing signal HD i and the vertical synchronizing signal VD i and the horizontal synchronizing signal HD o corresponding to the desired number of scanning lines l o . The mode determining circuit 22 is close to a desired number of scanning lines from the horizontal synchronizing signal HD i , the vertical synchronizing signal VD i and the horizontal synchronizing signal HD o , and has a simple integer ratio relationship with the number of scanning lines of the input signal. Number of intermediate scanning lines l m
To decide. Here, the horizontal synchronizing signal HD i and the vertical synchronizing signal VD i are those input from the outside together with the input signal, or those superimposed on the input signal are reproduced by a synchronizing signal detection circuit or the like. Further, the horizontal synchronization signal HD o is generated in advance in the device. The determined number of intermediate scanning lines l m is given to the scanning line number conversion circuit 21 as a horizontal synchronizing signal HD m . Along with this, the mode determination circuit 22 generates mode information M determined in accordance with the number of intermediate scanning lines l m , and outputs this to the scanning line number conversion circuit 21. The scanning line number conversion circuit 21 converts the input signal of the scanning line number l i into a signal of the intermediate scanning line number l m based on the mode information M and the horizontal synchronizing signal HD m , and outputs the signal. The signal of the number of scanning lines l m is input to the vertical companding circuit 23, and the processing is performed so that the desired number of scanning lines l o is finally obtained. In the clock generation circuit 24, the clock CK i input in synchronization with the input signal, the clock CK o generated in the device in synchronization with the desired output signal, and the mode information input from the mode determination circuit 22. Various clocks are generated based on M and supplied to each part of the apparatus. The present invention will be described in detail below with reference to the drawings.

【００１５】上記のモード決定回路２２の内部構成は、
図３、図４、図５の各ブロック図に示され、大別して図
３に示される水平同期信号生成回路と、図４、図５に示
されるモード情報生成回路とから構成される。The internal configuration of the mode decision circuit 22 is as follows.
The horizontal synchronization signal generation circuit shown in each block diagram of FIGS. 3, 4 and 5 and roughly shown in FIG. 3 and the mode information generation circuit shown in FIGS.

【００１６】図３に示される水平同期信号生成回路にお
いて、水平同期信号ＨＤi は分周回路３１に入力され
て、ＨＤi の整数比となる複数の同期信号に変換され
る。例えば、１／２ＨＤi ，３／５ＨＤi ，２／３ＨＤ
i ，３／４ＨＤi ，４／５ＨＤi等である。変換された
各信号は選択回路３２に入力され、後述するモード情報
Ｍに基づき、これら各信号の中から１つの信号が選択さ
れる。選択された信号は中間走査線数ｌm に対応した水
平同期信号ＨＤm として走査線数変換回路２１に出力さ
れる。In the horizontal synchronizing signal generating circuit shown in FIG. 3, the horizontal synchronizing signal HD i is input to the frequency dividing circuit 31 and converted into a plurality of synchronizing signals having an integer ratio of HD i . For example, 1 / 2HD i , 3 / 5HD i , 2 / 3HD
i , 3 / 4HD i , 4 / 5HD i, etc. Each converted signal is input to the selection circuit 32, and one signal is selected from these signals based on the mode information M described later. The selected signal is output to the scanning line number conversion circuit 21 as a horizontal synchronizing signal HD m corresponding to the intermediate scanning line number l m .

【００１７】図４に示されるモード情報生成回路におい
て、分周回路３１は上述した水平同期信号生成回路で説
明したものであり、共通に使用されるものである。分周
回路３１から出力された各同期信号はカウンタ４１に入
力されて、それぞれ１垂直同期期間の水平同期信号数、
すなわち１フィールド期間の走査線数が計数される。こ
のとき垂直同期信号ＶＤi はカウンタリセットの作用を
行う。また、カウンタ４２において、予め生成された水
平同期信号ＨＤoの１フィールド期間の走査線数も同時
に計数される。カウンタ４１で計数された各計数値は、
各減算回路４３ａ〜４３ｅにおいてカウンタ４２の計数
値から引算される。これら各減算結果は、各同期信号と
所望走査線数に対応した水平同期信号ＨＤo との各走査
線数差を示している。この減算結果はさらに各絶対値回
路４４ａ〜４４ｅに入力され、それぞれの絶対値に変換
される。絶対値に変換された各信号は最小値及びモード
決定回路４５に入力され、以下の処理を経てモード情報
Ｍが決定され、走査線数変換回路２１に出力される。In the mode information generating circuit shown in FIG. 4, the frequency dividing circuit 31 is the one described in the horizontal synchronizing signal generating circuit described above, and is commonly used. Each synchronizing signal output from the frequency dividing circuit 31 is input to the counter 41, and the number of horizontal synchronizing signals in one vertical synchronizing period,
That is, the number of scanning lines in one field period is counted. At this time, the vertical synchronizing signal VD i acts as a counter reset. In addition, the counter 42 simultaneously counts the number of scanning lines of the horizontal synchronizing signal HD o generated in advance in one field period. Each count value counted by the counter 41 is
The subtraction circuits 43a to 43e subtract from the count value of the counter 42. Each of these subtraction results shows the difference in the number of scanning lines between each synchronizing signal and the horizontal synchronizing signal HD o corresponding to the desired number of scanning lines. The result of this subtraction is further input to each of the absolute value circuits 44a to 44e and converted into each absolute value. Each signal converted into an absolute value is input to the minimum value and mode determination circuit 45, the mode information M is determined through the following processing, and output to the scanning line number conversion circuit 21.

【００１８】図５はこの最小値及びモード情報決定回路
４５の内部構造を示すブロック図である。各絶対値回路
４４ａ〜４４ｅから出力された各絶対値は、各減算回路
５１ａ〜５１ｄ及び各選択回路５２ａ〜５２ｄにより、
最小の値を持つものが選択される。すなわち、減算回路
５１ａにおいて、絶対値回路４４ａの出力した絶対値ａ
ｂｓａから絶対値回路４４ｂの出力した絶対値ａｂｓｂ
が引算され、各値の差が演算される。選択回路５２ａは
この演算結果の符号を取り込み、入力された２つの絶対
値のうち小さい値を持つ絶対値を出力する。つまり、取
り込んだ符号が正の場合には絶対値ａｂｓｂを、負の場
合には絶対値ａｂｓａを選択し、出力する。これと同様
に、減算回路５１ｂ及び選択回路５２ｂにおいては、絶
対値回路４４ｃの出力した絶対値ａｂｓｃと絶対値回路
４４ｄの出力した絶対値ａｂｓｄのうち小さい方の絶対
値が選択される。減算回路５１ｃ及び選択回路５２ｃに
おいては、絶対値回路４４ｅの出力した絶対値ａｂｓｅ
と、選択回路５２ｂで選択された絶対値のうちで小さい
方の絶対値が選択される。この選択により、絶対値ａｂ
ｓｃ〜ａｂｓｅのうち最も小さい絶対値が選択される。
そして、最後に減算回路５１ｄ及び選択回路５２ｄにお
いて、選択回路５２ａ及び選択回路５２ｃの出力した各
絶対値のうち小さいものが選択され、最終的に絶対値ａ
ｂｓａ〜ａｂｓｅのうちで最も小さいものが絶対値ａｂ
ｓmin として選択される。この絶対値ａｂｓmin は各減
算器５３ａ〜ｅに入力され、各絶対値ａｂｓａ〜ａｂｓ
ｅとの差が演算される。この演算結果のうち、最小値と
して選択された絶対値との減算結果は零になる。モード
情報出力回路５４はこの零値を検出し、中間走査線数ｌ
m に対応した同期信号１／２ＨＤi 〜４／５ＨＤi のい
ずれかに対応したモード情報Ｍを生成する。FIG. 5 is a circuit for determining this minimum value and mode information.
It is a block diagram which shows the internal structure of 45. Each absolute value circuit
Each of the absolute values output from 44a to 44e is stored in each subtraction circuit.
51a-51d and each selection circuit 52a-52d,
The one with the smallest value is selected. That is, the subtraction circuit
51a, the absolute value a output from the absolute value circuit 44a
Absolute value absb output from the absolute value circuit 44b from bsa
Is subtracted and the difference between the values is calculated. The selection circuit 52a is
The absolute value of the two absolute values that were input from the sign of this operation result
Outputs the absolute value with the smallest value. That is,
If the sign entered is positive, the absolute value absb is
If so, the absolute value absa is selected and output. Similar to this
In addition, in the subtraction circuit 51b and the selection circuit 52b,
Absolute value absc output by the logarithm circuit 44c and absolute value circuit
The absolute value of the smaller of the absolute values absd output by 44d
The value is selected. In the subtraction circuit 51c and the selection circuit 52c
The absolute value abse output by the absolute value circuit 44e.
And the absolute value selected by the selection circuit 52b is smaller.
The absolute value of one is selected. By this selection, the absolute value ab
The smallest absolute value of sc-abse is selected.
Finally, the subtraction circuit 51d and the selection circuit 52d are
Output from the selection circuit 52a and the selection circuit 52c.
The smaller absolute value is selected, and finally the absolute value a
The smallest of bsa to abse is the absolute value ab
smin Is selected as. This absolute value absmin Is each decrease
The absolute values absa to abs are input to the calculators 53a to 53e.
The difference from e is calculated. Of the result of this calculation,
The result of the subtraction with the absolute value selected by then becomes zero. mode
The information output circuit 54 detects this zero value and determines the number of intermediate scanning lines l.
m Sync signal 1 / 2HD compatible withi ~ 4/5 HDi Noi
The mode information M corresponding to the difference is generated.

【００１９】図６は図１に示された走査線数変換回路２
１の内部構成を示すブロック図である。走査線数変換回
路２１は、例えば５つの垂直フィルタ６１ａ〜６１ｅと
信号切換回路６２で構成されている。ここで５つの垂直
フィルタというのはあくまでも一例であって、モードの
数に応じて垂直フィルタの数が変わる。各垂直フィルタ
６１ａ〜６１ｅには走査線数ｌi の入力信号が与えられ
る。各垂直フィルタ６１ａ〜６１ｅは、それぞれ走査線
数１／２ｌi ，３／５ｌi ，２／３ｌi ，３／４ｌi ，
４／５ｌi の信号を出力する。各垂直フィルタから出力
されたこれら各信号は信号切換回路６２に入力される。
信号切換回路６２にはモード決定回路２２から出力され
たモード情報Ｍが与えられており、信号切換回路６２は
このモード情報Ｍに基づき、各垂直フィルタの出力のう
ちいずれか１つを選択する。FIG. 6 shows a scanning line number conversion circuit 2 shown in FIG.
2 is a block diagram showing the internal configuration of No. 1. The scanning line number conversion circuit 21 includes, for example, five vertical filters 61a to 61e and a signal switching circuit 62. Here, the five vertical filters are merely examples, and the number of vertical filters changes depending on the number of modes. An input signal of the scanning line number l i is applied to each of the vertical filters 61a to 61e. Each vertical filter 61a~61e each scanning lines 1 / 2l i, 3 / 5l i, 2 / 3l i, 3 / 4l i,
The signal of 4 / 5l i is output. Each of these signals output from each vertical filter is input to the signal switching circuit 62.
The mode information M output from the mode determining circuit 22 is given to the signal switching circuit 62, and the signal switching circuit 62 selects any one of the outputs of the vertical filters based on the mode information M.

【００２０】このような構成において、１フレームあた
りの走査線数１１２５本のＨＤＴＶ信号を、１フレーム
あたりの走査線数６２５本のＰＡＬ信号に走査線変換す
る場合の本装置の動作について説明する。The operation of the present apparatus in the case of converting the HDTV signal having 1125 scanning lines per frame into the PAL signal having 625 scanning lines per frame in such a configuration will be described.

【００２１】このＨＤＴＶ信号は走査線数変換回路２１
に走査線数ｌi の信号として入力される。同時に、これ
に同期した水平同期信号ＨＤi及び垂直同期信号ＶＤi
がモード決定回路２２に与えられる。この水平同期信号
ＨＤi はモード決定回路２２内の分周回路３１において
所定比に分周される。つまり、１／２ＨＤi （＝５６
２．５パルス／２ＶＤi ），３／５ＨＤi （＝６７５パ
ルス／２ＶＤi ），２／３ＨＤi （＝７５０パルス／２
ＶＤi ），３／４ＨＤi （＝８４３．７５パルス／２Ｖ
Ｄi ），４／５ＨＤi （＝９００パルス／２ＶＤi ）の
各同期信号に分周される。これら各同期信号は、それぞ
れ１フレームあたりの走査線数１／２ｌi（＝５６２．
５本），３／５ｌi （＝６７５本），２／３ｌi （＝７
５０本），３／４ｌi （＝８４３．７５本），４／５ｌ
i （＝９００本）の信号に対応している。分周された各
信号は、モード情報生成回路内のカウンタ４１に与えら
れ、各分周信号のパルス数がカウントされる。また、装
置内ではＰＡＬ信号の走査線数に対応した水平同期信号
ＨＤo が生成されており、この信号が上記のカウンタ処
理と共にカウンタ４２においてカウントされる。そし
て、各カウンタ４１，４２のカウント値が減算回路４３
ａ〜４３ｅに入力され、各同期信号１／２ＨＤi〜４／
５ＨＤi と水平同期信号ＨＤo との差が演算される。さ
らに、これら各演算の結果は、各絶対値回路４４ａ〜４
４ｅにおいて絶対値に変換され、最小値及びモード決定
回路４５において前述のように各絶対値の最小値が選択
される。This HDTV signal is converted into the scanning line number conversion circuit 21.
Is input as a signal of the number of scanning lines l i . At the same time, a horizontal synchronizing signal HD i and a vertical synchronizing signal VD i synchronized with this
Are applied to the mode decision circuit 22. The horizontal synchronizing signal HD i is frequency-divided by the frequency dividing circuit 31 in the mode determining circuit 22 to a predetermined ratio. That is, 1 / 2HD i (= 56
2.5 Pulse / 2VD i), 3 / 5HD i (= 675 pulses / 2VD i), 2 / 3HD i (= 750 pulses / 2
VD i ), 3 / 4HD i (= 843.75 pulses / 2V
D i ), 4/5 HD i (= 900 pulses / 2 VD i ), respectively. Each of these synchronizing signals has a scanning line number of 1/2 l i (= 562.
5), 3 / 5l i (= 675), 2 / 3l i (= 7)
50 lines), 3/4 l i (= 843.75 lines), 4/5 l
It corresponds to a signal of i (= 900 lines). Each frequency-divided signal is given to the counter 41 in the mode information generation circuit, and the number of pulses of each frequency-divided signal is counted. Further, a horizontal synchronizing signal HD o corresponding to the number of scanning lines of the PAL signal is generated in the apparatus, and this signal is counted by the counter 42 together with the above counter processing. The count values of the counters 41 and 42 are subtracted by the subtraction circuit 43.
is input to A～43e, each synchronization signal 1 / 2HD i ~4 /
The difference between 5HD i and the horizontal synchronizing signal HD o is calculated. Furthermore, the result of each of these calculations is the absolute value circuit 44a-4.
4e, the absolute value is converted into an absolute value, and the minimum value and mode determination circuit 45 selects the minimum value of the absolute values as described above.

【００２２】本例の場合には、ＰＡＬ信号の走査線数６
２５本に最も近い走査線数６７５本に対応した３／５Ｈ
Ｄi との差の絶対値が最小値になる。この絶対値を生成
させた同期信号３／５ＨＤi はモード情報出力回路５４
において識別され、同期信号３／５ＨＤi に対応したモ
ード情報Ｍが生成される。例えば、同期信号１／２ＨＤ
i ，３／５ＨＤi ，２／３ＨＤi ，３／４ＨＤi 及び４
／５ＨＤi にそれぞれ符号１，２，３，４及び５を対応
させた場合には、モード情報Ｍは２になる。このモード
情報Ｍは走査線数変換回路２１に出力されると共に、水
平同期信号生成回路に与えられる。水平同期信号生成回
路内の選択回路３２はこのモード情報Ｍに基づいて３／
５ＨＤi を選択し、これを水平同期信号ＨＤm として走
査線数変換回路２１に出力する。In the case of this example, the number of scanning lines of the PAL signal is 6
3 / 5H corresponding to 675 scanning lines, which is the closest to 25 lines
The absolute value of the difference from D i becomes the minimum value. The synchronization signal 3 / 5HD i that has generated this absolute value is the mode information output circuit 54.
And the mode information M corresponding to the synchronization signal 3 / 5HD i is generated. For example, sync signal 1 / 2HD
i, 3 / 5HD i, 2 / 3HD i, 3 / 4HD i and 4
When the symbols 1, 2, 3, 4, and 5 are associated with / 5HD i , the mode information M becomes 2. The mode information M is output to the scanning line number conversion circuit 21 and is also given to the horizontal synchronization signal generation circuit. Based on this mode information M, the selection circuit 32 in the horizontal sync signal generation circuit 3 /
5HD i is selected and is output to the scanning line number conversion circuit 21 as a horizontal synchronization signal HD m .

【００２３】次に、走査線数変換回路２１の動作につい
て、図７の垂直フィルタのブロック図及び図８の走査線
変換の模式図に従って説明する。走査線数変換回路２１
は、モード決定回路２２から入力したモード情報Ｍに基
づいて各垂直フィルタ６１ａ〜６１ｅの中から垂直フィ
ルタ６１ｂを特定する。この垂直フィルタ６１ｂは図７
に示される回路と等価になる。この垂直フィルタ６１ｂ
に入力された信号は、図８に示すように、５本→３本変
換される。すなわち１１２５本から６７５本に走査線数
変換される。このとき、垂直フィルタの動作は次の通り
である。入力信号は、３系統のフィルタに入力される。
すなわち各系統のフィルタ出力は、それぞれ図８におけ
る走査線ｘ，走査線ｙ，走査線ｚに相当する。このと
き、フィルタの各係数は、例えばNext, the operation of the scanning line number conversion circuit 21 will be described with reference to the block diagram of the vertical filter of FIG. 7 and the schematic diagram of the scanning line conversion of FIG. Scanning line number conversion circuit 21
Specifies the vertical filter 61b from the vertical filters 61a to 61e based on the mode information M input from the mode determination circuit 22. This vertical filter 61b is shown in FIG.
It is equivalent to the circuit shown in. This vertical filter 61b
The signal input to is converted from 5 to 3 as shown in FIG. That is, the number of scanning lines is converted from 1125 to 675. At this time, the operation of the vertical filter is as follows. The input signal is input to the filters of three systems.
That is, the filter output of each system corresponds to the scanning line x, the scanning line y, and the scanning line z in FIG. At this time, each coefficient of the filter is, for example,

【００２４】[0024]

【数１】 [Equation 1]

【００２５】[0025]

【数２】 [Equation 2]

【００２６】[0026]

【数３】 [Equation 3]

【００２７】となるように、決定される。Is determined so that

【００２８】第１の系統に入力された信号は、時間軸伸
張回路７２ａでサンプルレート変換と遅延量調節を行っ
た後、乗算器７３ａで係数を掛け加算器７４ａに入力さ
れる。一方、ラインメモリ７１ａで１ライン遅延された
信号は、時間軸伸張回路７２ｂでサンプルレート変換と
遅延量調節を行った後、乗算器７３ｂで係数を掛け加算
器７４ａに入力される。加算器７４ａでは、これら２つ
の入力を加算し、図８における走査線ｘに相当する信号
を出力する。同様にして、加算器７４ｂからは走査線ｙ
に相当する信号が、加算器７４ｃからは走査線ｚに相当
する信号がそれぞれ出力される。各系統から出力された
信号は、それぞれ走査線並べ替え回路７５に入力され
る。走査線並べ替え回路７５では、モード決定回路２２
から入力される水平同期信号ＨＤm に基づいて、各系統
からの信号を選択し、出力する。The signal input to the first system is subjected to sample rate conversion and delay amount adjustment in the time axis expansion circuit 72a, and then is multiplied by a coefficient in the multiplier 73a and input to the adder 74a. On the other hand, the signal delayed by one line in the line memory 71a is subjected to sample rate conversion and delay amount adjustment in the time axis expansion circuit 72b, and then is multiplied by a coefficient in the multiplier 73b and input to the adder 74a. The adder 74a adds these two inputs and outputs a signal corresponding to the scanning line x in FIG. Similarly, the scan line y is output from the adder 74b.
, And a signal corresponding to the scanning line z is output from the adder 74c. The signals output from each system are input to the scanning line rearrangement circuit 75, respectively. In the scanning line rearranging circuit 75, the mode determining circuit 22
A signal from each system is selected and output based on the horizontal synchronizing signal HD m input from the.

【００２９】信号切換回路６２では、モード情報Ｍに基
づいて各垂直フィルタ６１ａ〜６１ｅの出力の中から垂
直フィルタ６１ｂの出力を選択する。この結果、走査線
数変換回路２１の出力には、走査線数ｌm ＝６７５本の
信号が出力される。The signal switching circuit 62 selects the output of the vertical filter 61b from the outputs of the vertical filters 61a to 61e based on the mode information M. As a result, the number of scanning lines l m = 675 signals are output to the output of the scanning line number conversion circuit 21.

【００３０】図９は垂直圧伸回路２３の構成を示すブロ
ック図である。走査線数変換回路２１から入力された走
査線数ｌm ＝６７５本の信号はデュアルポートメモリ９
１に入力される。デュアルポートメモリ９１では、図１
０に示すように、６７５本の走査線のうち上下各２５本
が削除され６２５本になった後、垂直方向に時間伸張さ
れる。以下上記処理のためのデュアルポートメモリ９１
の動作を、図１１のタイミングチャートを参照しながら
詳細に説明する。入力信号はインターレース走査を行っ
ているので、奇数ラインと偶数ラインに分けて処理を行
う。まず、奇数ラインについては、入力信号がラインＮ
ｏ．２５からラインＮｏ．２７に変化する時にＷＥ（ラ
イトイネーブル）信号，ＲＳＴＷ（リセットライト）信
号，ＲＳＴＲ（リセットリード）信号がそれぞれ立ち上
がる。これら各信号の作用を説明する。ＷＥ信号はこの
信号が”Ｈ”（ハイ）の状態の時のみデュアルポートメ
モリ９１の書き込みが可能となるような信号である。Ｒ
ＳＴＷ信号，ＲＳＴＲ信号は、それぞれ信号の立ち上が
り時点をもってデュアルポートメモリ９１の書き込みア
ドレス，読みだしアドレスのリセットを行い、第１番地
からアドレスの値を増加しながら書き込み或は読みだし
を開始する。このとき、書き込みアドレスはＷＣＫ（ラ
イトクロック）、ここでは水平同期信号ＨＤm に同期し
たクロックＣＫm が入力される毎に１番地ずつ増加し、
また、読みだしアドレスはＲＣＫ（リードクロック）、
ここでは水平同期信号ＨＤo に同期したクロックＣＫo
が入力される毎に１番地ずつ増加する。したがってライ
ンＮｏ．２７のデータが入力されると、デュアルポート
メモリ９１はＣＫm に同期して書き込みを開始し、以下
ラインＮｏ．６４９のデータまでの書き込みを行う。一
方、ラインＮｏ．２７のデータが入力されると同時にデ
ュアルポートメモリ９１はＣＫo に同期して読みだしを
開始し、以下ラインＮｏ．６４９のデータまでの読みだ
しを行う。同様に偶数ラインについても、入力信号がラ
インＮｏ．２４からラインＮｏ．２６に変化する時にＷ
Ｅ（ライトイネーブル）信号，ＲＳＴＷ（リセットライ
ト）信号，ＲＳＴＲ（リセットリード）信号がそれぞれ
立ち上がる。したがって、ラインＮｏ．２６のデータが
入力されると、デュアルポートメモリ９１はＣＫm に同
期して書き込みを開始し、以下ラインＮｏ．６５０のデ
ータまでの書き込みを行う。一方、ラインＮｏ．２６の
データが入力されると同時にデュアルポートメモリ９１
はＣＫo に同期して読みだしを開始し、以下ラインＮ
ｏ．６５０のデータまでの読みだしを行う。。この結
果、ラインＮｏ．１からラインＮｏ．２５までとライン
Ｎｏ．６５１からラインＮｏ．６７５までのデータはカ
ットされ、また、画面垂直方向の時間軸伸張処理も同時
に行われ、最終的には１フレームあたりの走査線数が６
２５本のＰＡＬ信号フォーマットの信号に変換される。FIG. 9 is a block diagram showing the configuration of the vertical companding circuit 23. The signal of the scanning line number l m = 675 lines input from the scanning line number conversion circuit 21 is the dual port memory 9
Input to 1. The dual port memory 91 shown in FIG.
As shown in 0, the upper and lower 25 lines of the 675 scanning lines are deleted to become 625 lines, and then time-extended in the vertical direction. The dual port memory 91 for the above processing will be described below.
The operation will be described in detail with reference to the timing chart of FIG. Since the input signal is interlaced, it is divided into odd lines and even lines for processing. First, for odd-numbered lines, the input signal is line N
o. 25 to the line No. When changing to 27, the WE (write enable) signal, RSTW (reset write) signal, and RSTR (reset read) signal rise, respectively. The operation of each of these signals will be described. The WE signal is a signal that enables writing to the dual port memory 91 only when this signal is in the "H" (high) state. R
The STW signal and the RSTR signal reset the write address and read address of the dual port memory 91 at the rising edge of the signal, and start writing or reading while increasing the address value from the first address. At this time, the write address WCK (write clock), increased by one address each time the clock CK m in synchronism with the horizontal synchronizing signal HD m is input here,
The read address is RCK (read clock),
Here clock CK o synchronized with the horizontal synchronizing signal HD o is
Every time is input, the address increases by one. Therefore, the line No. When the data of No. 27 is input, the dual port memory 91 starts writing in synchronization with CK m . Data up to 649 is written. On the other hand, the line No. Dual-port memory 91 at the same time as data is input of 27 to start the read in synchronization with the CK o, the following line No. The data up to 649 is read. Similarly, for even-numbered lines, the input signal is the line number. 24 to the line No. W when changing to 26
The E (write enable) signal, RSTW (reset write) signal, and RSTR (reset read) signal rise, respectively. Therefore, the line No. 26, the dual port memory 91 starts writing in synchronism with CK m . Data up to 650 is written. On the other hand, the line No. At the same time that 26 data are input, dual port memory 91
Starts reading in synchronization with CK o , and the following line N
o. Reading up to 650 data is performed. . As a result, the line No. 1 to line No. 25 and line No. 651 to the line No. The data up to 675 is cut, and the time axis expansion processing in the vertical direction of the screen is also performed at the same time, so that the number of scanning lines per frame is finally 6
It is converted into signals of 25 PAL signal formats.

【００３１】以上説明した走査線変換は、走査線数１１
２５本のＨＤＴＶ信号から走査線数６２５本のＰＡＬ信
号に変換する場合について説明したが、本装置に入力さ
れる信号の走査線数は上記信号に限定されることなく、
異なる任意の走査線数を持つ信号についても、これをモ
ード決定回路２２において識別し、走査線数変換器２１
の垂直フィルタの出力を切り換えることにより対応でき
る。In the scanning line conversion described above, the number of scanning lines is 11
The case of converting 25 HDTV signals into a PAL signal of 625 scanning lines has been described, but the number of scanning lines of a signal input to this device is not limited to the above signal,
Even for a signal having an arbitrary number of different scanning lines, this is discriminated by the mode determining circuit 22, and the scanning line number converter 21
This can be handled by switching the output of the vertical filter of.

【００３２】更に、本発明は、所望の出力信号について
も、上述のＰＡＬ信号に限定されることなく、いかなる
信号にも対応することが出来る。Further, the present invention is not limited to the above-mentioned PAL signal for the desired output signal, and can correspond to any signal.

【００３３】（実施例２）次に、本発明の走査線変換器
を用いたテレビジョン方式変換装置の実施例のうち、任
意のテレビジョン方式からＮＴＳＣ方式に変換するテレ
ビジョン方式変換装置の一実施例について説明する。(Embodiment 2) Next, of the embodiments of the television system converter using the scanning line converter of the present invention, one of the television system converters for converting an arbitrary television system to the NTSC system. Examples will be described.

【００３４】図１２は本発明の一実施例による走査線変
換器が適用されたテレビジョン方式変換装置の概略構成
を示すブロック図である。本実施例による走査線変換器
１１には走査線数の異なる映像ソースが入力される。例
えば、走査線数６２５本のＰＡＬ方式，１１２５本のＨ
ＤＴＶ方式等である。これら各信号は走査線変換器１１
において、異なる走査線数からＮＴＳＣ方式の走査線数
である５２５本の走査線に変換される。走査線が共通化
された各信号はフィールド周波数変換回路１２１に入力
され、異なったフィールド周波数がＮＴＳＣ方式のフィ
ールド周波数である５９．９４Ｈｚに変換される。この
ようにして、走査線数及びフィールド周波数が共通化さ
れた各信号は、最後にアスペクト比変換回路１２２にお
いてＮＴＳＣ方式のアスペクト比である３：４のアスペ
クト比に変換され、出力端子１２３に走査線５２５本，
フィールド周波数５９．９４ＨｚのＮＴＳＣ信号が得ら
れる。FIG. 12 is a block diagram showing a schematic structure of a television system converter to which a scanning line converter according to an embodiment of the present invention is applied. Image sources having different numbers of scanning lines are input to the scanning line converter 11 according to the present embodiment. For example, PAL system with 625 scanning lines, H with 1125 scanning lines
The DTV method and the like. These signals are supplied to the scanning line converter 11
In, the number of different scanning lines is converted into 525 scanning lines, which is the number of scanning lines in the NTSC system. Each signal with the common scanning line is input to the field frequency conversion circuit 121, and different field frequencies are converted to 59.94 Hz which is the field frequency of the NTSC system. In this way, each signal in which the number of scanning lines and the field frequency are made common is finally converted into the aspect ratio of 3: 4 which is the aspect ratio of the NTSC system in the aspect ratio conversion circuit 122, and is scanned to the output terminal 123. 525 lines,
An NTSC signal with a field frequency of 59.94 Hz is obtained.

【００３５】以上、任意のテレビジョン方式からＮＴＳ
Ｃ方式に変換するテレビジョン方式変換装置の一実施例
について説明したが、本発明は、前記実施例の他にいか
なる所望のテレビジョン方式にも適用することが出来
る。As described above, from any television system to NTS
Although one embodiment of the television system conversion device for converting to the C system has been described, the present invention can be applied to any desired television system other than the above embodiment.

【００３６】[0036]

【発明の効果】以上説明したように本発明の走査線変換
器は、モード決定手段により異なる走査線数をもつ任意
の入力信号を識別され、走査線数変換回路はこの識別結
果に基づいて所望の走査線数に近い中間走査線数を持つ
信号を生成する。垂直圧伸回路は前記中間走査線数を微
調整し、目的とする出力信号に走査線変換する。As described above, in the scanning line converter of the present invention, an arbitrary input signal having a different number of scanning lines is discriminated by the mode determining means, and the scanning line number conversion circuit is desired based on the discrimination result. A signal having an intermediate scanning line number close to the scanning line number of is generated. The vertical companding circuit finely adjusts the number of the intermediate scanning lines and converts the scanning lines into a target output signal.

【００３７】このため、装置に入力される信号が異なる
走査線数のものであっても、これを共通の走査線数に変
換することが可能になる。従って、走査線数変換処理後
の各種の信号処理は、共通の装置において共通の処理操
作を行うことができるようになる。この結果、装置は小
型化し、また、信号処理は容易になる。Therefore, even if the signals input to the apparatus have different numbers of scanning lines, it is possible to convert the signals into a common number of scanning lines. Therefore, various signal processes after the scanning line number conversion process can perform common processing operations in a common device. As a result, the device becomes smaller and the signal processing becomes easier.

【００３８】また、本発明のディスプレイ駆動装置は、
上記走査線変換器を備えることにより、任意の走査線を
有する映像ソースに対してディスプレイに適合した走査
線に変換し、以下の信号処理を共通化することが出来
る。この結果、信号処理アルゴリズムの共通化ができ、
処理が容易になる。また、装置の小型化，簡略化が達成
でき、コストダウンにもつながる。Further, the display driving device of the present invention is
By including the above-mentioned scanning line converter, it is possible to convert a video source having an arbitrary scanning line into a scanning line suitable for a display, and make the following signal processing common. As a result, the signal processing algorithms can be standardized,
Processing becomes easy. In addition, downsizing and simplification of the device can be achieved, leading to cost reduction.

【００３９】また、本発明のテレビジョン方式変換装置
は、上記走査線変換器を備えることにより、従来異なる
方式のテレビジョン信号に対して複数の装置を用いて対
応していた処理を、同一の装置で処理することが可能と
なり、装置規模の削減や構成の簡略化ができ、また、ユ
ーザーにとってはテレビジョンの方式を意識せずに操作
が出来ることから、取り扱いが容易になる。Further, the television system converter of the present invention is provided with the above-mentioned scanning line converter, so that it is possible to perform the same processing by using a plurality of devices for television signals of different systems. Since the processing can be performed by the device, the device scale can be reduced and the configuration can be simplified, and the user can operate the device without being aware of the television system, which facilitates the handling.

【図面の簡単な説明】[Brief description of drawings]

【図１】走査線変換器１１の内部構成を示すブロック
図。FIG. 1 is a block diagram showing an internal configuration of a scanning line converter 11.

【図２】本発明の一実施例による走査線変換器が適用さ
れたディスプレイ駆動装置の概略構成を示すブロック
図。FIG. 2 is a block diagram showing a schematic configuration of a display driving device to which a scanning line converter according to an embodiment of the present invention is applied.

【図３】水平同期信号生成回路を示すブロック図。FIG. 3 is a block diagram showing a horizontal synchronization signal generation circuit.

【図４】モード情報生成回路を示すブロック図。FIG. 4 is a block diagram showing a mode information generation circuit.

【図５】最小値及びモード情報決定回路４５の内部構造
を示すブロック図。FIG. 5 is a block diagram showing an internal structure of a minimum value / mode information determination circuit 45.

【図６】走査線数変換回路２１の内部構成を示すブロッ
ク図。FIG. 6 is a block diagram showing an internal configuration of a scanning line number conversion circuit 21.

【図７】走査線数変換回路２１の動作を説明するための
垂直フィルタのブロック図。FIG. 7 is a block diagram of a vertical filter for explaining the operation of the scanning line number conversion circuit 21.

【図８】走査線数変換回路２１の動作を説明するための
走査線変換の模式図。FIG. 8 is a schematic diagram of scanning line conversion for explaining the operation of the scanning line number conversion circuit 21.

【図９】垂直圧伸回路２３の構成を示すブロック図。FIG. 9 is a block diagram showing a configuration of a vertical companding circuit 23.

【図１０】時間伸張を説明するための模式図。FIG. 10 is a schematic diagram for explaining time extension.

【図１１】デュアルポートメモリ９１の動作を説明する
ためのタイミングチャートを示す図。FIG. 11 is a diagram showing a timing chart for explaining the operation of the dual port memory 91.

【図１２】本発明の一実施例による走査線変換器が適用
されたテレビジョン方式変換装置の概略構成を示すブロ
ック図。FIG. 12 is a block diagram showing a schematic configuration of a television system converter to which a scanning line converter according to an embodiment of the present invention is applied.

【図１３】従来例であるＭＵＳＥ−ＮＴＳＣコンバータ
に用いられている走査線変換器の一例の動作を説明する
図。FIG. 13 is a diagram for explaining an operation of an example of a scanning line converter used in a MUSE-NTSC converter which is a conventional example.

【符号の説明】[Explanation of symbols]

１１ 走査線変換器 ２１ 走査線数変換回路 ２２ モード決定回路 ２３ 垂直圧伸回路 ２４ クロック生成回路 11 Scan line converter 21 Scanning line number conversion circuit 22 Mode decision circuit 23 Vertical companding circuit 24 clock generation circuit

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】 入力信号の水平同期信号及び垂直同期信
号を検出してモード情報を出力するモード決定手段と、
このモード情報に基づいて前記入力信号の走査線数を所
望の走査線数に近い中間走査線数に変換する走査線数変
換手段と、この中間走査線数に変換された信号を入力し
て時間伸張を行い前記入力信号を所望の走査線数の信号
に変換して出力する垂直圧伸手段とを備えたことを特徴
とする走査線変換器。1. A mode determining means for detecting a horizontal synchronizing signal and a vertical synchronizing signal of an input signal and outputting mode information,
A scanning line number converting means for converting the number of scanning lines of the input signal into an intermediate scanning line number close to a desired number of scanning lines based on the mode information, and a time after inputting the signal converted into the intermediate scanning line number. A scanning line converter comprising: a vertical compression / expansion unit that expands and converts the input signal into a signal having a desired number of scanning lines and outputs the signal. 【請求項２】 モード決定手段は、水平同期信号生成手
段と、モード情報決定手段とから構成されていることを
特徴とする請求項１記載の走査線変換器。2. The scanning line converter according to claim 1, wherein the mode determining means includes horizontal synchronizing signal generating means and mode information determining means. 【請求項３】 任意の入力信号の走査線数を変換する走
査線変換手段と、上記走査線数変換された信号をディス
プレイに表示するためのディスプレイ駆動手段とを備え
たことを特徴とするディスプレイ駆動装置。3. A display comprising: a scanning line converting means for converting the number of scanning lines of an arbitrary input signal; and a display driving means for displaying the scanning line converted signal on a display. Drive. 【請求項４】 任意のテレビジョン信号の走査線数を変
換する走査線変換手段と、上記走査線数変換された信号
のフィールド周波数を変換するフィールド周波数変換手
段と、上記フィールド周波数変換された信号のアスペク
ト比を変換するアスペクト比変換手段とを備えたことを
特徴とするテレビジョン方式変換装置。4. A scanning line converting means for converting the scanning line number of an arbitrary television signal, a field frequency converting means for converting a field frequency of the scanning line number converted signal, and the field frequency converted signal. Aspect ratio conversion means for converting the aspect ratio of the television system conversion device.
JP16964791A 1991-07-10 1991-07-10 Scanning line converter, display driving device, and television system conversion device Expired - Fee Related JP3186097B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16964791A JP3186097B2 (en) 1991-07-10 1991-07-10 Scanning line converter, display driving device, and television system conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16964791A JP3186097B2 (en) 1991-07-10 1991-07-10 Scanning line converter, display driving device, and television system conversion device

Publications (2)

Publication Number Publication Date
JPH0522708A true JPH0522708A (en) 1993-01-29
JP3186097B2 JP3186097B2 (en) 2001-07-11

Family

ID=15890359

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16964791A Expired - Fee Related JP3186097B2 (en) 1991-07-10 1991-07-10 Scanning line converter, display driving device, and television system conversion device

Country Status (1)

Country Link
JP (1) JP3186097B2 (en)

Also Published As

Publication number Publication date
JP3186097B2 (en) 2001-07-11

Similar Documents

Publication Publication Date Title
KR100255907B1 (en) Image signal processor and tv signal processing device
KR100246088B1 (en) The conversion device of pixel number
JP2000338925A (en) Image display device
EP1036389B1 (en) System and methods for 2-tap/3-tap flicker filtering
US6404458B1 (en) Apparatus for converting screen aspect ratio
US20080002065A1 (en) Image processing circuit, image processing system and method therefor
JPH0522708A (en) Scanning line converter, display driving deivce and television system converting device
EP0921495B1 (en) Picture size conversion method and device thereof
JPH11239307A (en) Multi-screen display device
JPH0865639A (en) Image processor
JPH089343A (en) Video signal converter
JPH09247574A (en) Scanning line converter
JP3546029B2 (en) Scan line conversion circuit
US6995780B1 (en) Picture convert apparatus
JPH06292152A (en) Video signal converter
JP3112078B2 (en) Image storage device
JPH0818819A (en) Image display device
JP2860988B2 (en) Image storage device
JPH11185031A (en) Resolution conversion method, its device, system provided with the device and storage medium
JPH10173995A (en) Video signal switching circuit
JP2000020014A (en) Picture display device
JP2737149B2 (en) Image storage device
JP2737148B2 (en) Image storage device
JPH099164A (en) Multi-screen signal processing unit
JPH11308550A (en) Television receiver

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080511

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090511

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100511

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees