JPH05226950A - 全差動増幅器 - Google Patents
全差動増幅器Info
- Publication number
- JPH05226950A JPH05226950A JP2763392A JP2763392A JPH05226950A JP H05226950 A JPH05226950 A JP H05226950A JP 2763392 A JP2763392 A JP 2763392A JP 2763392 A JP2763392 A JP 2763392A JP H05226950 A JPH05226950 A JP H05226950A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistors
- output
- transistor
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】 (修正有)
【目的】帯域制限を必要とせず、高周波まで動作する出
力コモンモード調整を行うことができ、IC化の際にチ
ップ面積を減らすことができる全差動増幅器を提供す
る。 【構成】出力Vout - の端子には電流源11、13が接
続され、出力Vout + の端子には電流源12、14が接
続されて、電流源11、12は出力Vout - によって制
御され、電流源13、14は出力Vout + によって制御
される。同相の変化に対しては、電流源11〜14の電
流が制御され、フィードバックがかかって制御するのに
対し、逆相の変化(差動特性)には電流源11と13お
よび電流源12と14がそれぞれ打ち消すので影響を及
ぼさない。
力コモンモード調整を行うことができ、IC化の際にチ
ップ面積を減らすことができる全差動増幅器を提供す
る。 【構成】出力Vout - の端子には電流源11、13が接
続され、出力Vout + の端子には電流源12、14が接
続されて、電流源11、12は出力Vout - によって制
御され、電流源13、14は出力Vout + によって制御
される。同相の変化に対しては、電流源11〜14の電
流が制御され、フィードバックがかかって制御するのに
対し、逆相の変化(差動特性)には電流源11と13お
よび電流源12と14がそれぞれ打ち消すので影響を及
ぼさない。
Description
【0001】
【産業上の利用分野】本発明は、高周波信号を取り扱う
のに好適な全差動増幅器に関するものである。
のに好適な全差動増幅器に関するものである。
【0002】
【従来の技術】近年、全差動増幅器は、耐電圧ノイズ性
の良さ、或いはシングルエンド増幅器の2倍の信号振幅
が取れるといった特徴を生かし、集積回路で盛んに用い
られている。しかし、一般に高い差動ゲインを有する全
差動増幅器は同相ゲインも高いことが多く、増幅器を希
望の動作範囲に保つために、出力コモンモード調整回路
が必要である。
の良さ、或いはシングルエンド増幅器の2倍の信号振幅
が取れるといった特徴を生かし、集積回路で盛んに用い
られている。しかし、一般に高い差動ゲインを有する全
差動増幅器は同相ゲインも高いことが多く、増幅器を希
望の動作範囲に保つために、出力コモンモード調整回路
が必要である。
【0003】従来、出力コモンモードは図6に示すよう
に全差動増幅器の2つの出力Vout - とVOUT + の中間
値を、基準レベルVrefと比較し、差動増幅器2によ
って増幅して出力コモン電圧調整信号を作成し、この信
号を全差動増幅器にフィードバックするか、図7のよう
に全差動増幅器の出力Vout - とVOUT + をそれぞれ差
動増幅器4および5によって基準レベルVrefと比較
し加算した後、増幅して出力コモン電圧調整信号を作成
し、この信号を全差動増幅器にフィードバックして調整
していた。
に全差動増幅器の2つの出力Vout - とVOUT + の中間
値を、基準レベルVrefと比較し、差動増幅器2によ
って増幅して出力コモン電圧調整信号を作成し、この信
号を全差動増幅器にフィードバックするか、図7のよう
に全差動増幅器の出力Vout - とVOUT + をそれぞれ差
動増幅器4および5によって基準レベルVrefと比較
し加算した後、増幅して出力コモン電圧調整信号を作成
し、この信号を全差動増幅器にフィードバックして調整
していた。
【0004】
【発明が解決しようとする課題】これらの方法では、比
較器や増幅段の応答速度が有限であることから、差動増
幅器の差動ゲインの帯域がコモンモードフィードバック
ループの帯域より広い場合や、同相入力に対する同相出
力へのコモンモードゲインの帯域がコモンモード調整ル
ープの帯域より広い場合に、出力コモンモード電位が入
力信号によって変化するため、差動ゲイン特性に影響を
及ぼしたり、甚だしい場合には増幅器が正常な動作点か
ら外れてしまうといった問題があった。
較器や増幅段の応答速度が有限であることから、差動増
幅器の差動ゲインの帯域がコモンモードフィードバック
ループの帯域より広い場合や、同相入力に対する同相出
力へのコモンモードゲインの帯域がコモンモード調整ル
ープの帯域より広い場合に、出力コモンモード電位が入
力信号によって変化するため、差動ゲイン特性に影響を
及ぼしたり、甚だしい場合には増幅器が正常な動作点か
ら外れてしまうといった問題があった。
【0005】このような問題を回避して、出力コモンモ
ードを調整するフィードバックループの安定性を図るた
めに、差動増幅器の帯域や入力信号の周波数帯域を制限
しなければならず、差動増幅器が本来持っている動作可
能周波数まで増幅器が使用されなかった。また、このよ
うなコモンモード調整回路は、集積化した場合に、差動
増幅器と同じくらいの面積をICチップ上で専有してい
た。
ードを調整するフィードバックループの安定性を図るた
めに、差動増幅器の帯域や入力信号の周波数帯域を制限
しなければならず、差動増幅器が本来持っている動作可
能周波数まで増幅器が使用されなかった。また、このよ
うなコモンモード調整回路は、集積化した場合に、差動
増幅器と同じくらいの面積をICチップ上で専有してい
た。
【0006】以上の点に鑑み、本発明は、安定化のため
の帯域制限を必要とせず、差動ゲインの帯域と同じであ
るか或いはそれ以上の帯域を有するコモンモード調整機
能を有する全差動増幅器を提供することを課題とする。
の帯域制限を必要とせず、差動ゲインの帯域と同じであ
るか或いはそれ以上の帯域を有するコモンモード調整機
能を有する全差動増幅器を提供することを課題とする。
【0007】
【課題を解決する為の手段】本発明は、互いに対称な2
つの出力を有する全差動増幅器において、第1の出力端
子には第1および第2の電流源が接続され、第2の出力
端子には第3および第4の電流源が接続され、前記第1
の電流源と前記第3の電流源とは前記第1の出力によっ
て制御され、前記第2の電流源と前記第4の電流源とは
前記第2の出力によって制御されることを特徴とする全
差動増幅器である。
つの出力を有する全差動増幅器において、第1の出力端
子には第1および第2の電流源が接続され、第2の出力
端子には第3および第4の電流源が接続され、前記第1
の電流源と前記第3の電流源とは前記第1の出力によっ
て制御され、前記第2の電流源と前記第4の電流源とは
前記第2の出力によって制御されることを特徴とする全
差動増幅器である。
【0008】
【作用】本発明によれば、2つの出力電圧が共に上昇・
下降しようとする同相ゲインが存在する場合には、第1
〜第4の電流源の電流が制御され、その出力電圧を逆に
下降・上昇しようとして出力コモンモードを調製するこ
とができる。また、差動入力電圧が入力された場合に
は、第1および第2の電流源と第3および第4の電流源
とがそれぞれ打ち消すように上昇・下降するので、差動
特性に影響を及ぼすことがない。
下降しようとする同相ゲインが存在する場合には、第1
〜第4の電流源の電流が制御され、その出力電圧を逆に
下降・上昇しようとして出力コモンモードを調製するこ
とができる。また、差動入力電圧が入力された場合に
は、第1および第2の電流源と第3および第4の電流源
とがそれぞれ打ち消すように上昇・下降するので、差動
特性に影響を及ぼすことがない。
【0009】
【実施例】以下、本発明を図面に基づいて詳細に説明す
る。図1は本発明の全差動増幅器の基本回路であって、
11および12は差動出力電圧VOUT - によって制御さ
れる可変の電流源、13および14は差動出力電圧V
OUT + によって制御される可変の電流源、15は回路を
流れる電流を決定する固定の電流源、M11およびM1
2はそれぞれ差動入力VIN + 、VIN - が入力されて差動
対を構成するトランジスタである。
る。図1は本発明の全差動増幅器の基本回路であって、
11および12は差動出力電圧VOUT - によって制御さ
れる可変の電流源、13および14は差動出力電圧V
OUT + によって制御される可変の電流源、15は回路を
流れる電流を決定する固定の電流源、M11およびM1
2はそれぞれ差動入力VIN + 、VIN - が入力されて差動
対を構成するトランジスタである。
【0010】図1の全差動増幅器において、電流源のミ
スマッチや入力電圧の変化により、出力電圧VOUT + 、
VOUT - が共に上昇しようとする場合、電流源11〜1
4が出力電圧VOUT + 、VOUT - によって制御されてい
るために、電流源11〜14は電流をより少なく流そう
とする。これにより、出力電圧VOUT + 、VOUT - が下
降する方向に動作するので、出力電圧VOUT + 、VOUT
- の上昇を防ぐことができる。
スマッチや入力電圧の変化により、出力電圧VOUT + 、
VOUT - が共に上昇しようとする場合、電流源11〜1
4が出力電圧VOUT + 、VOUT - によって制御されてい
るために、電流源11〜14は電流をより少なく流そう
とする。これにより、出力電圧VOUT + 、VOUT - が下
降する方向に動作するので、出力電圧VOUT + 、VOUT
- の上昇を防ぐことができる。
【0011】逆に出力電圧VOUT + 、VOUT - が共に下
降しようとする場合、電流源11〜14は電流をより多
く流そうとする。これにより、出力電圧VOUT + 、V
OUT -が上昇する方向に動作するので、出力電圧VOUT
+ 、VOUT - の下降を防ぐことができる。トランジスタ
M11、M12に差動入力が印加され、出力電圧VOUT
+ 、VOU T - が互いに逆の極性で変化する場合には、電
流源11と電流源13を流れる電流の変化分とが互いに
相殺し、電流源12と電流源14を流れる電流の変化分
とが互いに相殺し、差動入力によって生じる差動電流に
は影響を及ぼさない。例えば、入力電圧VIN + が上昇
し、入力電圧VIN - が下降する場合、出力電圧VOUT +
が下降し、出力電圧VOUT - が上昇する。従って、電流
源11と電流源12を流れる電流が上昇し、電流源13
と電流源14を流れる電流が下降するために、出力電圧
VOUT + 側に接続された電流源11を流れる電流の変化
分と電流源13を流れる電流の変化分とが相殺し、電流
源12を流れる電流の変化分と電流源14を流れる電流
の変化分とが相殺し、コモンモードフィードバックを形
成する電流源11〜14による電流に変化を生じないの
である。
降しようとする場合、電流源11〜14は電流をより多
く流そうとする。これにより、出力電圧VOUT + 、V
OUT -が上昇する方向に動作するので、出力電圧VOUT
+ 、VOUT - の下降を防ぐことができる。トランジスタ
M11、M12に差動入力が印加され、出力電圧VOUT
+ 、VOU T - が互いに逆の極性で変化する場合には、電
流源11と電流源13を流れる電流の変化分とが互いに
相殺し、電流源12と電流源14を流れる電流の変化分
とが互いに相殺し、差動入力によって生じる差動電流に
は影響を及ぼさない。例えば、入力電圧VIN + が上昇
し、入力電圧VIN - が下降する場合、出力電圧VOUT +
が下降し、出力電圧VOUT - が上昇する。従って、電流
源11と電流源12を流れる電流が上昇し、電流源13
と電流源14を流れる電流が下降するために、出力電圧
VOUT + 側に接続された電流源11を流れる電流の変化
分と電流源13を流れる電流の変化分とが相殺し、電流
源12を流れる電流の変化分と電流源14を流れる電流
の変化分とが相殺し、コモンモードフィードバックを形
成する電流源11〜14による電流に変化を生じないの
である。
【0012】以上のように、電流源11〜14は同相の
変化(コモンモード電位)に対しては、フィードバック
がかかって制御するのに対し、逆相の変化(差動特性)
には影響を及ぼさない。また、電流源11〜14は1個
のトランジスタによって構成することができるので、非
常に高速であるという点で優れている。従って、全差動
増幅器の帯域とほぼ同等の帯域でコモンモード調整でき
るので、全差動増幅器の帯域を制限する必要がない。
変化(コモンモード電位)に対しては、フィードバック
がかかって制御するのに対し、逆相の変化(差動特性)
には影響を及ぼさない。また、電流源11〜14は1個
のトランジスタによって構成することができるので、非
常に高速であるという点で優れている。従って、全差動
増幅器の帯域とほぼ同等の帯域でコモンモード調整でき
るので、全差動増幅器の帯域を制限する必要がない。
【0013】図2は本発明の全差動増幅器の実施例であ
って、VDDは正側基準電圧、VSSは負側基準電圧、M2
1およびM22はNMOSFETからなりそれぞれ差動
入力VIN + 、VIN - が入力されて差動対を構成するトラ
ンジスタ、M23〜M26は基準電圧VDDにそのソース
が接続されており、可変の電流源として機能するPMO
Sのトランジスタであり、25は固定の電流源である。
なお、トランジスタM23〜M26のゲート幅とゲート
長の比(W/L)は同一である。
って、VDDは正側基準電圧、VSSは負側基準電圧、M2
1およびM22はNMOSFETからなりそれぞれ差動
入力VIN + 、VIN - が入力されて差動対を構成するトラ
ンジスタ、M23〜M26は基準電圧VDDにそのソース
が接続されており、可変の電流源として機能するPMO
Sのトランジスタであり、25は固定の電流源である。
なお、トランジスタM23〜M26のゲート幅とゲート
長の比(W/L)は同一である。
【0014】差動出力電圧VOUT - はトランジスタM2
1のドレインから出力され、差動出力電圧VOUT + はト
ランジスタM22のドレインから出力される。また、ト
ランジスタM23、M25のゲートおよびトランジスタ
M24のドレインは差動出力電圧VOUT - に接続され、
トランジスタM24、M26のゲートおよびトランジス
タM25のドレインは差動出力電圧VOUT - に接続され
ている。
1のドレインから出力され、差動出力電圧VOUT + はト
ランジスタM22のドレインから出力される。また、ト
ランジスタM23、M25のゲートおよびトランジスタ
M24のドレインは差動出力電圧VOUT - に接続され、
トランジスタM24、M26のゲートおよびトランジス
タM25のドレインは差動出力電圧VOUT - に接続され
ている。
【0015】出力電圧VOUT + 、VOUT - が共に上昇し
ようとする場合、トランジスタM23〜M26のゲート
の印加される電圧が上昇しようとするために、トランジ
スタM23〜M26は電流をより少なく流そうとする。
これにより、出力電圧VOUT + 、VOUT - が下降する方
向に動作するので、出力電圧VOUT + 、VOUT - の上昇
を防ぐことができる。
ようとする場合、トランジスタM23〜M26のゲート
の印加される電圧が上昇しようとするために、トランジ
スタM23〜M26は電流をより少なく流そうとする。
これにより、出力電圧VOUT + 、VOUT - が下降する方
向に動作するので、出力電圧VOUT + 、VOUT - の上昇
を防ぐことができる。
【0016】逆に出力電圧VOUT + 、VOUT - が共に下
降しようとする場合、トランジスタM23〜M26のゲ
ートの印加される電圧が下降しようとするために、トラ
ンジスタM23〜M26は電流をより多く流そうとす
る。これにより、出力電圧VOU T + 、VOUT - が上昇す
る方向に働くので、出力電圧VOUT + 、VOUT - の下降
を防ぐことができる。
降しようとする場合、トランジスタM23〜M26のゲ
ートの印加される電圧が下降しようとするために、トラ
ンジスタM23〜M26は電流をより多く流そうとす
る。これにより、出力電圧VOU T + 、VOUT - が上昇す
る方向に働くので、出力電圧VOUT + 、VOUT - の下降
を防ぐことができる。
【0017】トランジスタM21、M22に差動入力が
印加され、出力電圧VOUT + 、VOU T - が互いに逆の極
性で変化する場合には、トランジスタM23、M24を
流れる電流の変化分とトランジスタM25、M26を流
れる電流の変化分とが互いに相殺し、差動入力によって
生じる差動電流には影響を及ばさない。例えば、入力電
圧VIN + が上昇し、入力電圧VIN - が下降する場合、出
力電圧VOUT + が下降し、出力電圧VOUT - が上昇す
る。従って、トランジスタM23、M25を流れる電流
が上昇し、トランジスタM24、M26を流れる電流が
下降するために、出力電圧VOUT + 側に接続されたトラ
ンジスタM3を流れる電流の変化分とトランジスタM2
5を流れる電流の変化分とが相殺し、トランジスタM2
4を流れる電流の変化分とトランジスタM26を流れる
電流の変化分とが相殺し、コモンモードフィードバック
を形成するトランジスタM23〜M26による電流に変
化を生じない。
印加され、出力電圧VOUT + 、VOU T - が互いに逆の極
性で変化する場合には、トランジスタM23、M24を
流れる電流の変化分とトランジスタM25、M26を流
れる電流の変化分とが互いに相殺し、差動入力によって
生じる差動電流には影響を及ばさない。例えば、入力電
圧VIN + が上昇し、入力電圧VIN - が下降する場合、出
力電圧VOUT + が下降し、出力電圧VOUT - が上昇す
る。従って、トランジスタM23、M25を流れる電流
が上昇し、トランジスタM24、M26を流れる電流が
下降するために、出力電圧VOUT + 側に接続されたトラ
ンジスタM3を流れる電流の変化分とトランジスタM2
5を流れる電流の変化分とが相殺し、トランジスタM2
4を流れる電流の変化分とトランジスタM26を流れる
電流の変化分とが相殺し、コモンモードフィードバック
を形成するトランジスタM23〜M26による電流に変
化を生じない。
【0018】図3は本発明の全差動増幅器の他の実施例
であって、図2の全差動増幅器の出力端に固定の基準電
流I1 を流す電流源31および32が接続されている。
33は基準電流(2・I1 +4・I2 )を流す電流源で
ある。コモンモードフィードバックを形成するトランジ
スタM33〜36は基準電圧VREF にそのソースが接続
されている。
であって、図2の全差動増幅器の出力端に固定の基準電
流I1 を流す電流源31および32が接続されている。
33は基準電流(2・I1 +4・I2 )を流す電流源で
ある。コモンモードフィードバックを形成するトランジ
スタM33〜36は基準電圧VREF にそのソースが接続
されている。
【0019】図3の全差動増幅器において、差動入力電
圧に差がない場合、トランジスタM33〜M36にはそ
れぞれ電流I2 が流れ、トランジスタM31、M32に
はそれぞれ電流(I1 +2・I2 )が流れる。従って、
出力電圧VOUT + 、VOUT -は共に、
圧に差がない場合、トランジスタM33〜M36にはそ
れぞれ電流I2 が流れ、トランジスタM31、M32に
はそれぞれ電流(I1 +2・I2 )が流れる。従って、
出力電圧VOUT + 、VOUT -は共に、
【0020】
【数1】VOUT + 、VOUT - =VREF −Vgs
【0021】
【数2】Vgs=√{I2 /K’×(W/L)} となる。ここで、VgsはトランジスタM33〜M36
のゲート・ソース間電圧、(W/L)はトランジスタM
33〜M36のゲート幅およびゲート長の比であって、
各トランジスタの(W/L)は同一である。
のゲート・ソース間電圧、(W/L)はトランジスタM
33〜M36のゲート幅およびゲート長の比であって、
各トランジスタの(W/L)は同一である。
【0022】出力電圧VOUT + 、VOUT - が共に上昇し
ようとする場合、トランジスタM33〜M36のゲート
の印加される電圧が上昇しようとするために、トランジ
スタM43〜M46は電流をより少なく流そうとする。
これにより、出力電圧VOUT + 、VOUT - が下降する方
向に働くので、出力電圧VOUT + 、VOUT - の上昇を防
ぐことができる。
ようとする場合、トランジスタM33〜M36のゲート
の印加される電圧が上昇しようとするために、トランジ
スタM43〜M46は電流をより少なく流そうとする。
これにより、出力電圧VOUT + 、VOUT - が下降する方
向に働くので、出力電圧VOUT + 、VOUT - の上昇を防
ぐことができる。
【0023】逆に出力電圧VOUT + 、VOUT - が共に下
降しようとする場合、トランジスタM33〜M36のゲ
ートの印加される電圧が下降しようとするために、トラ
ンジスタM33〜M36は電流をより多く流そうとす
る。これにより、出力電圧VOU T + 、VOUT - が上昇す
る方向に働くので、出力電圧VOUT + 、VOUT - の下降
を防ぐ。
降しようとする場合、トランジスタM33〜M36のゲ
ートの印加される電圧が下降しようとするために、トラ
ンジスタM33〜M36は電流をより多く流そうとす
る。これにより、出力電圧VOU T + 、VOUT - が上昇す
る方向に働くので、出力電圧VOUT + 、VOUT - の下降
を防ぐ。
【0024】トランジスタM31、M32に差動入力が
印加され、出力電圧VOUT + 、VOU T - が互いに逆の極
性で変化する場合には、例えば、入力電圧VIN + が上昇
し、入力電圧VIN - が下降する場合、出力電圧VOUT +
が下降し、出力電圧VOUT -が上昇する。従って、トラ
ンジスタM33、M35を流れる電流が上昇し、トラン
ジスタM34、M36を流れる電流が下降するために、
出力電圧VOUT + 側に接続されたトランジスタM33を
流れる電流の変化分とトランジスタM35を流れる電流
の変化分とが相殺し、トランジスタM34を流れる電流
の変化分とトランジスタM36を流れる電流の変化分と
が相殺し、コモンモードフィードバックを形成するトラ
ンジスタM33〜M36による電流に変化を生じない。
逆の場合も同様に動作し入力電圧が影響しない。
印加され、出力電圧VOUT + 、VOU T - が互いに逆の極
性で変化する場合には、例えば、入力電圧VIN + が上昇
し、入力電圧VIN - が下降する場合、出力電圧VOUT +
が下降し、出力電圧VOUT -が上昇する。従って、トラ
ンジスタM33、M35を流れる電流が上昇し、トラン
ジスタM34、M36を流れる電流が下降するために、
出力電圧VOUT + 側に接続されたトランジスタM33を
流れる電流の変化分とトランジスタM35を流れる電流
の変化分とが相殺し、トランジスタM34を流れる電流
の変化分とトランジスタM36を流れる電流の変化分と
が相殺し、コモンモードフィードバックを形成するトラ
ンジスタM33〜M36による電流に変化を生じない。
逆の場合も同様に動作し入力電圧が影響しない。
【0025】次に、図4はコモンモードフィードバック
をNMOSFETにより形成した例である。41および
42は基準電流(I1 +2・I2 )を流す電流源、43
は基準電流(2・I1 )を流す電流源、M41およびM
42はNMOSFETからなり、それぞれ差動入力VIN
+ 、VIN - が入力されて差動対を構成するトランジス
タ、M43〜46は基準電圧VREF にそのソースが接続
されているNMOSのトランジスタであり、コモンモー
ドフィードバックを形成している。
をNMOSFETにより形成した例である。41および
42は基準電流(I1 +2・I2 )を流す電流源、43
は基準電流(2・I1 )を流す電流源、M41およびM
42はNMOSFETからなり、それぞれ差動入力VIN
+ 、VIN - が入力されて差動対を構成するトランジス
タ、M43〜46は基準電圧VREF にそのソースが接続
されているNMOSのトランジスタであり、コモンモー
ドフィードバックを形成している。
【0026】トランジスタM43、M45のゲートおよ
びトランジスタM44のドレインは差動出力電圧VOUT
- に接続され、トランジスタM44、M46のゲートお
よびトランジスタM45のドレインは差動出力電圧V
OUT - に接続されている。トランジスタM43〜M46
の(W/L)は同一である。図4の全差動増幅器におい
て、差動入力電圧に差がない場合、トランジスタM4
1、M42にはそれぞれ電流I1 が流れ、トランジスタ
M43〜M46にはそれぞれ電流I2 が流れる。
びトランジスタM44のドレインは差動出力電圧VOUT
- に接続され、トランジスタM44、M46のゲートお
よびトランジスタM45のドレインは差動出力電圧V
OUT - に接続されている。トランジスタM43〜M46
の(W/L)は同一である。図4の全差動増幅器におい
て、差動入力電圧に差がない場合、トランジスタM4
1、M42にはそれぞれ電流I1 が流れ、トランジスタ
M43〜M46にはそれぞれ電流I2 が流れる。
【0027】出力電圧VOUT + 、VOUT - が共に上昇し
ようとする場合、トランジスタM43〜M46のゲート
の印加される電圧が上昇しようとするために、トランジ
スタM43〜M46は電流をより多く流そうとする。こ
れにより、出力電圧VOUT +、VOUT - が下降する方向
に働くので、出力電圧VOUT + 、VOUT - の上昇を防
ぐ。逆に出力電圧VOUT + 、VOUT - が共に下降しよう
とする場合、トランジスタM43〜M46のゲートの印
加される電圧が下降しようとするために、トランジスタ
M43〜M46は電流をより少なく流そうとする。これ
により、出力電圧VOUT + 、VOUT - が上昇する方向に
働くので、出力電圧VOUT + 、VOUT - の下降を防ぐ。
ようとする場合、トランジスタM43〜M46のゲート
の印加される電圧が上昇しようとするために、トランジ
スタM43〜M46は電流をより多く流そうとする。こ
れにより、出力電圧VOUT +、VOUT - が下降する方向
に働くので、出力電圧VOUT + 、VOUT - の上昇を防
ぐ。逆に出力電圧VOUT + 、VOUT - が共に下降しよう
とする場合、トランジスタM43〜M46のゲートの印
加される電圧が下降しようとするために、トランジスタ
M43〜M46は電流をより少なく流そうとする。これ
により、出力電圧VOUT + 、VOUT - が上昇する方向に
働くので、出力電圧VOUT + 、VOUT - の下降を防ぐ。
【0028】トランジスタM41、M42に差動入力が
印加され、出力電圧VOUT + 、VOU T - が互いに逆の極
性で変化する場合には、トランジスタM43、M44を
流れる電流の変化分とトランジスタM45、M46を流
れる電流の変化分とが互いに相殺し、差動入力によって
生じる差動電流には影響を及ばさない。例えば、入力電
圧VIN + が上昇し、入力電圧VIN - が下降する場合、出
力電圧VOUT + が下降し、出力電圧VOUT - が上昇す
る。従って、トランジスタM43、M45を流れる電流
が上昇し、トランジスタM44、M46を流れる電流が
下降するために、出力電圧VOUT + 側に接続されたトラ
ンジスタM43を流れる電流の変化分とトランジスタM
45を流れる電流の変化分とが相殺し、トランジスタM
44を流れる電流の変化分とトランジスタM46を流れ
る電流の変化分とが相殺し、コモンモードフィードバッ
クを形成するトランジスタM43〜M46による電流に
変化を生じないのである。
印加され、出力電圧VOUT + 、VOU T - が互いに逆の極
性で変化する場合には、トランジスタM43、M44を
流れる電流の変化分とトランジスタM45、M46を流
れる電流の変化分とが互いに相殺し、差動入力によって
生じる差動電流には影響を及ばさない。例えば、入力電
圧VIN + が上昇し、入力電圧VIN - が下降する場合、出
力電圧VOUT + が下降し、出力電圧VOUT - が上昇す
る。従って、トランジスタM43、M45を流れる電流
が上昇し、トランジスタM44、M46を流れる電流が
下降するために、出力電圧VOUT + 側に接続されたトラ
ンジスタM43を流れる電流の変化分とトランジスタM
45を流れる電流の変化分とが相殺し、トランジスタM
44を流れる電流の変化分とトランジスタM46を流れ
る電流の変化分とが相殺し、コモンモードフィードバッ
クを形成するトランジスタM43〜M46による電流に
変化を生じないのである。
【0029】図5は本発明の全差動増幅器のさらに他の
実施例であって、図4における電流源43を省略したも
のと同等である。この回路は、差動入力端に入力される
信号のDCレベルが既知である場合に用いることがで
き、トランジスタサイズを小さくでき、より高速で動作
することが可能である。
実施例であって、図4における電流源43を省略したも
のと同等である。この回路は、差動入力端に入力される
信号のDCレベルが既知である場合に用いることがで
き、トランジスタサイズを小さくでき、より高速で動作
することが可能である。
【0030】
【発明の効果】以上説明したとおり本発明によれば、簡
単な回路でコモンモードフィードバック回路を構成する
ことができる。また、安定化のための帯域制限を必要と
せず、差動ゲインの帯域と同じか、あるいはそれ以上の
帯域を有するコモンモード調製回路を構成することがで
きる。
単な回路でコモンモードフィードバック回路を構成する
ことができる。また、安定化のための帯域制限を必要と
せず、差動ゲインの帯域と同じか、あるいはそれ以上の
帯域を有するコモンモード調製回路を構成することがで
きる。
【0031】さらに、IC化した場合には、大幅にコモ
ンモード調製回路のためにチップ面積を減らすことが出
来る。
ンモード調製回路のためにチップ面積を減らすことが出
来る。
【図1】本発明の全差動増幅器の基本回路を示す図であ
る。
る。
【図2】本発明の全差動増幅器におけるコモンモード調
製回路をPMOSトランジスタによって構成した実施例
を示す図である。
製回路をPMOSトランジスタによって構成した実施例
を示す図である。
【図3】本発明の全差動増幅器におけるコモンモード調
製回路をPMOSトランジスタによって構成した他の実
施例を示す図である。
製回路をPMOSトランジスタによって構成した他の実
施例を示す図である。
【図4】本発明の全差動増幅器におけるコモンモード調
製回路をNMOSトランジスタによって構成した実施例
を示す図である。
製回路をNMOSトランジスタによって構成した実施例
を示す図である。
【図5】本発明の全差動増幅器におけるコモンモード調
製回路をNMOSトランジスタによって構成した他の実
施例を示す図である。
製回路をNMOSトランジスタによって構成した他の実
施例を示す図である。
【図6】従来の全差動増幅器におけるコモンモード調製
回路を示す図である。
回路を示す図である。
【図7】従来の全差動増幅器におけるコモンモード調製
回路を示す図である。
回路を示す図である。
11、12、13、14 電流源 15、25、31、32、41、42 電流源 M11、M12 差動入力トランジスタ M21、M22 差動入力トランジスタ M31、M32 差動入力トランジスタ M41、M42 差動入力トランジスタ M23、M24、M25、M26 PMOSトランジス
タ M33、M34、M35、M36 PMOSトランジス
タ M43、M44、M45、M45 NMOSトランジス
タ
タ M33、M34、M35、M36 PMOSトランジス
タ M43、M44、M45、M45 NMOSトランジス
タ
Claims (1)
- 【請求項1】 互いに対称な2つの出力を有する全差動
増幅器において、第1の出力端子には第1および第2の
電流源が接続され、第2の出力端子には第3および第4
の電流源が接続され、前記第1の電流源と前記第3の電
流源とは前記第1の出力によって制御され、前記第2の
電流源と前記第4の電流源とは前記第2の出力によって
制御されることを特徴とする全差動増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2763392A JPH05226950A (ja) | 1992-02-14 | 1992-02-14 | 全差動増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2763392A JPH05226950A (ja) | 1992-02-14 | 1992-02-14 | 全差動増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05226950A true JPH05226950A (ja) | 1993-09-03 |
Family
ID=12226357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2763392A Pending JPH05226950A (ja) | 1992-02-14 | 1992-02-14 | 全差動増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05226950A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005223419A (ja) * | 2004-02-03 | 2005-08-18 | Fujitsu Ltd | イコライザ回路 |
JP2006042349A (ja) * | 2004-07-23 | 2006-02-09 | Agere Systems Inc | Cmlバッファ用のコモンモード・シフティング回路 |
WO2016157511A1 (ja) * | 2015-04-03 | 2016-10-06 | 株式会社日立製作所 | 低雑音増幅器、それを用いた超音波探触子および診断装置 |
US10574200B2 (en) | 2017-03-31 | 2020-02-25 | Ablic Inc. | Transconductance amplifier |
-
1992
- 1992-02-14 JP JP2763392A patent/JPH05226950A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005223419A (ja) * | 2004-02-03 | 2005-08-18 | Fujitsu Ltd | イコライザ回路 |
JP2006042349A (ja) * | 2004-07-23 | 2006-02-09 | Agere Systems Inc | Cmlバッファ用のコモンモード・シフティング回路 |
WO2016157511A1 (ja) * | 2015-04-03 | 2016-10-06 | 株式会社日立製作所 | 低雑音増幅器、それを用いた超音波探触子および診断装置 |
US10574200B2 (en) | 2017-03-31 | 2020-02-25 | Ablic Inc. | Transconductance amplifier |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5933056A (en) | Single pole current mode common-mode feedback circuit | |
US5187448A (en) | Differential amplifier with common-mode stability enhancement | |
US5442318A (en) | Gain enhancement technique for operational amplifiers | |
US5594383A (en) | Analog filter circuit and semiconductor integrated circuit device using the same | |
US6753730B2 (en) | Differential amplifier and filter circuit using the same | |
US5578964A (en) | CMOS differential operational amplifier | |
WO1997009778A1 (en) | gm-CONTROL FOR CMOS RAIL-TO-RAIL INPUT STAGES BY REGULATING THE SUM OF THE GATE-SOURCE VOLTAGES CONSTANT | |
US6580324B2 (en) | Apparatus, method and system for common-mode stabilization in circuits having differential operation | |
US6891433B2 (en) | Low voltage high gain amplifier circuits | |
US20060012429A1 (en) | Self biased differential amplifier | |
KR101159045B1 (ko) | 레귤레이티드 캐스코드 회로 및 이를 구비하는 증폭기 | |
CN112821875B (zh) | 一种放大器电路 | |
US8400214B2 (en) | Class AB output stage | |
JPH05315859A (ja) | 演算増幅回路 | |
US7728669B2 (en) | Output stage circuit and operational amplifier thereof | |
US7098736B2 (en) | Amplifier circuit | |
JP2000244259A (ja) | 高速カレントミラー回路及び方法 | |
EP1435693B1 (en) | Amplification circuit | |
US7532045B1 (en) | Low-complexity active transconductance circuit | |
US7167049B2 (en) | OP-amplifier with an offset voltage cancellation circuit | |
JPH05226950A (ja) | 全差動増幅器 | |
KR20090037488A (ko) | 트랜스컨덕턴스 증폭기 | |
US11742812B2 (en) | Output pole-compensated operational amplifier | |
JPH08213856A (ja) | Cmos演算増幅器の入力ステージとその方法 | |
JP2005080090A (ja) | 差動増幅回路の出力電圧制御回路及び電圧検出器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010522 |