JPH05219093A - ポリシング方法および回路 - Google Patents
ポリシング方法および回路Info
- Publication number
- JPH05219093A JPH05219093A JP2097492A JP2097492A JPH05219093A JP H05219093 A JPH05219093 A JP H05219093A JP 2097492 A JP2097492 A JP 2097492A JP 2097492 A JP2097492 A JP 2097492A JP H05219093 A JPH05219093 A JP H05219093A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- counters
- time
- value
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L12/5602—Bandwidth control in ATM Networks, e.g. leaky bucket
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5629—Admission control
- H04L2012/5631—Resource management and allocation
- H04L2012/5636—Monitoring or policing, e.g. compliance with allocated rate, corrective actions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5651—Priority, marking, classes
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【目的】非同期転送モードを使用する網において申告に
違反して流入するトラヒックを規制するためのポリシン
グ回路、特に簡易な構成で高精度の検出を行う方法を提
供する。 【構成】VP/VC振り分け回路２は入側インタフェース１
からのATMセルをバーチャルパス識別子またはバーチャ
ルチャネル識別子に従いトラヒックモニタ回路ブロック
３に振り分ける。回路ブロック３の複数カウンタ４−１
と４−２とは周期Ｔで、かつ各々がＴ／２の時間ずれを
持ってリセットされる。コンパレータ５−１、５−２は
各対応カウンタ４−１、４−２の計数値をしきい値Ｘと
比較し、いずれかのカウンタの計数値がＸの値を超えた
ときに廃棄制御回路９に指示する。 【効果】簡単な構成でポリシング回路のバースト検出能
力を２倍にすることが可能であり、ネットワークの有効
利用ができる。
違反して流入するトラヒックを規制するためのポリシン
グ回路、特に簡易な構成で高精度の検出を行う方法を提
供する。 【構成】VP/VC振り分け回路２は入側インタフェース１
からのATMセルをバーチャルパス識別子またはバーチャ
ルチャネル識別子に従いトラヒックモニタ回路ブロック
３に振り分ける。回路ブロック３の複数カウンタ４−１
と４−２とは周期Ｔで、かつ各々がＴ／２の時間ずれを
持ってリセットされる。コンパレータ５−１、５−２は
各対応カウンタ４−１、４−２の計数値をしきい値Ｘと
比較し、いずれかのカウンタの計数値がＸの値を超えた
ときに廃棄制御回路９に指示する。 【効果】簡単な構成でポリシング回路のバースト検出能
力を２倍にすることが可能であり、ネットワークの有効
利用ができる。
Description
【０００１】
【産業上の利用分野】本発明は非同期転送モード（以下
ATMと略す）を利用する通信装置に係わり、特にATMネッ
トワークと端末とのインタフェースに設置されてネット
ワークの通信品質を確保するために使用されるポリシン
グ方式に関する。
ATMと略す）を利用する通信装置に係わり、特にATMネッ
トワークと端末とのインタフェースに設置されてネット
ワークの通信品質を確保するために使用されるポリシン
グ方式に関する。
【０００２】
【従来の技術】ATM網では情報源のトラヒック的性質に
より統計的な多重化が可能である。すなわちトラヒック
的に発生情報量が時間変動する場合、回線交換網では情
報源の最大情報発生速度で網内使用帯域を割り当てる必
要があるのに対して、ATMでは平均速度またはこれに近
い速度で網内使用帯域を割り当てることが可能である。
このような統計的多重化を行なうために、情報源は発呼
時にそのトラヒック的性質を網側に申告し、網側はこれ
を元に割当容量を計算する。計算の結果、当該呼の受付
が可能であるならば情報源に通信を許可する。
より統計的な多重化が可能である。すなわちトラヒック
的に発生情報量が時間変動する場合、回線交換網では情
報源の最大情報発生速度で網内使用帯域を割り当てる必
要があるのに対して、ATMでは平均速度またはこれに近
い速度で網内使用帯域を割り当てることが可能である。
このような統計的多重化を行なうために、情報源は発呼
時にそのトラヒック的性質を網側に申告し、網側はこれ
を元に割当容量を計算する。計算の結果、当該呼の受付
が可能であるならば情報源に通信を許可する。
【０００３】さらに、通信中には情報源が申告トラヒッ
クに従って情報を送出しているか否かを常に監視し、違
反した場合にはそのトラヒックに廃棄等の制御をかける
ことにより、統計的多重化が正常に行なわれることを保
証しなければならない。この機能をポリシングと呼ぶ。
クに従って情報を送出しているか否かを常に監視し、違
反した場合にはそのトラヒックに廃棄等の制御をかける
ことにより、統計的多重化が正常に行なわれることを保
証しなければならない。この機能をポリシングと呼ぶ。
【０００４】従来、ポリシングを行なう一方法としてT-
X法と呼ばれるものがある。この方法は図２に示す様に
Ｔ時間内に網に到着するATMセルの個数を計数し、その
個数が情報源があらかじめ申告した値Ｘを越えた場合に
はその後の到着セルを廃棄するものである。到着個数を
計数するカウンタはＴ時間毎にリセットされ、あらたな
Ｔ時間の計数を開始する。
X法と呼ばれるものがある。この方法は図２に示す様に
Ｔ時間内に網に到着するATMセルの個数を計数し、その
個数が情報源があらかじめ申告した値Ｘを越えた場合に
はその後の到着セルを廃棄するものである。到着個数を
計数するカウンタはＴ時間毎にリセットされ、あらたな
Ｔ時間の計数を開始する。
【０００５】公知例：佐藤、佐藤：1989年電子情報通信
学会秋季全国大会、Ｂ−２６２
学会秋季全国大会、Ｂ−２６２
【０００６】
【発明が解決しようとする課題】通常、網側はポリシン
グ機能を通過する最悪のトラヒックパターンに基づいて
割当容量を計算する。上記従来例では最悪のトラヒック
パターンは図２の左方二つのＴ区間に示すように、ある
Ｔ区間の最後にバースト的に到着し、続けて次のＴ区間
の先頭にやはりバースト的に到着する場合である。すな
わち、Ｘの二倍の長さのバーストが到着する場合が最悪
ケースである。
グ機能を通過する最悪のトラヒックパターンに基づいて
割当容量を計算する。上記従来例では最悪のトラヒック
パターンは図２の左方二つのＴ区間に示すように、ある
Ｔ区間の最後にバースト的に到着し、続けて次のＴ区間
の先頭にやはりバースト的に到着する場合である。すな
わち、Ｘの二倍の長さのバーストが到着する場合が最悪
ケースである。
【０００７】ＡＴＭ網ではバーストの長さが容量の割当
に最も影響のあるパラメータである。上記従来例では図
２の左方Ｔ区間に示すようなランダムなトラヒックに対
しても、２Ｘのバーストが発生しうるとして容量を割り
当てるために割当容量が実際の発生トラヒックよりも過
大になり、網の使用効率が低下するという問題点があ
る。
に最も影響のあるパラメータである。上記従来例では図
２の左方Ｔ区間に示すようなランダムなトラヒックに対
しても、２Ｘのバーストが発生しうるとして容量を割り
当てるために割当容量が実際の発生トラヒックよりも過
大になり、網の使用効率が低下するという問題点があ
る。
【０００８】
【課題を解決するための手段】本発明では上記従来例の
問題点を解決するために、Ｎ個のカウンタを持ち、その
リセット時間を相互にずらし、上記複数の計数に基づく
判定結果の論理和により実際の判定を行なう。
問題点を解決するために、Ｎ個のカウンタを持ち、その
リセット時間を相互にずらし、上記複数の計数に基づく
判定結果の論理和により実際の判定を行なう。
【０００９】
【作用】複数の判定回路を位相をずらして動作させるこ
とにより、図２のような２Ｘの長さのバースト到着違反
トラヒックであるとして判定可能である。すなわち、上
記従来例において一方の判定回路がリセットされる時間
にまたがって到着するバーストを検出するためにこれと
は異なる位相でリセットされる判定回路を用い、２Ｘの
長さのバーストを検出可能とする。本発明によればＴ区
間にＸの長さのバーストが発生する場合が最悪トラヒッ
クパターンであり、これは従来例に比べて半分の長さと
なる。これにより、網の使用効率を改善することが可能
である。
とにより、図２のような２Ｘの長さのバースト到着違反
トラヒックであるとして判定可能である。すなわち、上
記従来例において一方の判定回路がリセットされる時間
にまたがって到着するバーストを検出するためにこれと
は異なる位相でリセットされる判定回路を用い、２Ｘの
長さのバーストを検出可能とする。本発明によればＴ区
間にＸの長さのバーストが発生する場合が最悪トラヒッ
クパターンであり、これは従来例に比べて半分の長さと
なる。これにより、網の使用効率を改善することが可能
である。
【００１０】
【実施例】以下、本発明の実施例を図面を用いて説明す
る。
る。
【００１１】図１は本発明の一実施例におけるポリシン
グ回路の構成を示す。VP/VC振り分け回路２は、入側イ
ンタフェース１から入力されたATMセルを、そのヘッダ
に含まれるバーチャルパス識別子（以降VPI）または／
およびバーチャルチャネル識別子（以降VCI）に従い、
該当するトラヒックモニタ回路ブロック３に振り分け
る。トラヒックモニタ回路ブロック３はＮ個のカウンタ
４−１、４−２とコンパレータ５−１、５−２（図はＮ
が２の例を示す）とから成る。タイマ６は時刻を示し、
一定の周期でリセットされる。廃棄制御回路９はトラヒ
ックモニタ回路ブロック３からの指示に基づき入力され
たATMセルを廃棄する。トラヒックモニタ回路ブロック
３ではカウンタ４−１がタイマの値に基づいて所定の時
刻から入力されるATMセルの数を計数する。またカウン
タ４ー２はカウンタ４−１の計数開始時刻よりもＴ／２
だけ遅れて計数を開始する。Ｔの値は制御線７を介して
設定値される。カウンタ４−１およびカウンタ４−２の
出力はそれぞれコンパレータ５−１およびコンパレータ
５−２により、しきい値Ｘと比較され、いずれかのコン
パレータの結果が真、すなわちいずれかのカウンタの計
数値がしきい値Ｘを越えた場合にはそのさいに入力され
たATMセルを廃棄するように廃棄制御回路９に指示す
る。しきい値Ｘは制御線８を介して引加される。両カウ
ンタ４−１、４−２はトラヒックモニタ時間Ｔの周期で
リセットされる。
グ回路の構成を示す。VP/VC振り分け回路２は、入側イ
ンタフェース１から入力されたATMセルを、そのヘッダ
に含まれるバーチャルパス識別子（以降VPI）または／
およびバーチャルチャネル識別子（以降VCI）に従い、
該当するトラヒックモニタ回路ブロック３に振り分け
る。トラヒックモニタ回路ブロック３はＮ個のカウンタ
４−１、４−２とコンパレータ５−１、５−２（図はＮ
が２の例を示す）とから成る。タイマ６は時刻を示し、
一定の周期でリセットされる。廃棄制御回路９はトラヒ
ックモニタ回路ブロック３からの指示に基づき入力され
たATMセルを廃棄する。トラヒックモニタ回路ブロック
３ではカウンタ４−１がタイマの値に基づいて所定の時
刻から入力されるATMセルの数を計数する。またカウン
タ４ー２はカウンタ４−１の計数開始時刻よりもＴ／２
だけ遅れて計数を開始する。Ｔの値は制御線７を介して
設定値される。カウンタ４−１およびカウンタ４−２の
出力はそれぞれコンパレータ５−１およびコンパレータ
５−２により、しきい値Ｘと比較され、いずれかのコン
パレータの結果が真、すなわちいずれかのカウンタの計
数値がしきい値Ｘを越えた場合にはそのさいに入力され
たATMセルを廃棄するように廃棄制御回路９に指示す
る。しきい値Ｘは制御線８を介して引加される。両カウ
ンタ４−１、４−２はトラヒックモニタ時間Ｔの周期で
リセットされる。
【００１２】本実施例の動作を時間軸方向に示したもの
が図３である。すなわち、第一のタイムフレーム３１と
第二のタイムフレーム３２とがＴ／２時間だけずらして
あり、そのそれぞれに関して入力セル数をカウンタで計
数する。
が図３である。すなわち、第一のタイムフレーム３１と
第二のタイムフレーム３２とがＴ／２時間だけずらして
あり、そのそれぞれに関して入力セル数をカウンタで計
数する。
【００１３】本実施例の構成によれば、コンパレータ出
力の論理和をとることにより確実なトラヒックモニタが
可能であるという特徴がある。
力の論理和をとることにより確実なトラヒックモニタが
可能であるという特徴がある。
【００１４】図１では入力セル数の計数にカウンタを用
いている。しかし、各VPIまたはVCIごとのカウンタをメ
モリ上に実現すること、すなわち入力セルごとにメモリ
内データを加算していく形態としても同等の動作が可能
である。この場合には各VPIまたはVCIごとにカウンタを
用意する必要がなく、簡易な形態で実現可能であるとい
う特徴がある。
いている。しかし、各VPIまたはVCIごとのカウンタをメ
モリ上に実現すること、すなわち入力セルごとにメモリ
内データを加算していく形態としても同等の動作が可能
である。この場合には各VPIまたはVCIごとにカウンタを
用意する必要がなく、簡易な形態で実現可能であるとい
う特徴がある。
【００１５】また本実施例の説明においては入力セルを
各トラヒックモニタ回路ブロック３に振り分ける場合を
示した。しかし、入力があったという情報をトラヒック
モニタ回路ブロックに伝達するのみで同等の動作を実現
することが可能である。この場合にはセル全体を振り分
ける必要がないため回路が簡易になるという特徴があ
る。
各トラヒックモニタ回路ブロック３に振り分ける場合を
示した。しかし、入力があったという情報をトラヒック
モニタ回路ブロックに伝達するのみで同等の動作を実現
することが可能である。この場合にはセル全体を振り分
ける必要がないため回路が簡易になるという特徴があ
る。
【００１６】図４は本発明の別の実施例におけるポリシ
ング回路の構成を示す。図１と同様にVP/VC振り分け回
路２で各VPIまたはVCIごとのトラヒックモニタ回路ブロ
ック４３に入力セルを振り分ける。カウンタ４１はこの
セルの入力数を計数する。制御線７から与える時間設定
値Ｔに基づいてタイマ４６を参照することによりカウン
タ４１をＴ／２ごとにリセットする。その際にカウンタ
の計数情報はラッチ回路４２に記憶される。加算回路４
４はカウンタ４１がインクリメントされるとその計数値
とラッチ回路４２の値とを加算する。加算した結果をコ
ンパレータ４５によりしきい値Ｘと比較し、しきい値よ
りも大であった場合には廃棄制御回路９に通知する。
ング回路の構成を示す。図１と同様にVP/VC振り分け回
路２で各VPIまたはVCIごとのトラヒックモニタ回路ブロ
ック４３に入力セルを振り分ける。カウンタ４１はこの
セルの入力数を計数する。制御線７から与える時間設定
値Ｔに基づいてタイマ４６を参照することによりカウン
タ４１をＴ／２ごとにリセットする。その際にカウンタ
の計数情報はラッチ回路４２に記憶される。加算回路４
４はカウンタ４１がインクリメントされるとその計数値
とラッチ回路４２の値とを加算する。加算した結果をコ
ンパレータ４５によりしきい値Ｘと比較し、しきい値よ
りも大であった場合には廃棄制御回路９に通知する。
【００１７】本実施例の構成では、加算回路を用いるこ
とによりカウンタおよびコンパレータが一つでよく、構
成がより簡易になるという特徴がある。
とによりカウンタおよびコンパレータが一つでよく、構
成がより簡易になるという特徴がある。
【００１８】図５は本発明のさらに別の実施例を示すも
のである。この実施例においては異なる位相のタイムフ
レームで到着セル数をカウントし、計数値がいずれかの
位相において設定しきい値Ｘを越えた場合には到着した
たATMセルを廃棄することは前実施例と同等である。し
かし本実施例においてはタイムフレームの開始時点が常
にいずれかの到着セルの到着時間を始点としている。
のである。この実施例においては異なる位相のタイムフ
レームで到着セル数をカウントし、計数値がいずれかの
位相において設定しきい値Ｘを越えた場合には到着した
たATMセルを廃棄することは前実施例と同等である。し
かし本実施例においてはタイムフレームの開始時点が常
にいずれかの到着セルの到着時間を始点としている。
【００１９】入力されたATMセルはVP/VC振り分け回路２
により各VP/VC対応のトラヒックモニタ回路ブロック５
３に振り分けられる。トラヒックモニタ回路ブロックで
はセルの到着時にタイマ５１を参照しながら到着時刻計
算回路５２−１または５２−２で到着時刻を計算する。
この値とタイムスタンプ回路５４−１、または５４−
２、５４−２’に既に記憶されている値との差を取り、
これと設定値Ｔと比較を行う。この差が設定タイムフレ
ーム値を越えていない場合にはカウンタ５５−１を１イ
ンクリメントする。タイムスタンプ回路５４−１には既
に到着しているセルの到着時間が記憶されている。この
差が設定値Ｔよりも大である場合、タイムスタンプ回路
５４−１にはその時点で到着したセルの到着時間が記憶
される。
により各VP/VC対応のトラヒックモニタ回路ブロック５
３に振り分けられる。トラヒックモニタ回路ブロックで
はセルの到着時にタイマ５１を参照しながら到着時刻計
算回路５２−１または５２−２で到着時刻を計算する。
この値とタイムスタンプ回路５４−１、または５４−
２、５４−２’に既に記憶されている値との差を取り、
これと設定値Ｔと比較を行う。この差が設定タイムフレ
ーム値を越えていない場合にはカウンタ５５−１を１イ
ンクリメントする。タイムスタンプ回路５４−１には既
に到着しているセルの到着時間が記憶されている。この
差が設定値Ｔよりも大である場合、タイムスタンプ回路
５４−１にはその時点で到着したセルの到着時間が記憶
される。
【００２０】一方、タイムスタンプ回路５４−２にはタ
イムスタンプ回路５４−１にＴ／２を加えた値が記憶さ
れている。セレクタ５９、５９’は後述する理由により
状態に応じてタイムスタンプを選択するために使用す
る。到着時刻計算回路５２−２で計算した値とタイムス
タンプ回路５４−２で記憶している値とを比較し、この
差が設定値Ｔよりも小である場合にはカウンタ５５−２
を１インクリメントする。カウンタ５５−１、５５−２
のいずれかの値が設定しきい値Ｘを越えた場合には到着
したセルを廃棄制御回路９により廃棄する。
イムスタンプ回路５４−１にＴ／２を加えた値が記憶さ
れている。セレクタ５９、５９’は後述する理由により
状態に応じてタイムスタンプを選択するために使用す
る。到着時刻計算回路５２−２で計算した値とタイムス
タンプ回路５４−２で記憶している値とを比較し、この
差が設定値Ｔよりも小である場合にはカウンタ５５−２
を１インクリメントする。カウンタ５５−１、５５−２
のいずれかの値が設定しきい値Ｘを越えた場合には到着
したセルを廃棄制御回路９により廃棄する。
【００２１】図６は本実施例の動作を時間軸にそって示
したものである。セルｐ１の到着によりタイムフレーム
６１が開始され、このタイムフレーム内の到着セル数が
計数される。またｐ１からＴ／２時間後には第二の位相
のタイムフレームが開始され、このタイムフレーム内に
到着するセル数が計数される。いずれかのタイムフレー
ムにおいて計数値が設定しきい値を越えた場合には到着
セルは廃棄される。
したものである。セルｐ１の到着によりタイムフレーム
６１が開始され、このタイムフレーム内の到着セル数が
計数される。またｐ１からＴ／２時間後には第二の位相
のタイムフレームが開始され、このタイムフレーム内に
到着するセル数が計数される。いずれかのタイムフレー
ムにおいて計数値が設定しきい値を越えた場合には到着
セルは廃棄される。
【００２２】図６の右方に示す状態は第二のタイムフレ
ームが計数中に新たなタイムフレームが開始される場合
を示している。このように第二のタイムフレームと次第
一のタイムフレームが重なる場合があるために、第５図
の５４−２’にしめす第二のタイムスタンプ回路が設け
られている。
ームが計数中に新たなタイムフレームが開始される場合
を示している。このように第二のタイムフレームと次第
一のタイムフレームが重なる場合があるために、第５図
の５４−２’にしめす第二のタイムスタンプ回路が設け
られている。
【００２３】また、タイマ５１は無限時間の計数をする
ことは不可能であるために、タイマリセット回路５０に
より定期的にリセットする必要がある。このリセット方
法の概要を第７図に示す。リセット周期は設定時間Ｔよ
りも充分長い時間Ｒとする。リセット時間にタイムスタ
ンプ値ＴＳがＲーＴよりも大である場合にはリセット時
間よりＴ時間後まではタイムスタンプ値を−(Ｒ−Ｔ
Ｓ）として前記処理を行う。またリセット時間にタイム
スタンプ値ＴＳがＲ−Ｔよりも小である場合には単純に
ＴＳ値をクリアする。
ことは不可能であるために、タイマリセット回路５０に
より定期的にリセットする必要がある。このリセット方
法の概要を第７図に示す。リセット周期は設定時間Ｔよ
りも充分長い時間Ｒとする。リセット時間にタイムスタ
ンプ値ＴＳがＲーＴよりも大である場合にはリセット時
間よりＴ時間後まではタイムスタンプ値を−(Ｒ−Ｔ
Ｓ）として前記処理を行う。またリセット時間にタイム
スタンプ値ＴＳがＲ−Ｔよりも小である場合には単純に
ＴＳ値をクリアする。
【００２４】図５においては到着時刻計算回路を各位相
について設置している。しかし、これを一つの回路とす
ることも可能である。
について設置している。しかし、これを一つの回路とす
ることも可能である。
【００２５】本実施例の方法によればタイマのリセット
周期を自由に選ぶことができるために設計の自由度が増
大するという特徴がある。
周期を自由に選ぶことができるために設計の自由度が増
大するという特徴がある。
【００２６】
【発明の効果】以上、実施例により説明したように本発
明によれば簡単な構成でポリシング回路のバースト検出
能力を二倍にすることが可能であり、ネットワークの有
効利用ができるという効果がある。
明によれば簡単な構成でポリシング回路のバースト検出
能力を二倍にすることが可能であり、ネットワークの有
効利用ができるという効果がある。
【図１】本発明の一実施例のポリシング回路の構成を示
す図。
す図。
【図２】従来のポリシング方法のセル到着パターンを示
す図。
す図。
【図３】実施例の動作を説明するための図。
【図４】本発明の別の実施例のポリシング回路の構成を
示す図。
示す図。
【図５】本発明のさらに別の一実施例のポリシング回路
の構成を示す図。
の構成を示す図。
【図６】実施例の動作を説明するための図。
【図７】タイマのリセット方法を示す図である。
２：ＶＰ／ＶＣ振り分け回路 ３：トラヒックモニタ回路ブロック ４、４１、５５：カウンタ ５、４５、５７、５８：コンパレータ ６：タイマ ９：セル廃棄制御回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高野 光広 神奈川県横浜市戸塚区戸塚町216番地 株 式会社日立製作所情報通信事業部内 (72)発明者 大内 敏哉 東京都国分寺市東恋ケ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 山中 直明 東京都千代田区内幸町一丁目１番６号 日 本電信電話株式会社内 (72)発明者 佐藤 陽一 東京都千代田区内幸町一丁目１番６号 日 本電信電話株式会社内
Claims (10)
- 【請求項１】非同期転送モードネットワークにおけるポ
リシング方法において、 同一の仮想パスまたは仮想回線に属するセルの入力個数
をＮ個の異なる位相から計数開始するＮ個のカウンタで
それぞれカウントし、 あらかじめ定める時間Ｔの間前記Ｎ個のカウンタを動作
させた後に前記Ｎ個のカウンタをリセットし、 前記仮想パスまたは仮想回線に属するセルの入力時に前
記複数のカウンタの計数値のいずれかがあらかじめ定め
られた値Ｘ以上である場合には、上記入力セルを廃棄す
る、または上記入力セルにマーキングを行なうことを特
徴とするポリシング方法。 - 【請求項２】請求項１記載のポリシング方法において、
前記複数のカウンタはそれぞれＴ／Ｎ時間またはこれと
ほぼ等しい時間ずつ異なる位相でそれぞれ計数開始する
ことを特徴とするポリシング方法。 - 【請求項３】請求項１記載のポリシング方法において、
前記複数のカウンタのうち少なくとも１個の第一のカウ
ンタは前記仮想パスまたは仮想回線に属するセルの入力
時に計数を開始させることを特徴とするポリシング方
法。 - 【請求項４】請求項１から請求項３のいずれかに記載の
ポリシング方法において、前記Ｎの値は２であることを
特徴とするポリシング方法。 - 【請求項５】非同期転送モードネットワークにおけるポ
リシング回路において、 同一の仮想パスまたは仮想回線に属するセルの入力個数
をあらかじめ定める時間Ｔ／Ｎまたはこれとほぼ等しい
時間計測するカウンタ、及び現在計数している時間区間
(T/N)の(N-1)T/N時間前までの異なるT/N時間の計測結果
を保持するN-1個の記憶装置を具備し、 前記仮想パスまたは仮想回線に属するセルの入力時に前
記複数の記憶装置の記憶する値と前記カウンタの値の和
を計算し、前記和があらかじめ定められた値Ｘ以上であ
る場合には、上記入力セルを廃棄する、または上記入力
セルにマーキングを行なうことを特徴とするポリシング
回路。 - 【請求項６】非同期転送モードネットワークにおけるポ
リシング回路において、 同一の仮想パスまたは仮想回線に属するセルの入力個数
をそれぞれカウントするＮ個の異なる位相から計数開始
するＮ個のカウンタと、 あらかじめ定める時間Ｔの間前記Ｎ個のカウンタを動作
させた後に前記Ｎ個のカウンタをリセットする手段と、 前記仮想パスまたは仮想回線に属するセルの入力時に前
記複数のカウンタの計数値のいずれかがあらかじめ定め
られた値Ｘ以上である場合には、上記入力セルを廃棄す
る、または上記入力セルにマーキングを行なう手段とを
具備し、 前記カウンタはメモリおよびこれを制御する回路から構
成されることを特徴とするポリシング回路。 - 【請求項７】請求項６記載のポリシング回路において、
前記メモリには前記複数のカウンタの計数開始時刻が記
憶されることを特徴とするポリシング方式。 - 【請求項８】請求項７記載のポリシング回路において、
上記計数開始時刻は前記複数のカウンタとは異なり、周
期的にカウントアップされる第二のカウンタの値である
ことを特徴とするポリシング回路。 - 【請求項９】請求項８記載のポリシング回路において、
前記メモリに記憶される前記複数のカウンタの計数開始
時刻の全部または一部は前記第二のカウンタの値が所定
の範囲の値である場合に、値の変換を行なうことを特徴
とするポリシング回路。 - 【請求項１０】請求項５から請求項９のいずれかに記載
のポリシング回路において前記Ｎの値は２であることを
特徴とするポリシング回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2097492A JPH05219093A (ja) | 1992-02-06 | 1992-02-06 | ポリシング方法および回路 |
| EP19930101670 EP0554859A3 (en) | 1992-02-06 | 1993-02-03 | ATM cell policing method and apparatus. |
| CA002088799A CA2088799C (en) | 1992-02-06 | 1993-02-04 | Atm cell policing method and apparatus |
| US08/653,475 US5828654A (en) | 1992-02-06 | 1996-05-24 | ATM cell policing method and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2097492A JPH05219093A (ja) | 1992-02-06 | 1992-02-06 | ポリシング方法および回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05219093A true JPH05219093A (ja) | 1993-08-27 |
Family
ID=12042140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2097492A Pending JPH05219093A (ja) | 1992-02-06 | 1992-02-06 | ポリシング方法および回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5828654A (ja) |
| EP (1) | EP0554859A3 (ja) |
| JP (1) | JPH05219093A (ja) |
| CA (1) | CA2088799C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5568468A (en) * | 1993-12-06 | 1996-10-22 | Hitachi, Ltd. | Usage parameter control apparatus for performing a plurality of conformance checking operations at high speed |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10190733A (ja) | 1996-12-25 | 1998-07-21 | Hitachi Ltd | Ｉｐスイッチ、該ｉｐスイッチに用いるインターフェース回路及びａｔｍスイッチ、及びｉｐスイッチネットワークシステム |
| CN1156118C (zh) * | 1998-03-06 | 2004-06-30 | Ntt移动通信网株式会社 | 通信量控制设备与通信量控制方法 |
| CA2349010A1 (en) * | 1998-10-27 | 2000-05-04 | Fujitsu Network Communications, Inc. | Event based rate policing with a jumping window |
| US6442140B1 (en) * | 1999-01-04 | 2002-08-27 | 3Com Corporation | Method for automatic setup of missing RM cell count parameter CRM in an ATM traffic management descriptor |
| KR20010108575A (ko) * | 2000-05-29 | 2001-12-08 | 은종명 | 초고속 폴리싱 장치 및 그 방법 |
| US7184403B1 (en) | 2001-03-16 | 2007-02-27 | Cisco Technology, Inc. | Hardware load balancing through a single fabric |
| US7103039B1 (en) | 2001-03-16 | 2006-09-05 | Cisco Technology, Inc. | Hardware load balancing through multiple fabrics |
| US6944168B2 (en) * | 2001-05-04 | 2005-09-13 | Slt Logic Llc | System and method for providing transformation of multi-protocol packets in a data stream |
| US7042848B2 (en) * | 2001-05-04 | 2006-05-09 | Slt Logic Llc | System and method for hierarchical policing of flows and subflows of a data stream |
| US6901052B2 (en) * | 2001-05-04 | 2005-05-31 | Slt Logic Llc | System and method for policing multiple data flows and multi-protocol data flows |
| US6904057B2 (en) * | 2001-05-04 | 2005-06-07 | Slt Logic Llc | Method and apparatus for providing multi-protocol, multi-stage, real-time frame classification |
| US7161904B2 (en) * | 2002-06-04 | 2007-01-09 | Fortinet, Inc. | System and method for hierarchical metering in a virtual router based network switch |
| US7499398B2 (en) * | 2003-04-16 | 2009-03-03 | International Business Machines Corporation | Method and system for oversubscribing bandwidth in a communications network |
| US20050214389A1 (en) * | 2004-03-26 | 2005-09-29 | Council Of Scientific And Industrial Research | Beta-carotene enriched extract from water hyacinth eichhornia crassipes |
| JP2007013990A (ja) * | 2005-07-01 | 2007-01-18 | Pmc-Sierra Israel Ltd | 破棄−スニッフィング装置及び方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2616025B1 (fr) * | 1987-05-26 | 1989-07-21 | Lespagnol Albert | Methode et systeme de controle de flux de paquets |
| NL8900269A (nl) * | 1989-02-03 | 1990-09-03 | Nederland Ptt | Methode voor het via een meervoud van asynchroon tijdverdeelde transmissiekanalen overdragen van een stroom van datacellen, waarbij per transmissiekanaal een tellerstand wordt bijgehouden, die afhankelijk is van het aantal datacellen per tijd. |
| JPH02220531A (ja) * | 1989-02-22 | 1990-09-03 | Toshiba Corp | 呼接続制御方式および流量監視方式 |
| US5050162A (en) * | 1989-03-20 | 1991-09-17 | Bell Communications Research, Inc. | Congestion free packet network |
| JPH04100342A (ja) * | 1990-08-20 | 1992-04-02 | Toshiba Corp | トラヒック制御方式 |
| US5164938A (en) * | 1991-03-28 | 1992-11-17 | Sprint International Communications Corp. | Bandwidth seizing in integrated services networks |
| US5200952A (en) * | 1991-03-28 | 1993-04-06 | Sprint International Communications Corp. | Adaptive VCP control in integrated services networks |
| US5179556A (en) * | 1991-08-02 | 1993-01-12 | Washington University | Bandwidth management and congestion control scheme for multicast ATM networks |
-
1992
- 1992-02-06 JP JP2097492A patent/JPH05219093A/ja active Pending
-
1993
- 1993-02-03 EP EP19930101670 patent/EP0554859A3/xx not_active Withdrawn
- 1993-02-04 CA CA002088799A patent/CA2088799C/en not_active Expired - Fee Related
-
1996
- 1996-05-24 US US08/653,475 patent/US5828654A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5568468A (en) * | 1993-12-06 | 1996-10-22 | Hitachi, Ltd. | Usage parameter control apparatus for performing a plurality of conformance checking operations at high speed |
| US5953317A (en) * | 1993-12-06 | 1999-09-14 | Hitachi, Ltd. | Policing circuit and policing method |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0554859A3 (en) | 1994-10-12 |
| CA2088799C (en) | 1998-08-25 |
| EP0554859A2 (en) | 1993-08-11 |
| CA2088799A1 (en) | 1993-08-07 |
| US5828654A (en) | 1998-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0920235B1 (en) | Congestion management in a multi-port shared memory switch | |
| US5267232A (en) | Method of controlling data transmission in ATM network with cell loss priority level | |
| US6134218A (en) | Many dimensional congestion detection system and method | |
| US5287347A (en) | Arrangement for bounding jitter in a priority-based switching system | |
| JPH05219093A (ja) | ポリシング方法および回路 | |
| US5295135A (en) | Arrangement for monitoring the bit rate in ATM networks | |
| EP1209861A1 (en) | Monitoring traffic in packet networks | |
| JPH02220531A (ja) | 呼接続制御方式および流量監視方式 | |
| JP3319827B2 (ja) | 非同期転送モード（ａｔｍ）伝送テストセル発生器 | |
| US6625159B1 (en) | Nonblocking and fair queuing switching method and shared memory packet switch | |
| JPH0514410A (ja) | トラヒツク制御方法 | |
| JP3338000B2 (ja) | Ａｔｍスイッチングノードにおける実時間トラフィック監視及び制御方法 | |
| EP1142433A1 (en) | Inter-class schedulers utilizing priority guaranteed queuing | |
| US6246687B1 (en) | Network switching system supporting guaranteed data rates | |
| JP2833555B2 (ja) | 優先制御方式 | |
| US6504824B1 (en) | Apparatus and method for managing rate band | |
| EP0817433B1 (en) | Packet switched communication system and traffic shaping process | |
| US5956322A (en) | Phantom flow control method and apparatus | |
| US6865156B2 (en) | Bandwidth control method, cell receiving apparatus, and traffic control system | |
| US5862127A (en) | Method of controlling the peak cell rate spacing of multiplexed ATM traffic | |
| EP1031253B1 (en) | Buffer management method | |
| JPH02170645A (ja) | パケット送信方式及びパケット送信装置 | |
| JP3079793B2 (ja) | 輻輳制御方法および呼受付制御方法 | |
| KR100241768B1 (ko) | Atm교환기의 가상 스케줄링 알고리즘 개선방법 | |
| Nakamaki et al. | Traffic control for ATM networks |