JPH05216855A

JPH05216855A - マルチｃｐｕ制御方式

Info

Publication number: JPH05216855A
Application number: JP9218992A
Authority: JP
Inventors: Ryosuke Hirose; 良介広瀬
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1992-02-04
Filing date: 1992-02-04
Publication date: 1993-08-27

Abstract

(57)【要約】【目的】共通メモリによって密結合構成されデータを
受け渡しするマルチＣＰＵ構成のリアルタイム・マルチ
タスクシステムの動作監視・起動時の同期方式に関
し、各ＣＰＵ上が、それぞれの立ち上がりのタイミング
に関わらす常に安定動作を行うとともに、一部のＣＰＵ
が異常を起こした後に再起動した際に通常のシステム動
作を再開できるようにすることを目的とする。【構成】各ＣＰＵは立ち上がり処理時に他のＣＰＵへ
自ＣＰＵが動作可能状態になったことを示す通知を出
し、これに対していずれかの他のＣＰＵから正常動作中
である旨の応答があった場合はその応答の中で指定され
た動作を開始するが、他の全てのＣＰＵから正常動作中
である旨の応答がない場合は自ＣＰＵが最初に立ち上が
ったとして共有メモリ内の領域を初期化し、該初期化を
完了した後は他の全てのＣＰＵからの通知が一定時間以
内に来れば通常の運用モードに立ち上がるように構成す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、マルチＣＰＵ制御方式
に関し、特に共通メモリによって密結合構成されデータ
を受け渡しするマルチＣＰＵ構成のリアルタイム・マル
チタスクシステムの動作監視・起動時の同期方式に関す
るものである。

【０００２】近年、オンラインシステムの大規模化に伴
い、オンラインシステムにおいてもマルチＣＰＵ構成が
採用されている。このため、システム全体としての動作
を保証するために、各ＣＰＵの動作を監視してその異常
の検出や装置立ち上がり時の起動タイミングの同期等が
必要になっている。

【０００３】

【従来の技術】従来より、密結合のマルチＣＰＵ構成で
リアルタイム・マルチタスクシステムを実現する場合は
図１に示すような構成が採られ、共通バスＢにより相互
接続されたｎ（ｎ＞１）個のＣＰＵ１〜ｎは、共有メモ
リＭを経由して双方向の情報の伝達を行うものである
が、このシステムの立ち上がり時に、共有メモリＭの初
期化をどのＣＰＵが行うかを決定する必要がある。

【０００４】この共有メモリＭにおいて情報の伝達に使
用する領域は、システムの立ち上がり時に初期化して良
い領域ばかりではなく、いずれかのＣＰＵの停止中でも
情報を保持する必要がある場合もあるため、オペレーテ
ィングシステム（ＯＳ）が一括して初期化するのではな
く、使用方法に応じて各システムのアプリケーションプ
ログラム（ソフトウェア）が初期化する必要があるが、
従来は、どちらのＣＰＵのアプリケーションプログラム
が初期化を行うかを予め固定的に決定していた。

【０００５】また、システムの稼働中に１つのＣＰＵ
（例えばＣＰＵ１）が動作異常を起こして停止した場
合、他のＣＰＵ上のアプリケーションプログラムは、Ｃ
ＰＵ１上のアプリケーションプログラムが動作不能とな
ったことを正確に検出して所定の処理を行った後、その
ＣＰＵ１が復旧した時点で、ＣＰＵ１上のアプリケーシ
ョンプログラムは他のＣＰＵ上のアプリケーションプロ
グラムに動作可能であることを通知し通常動作に戻る必
要があるが、従来は、ＣＰＵ１との間の通信が途絶えた
時点で他のＣＰＵはＣＰＵ１の異常を検出しており、ま
た、停止後の処置も固定に行われていた。

【０００６】

【発明が解決しようとする課題】このように従来の方式
では、ＣＰＵ１が他のＣＰＵ、例えばＣＰＵｎへ情報伝
達を行う共通メモリＭの領域をこのＣＰＵｎが初期化す
る場合、ＣＰＵ１が先に立ち上がって書き込んでおいた
情報を、ＣＰＵｎが後から立ち上がって初期化すること
で消してしまうことがあり、逆にこのメモリ領域をＣＰ
Ｕ１が初期化する場合、先に立ち上がったＣＰＵｎが、
初期化されていないメモリ領域におけるＣＰＵ１が停止
する前に書き込んだ情報を正しい最新情報として読み込
んでしまう危険性がある。

【０００７】また、ＣＰＵ１が復旧した旨の通知が無い
と、システムを通常動作に戻すことができないため、耐
故障性の高いシステムの構築が難しい。

【０００８】更に、ＣＰＵ１の異常を検出した後の他の
ＣＰＵの動作も、異常を起こしたＣＰＵ１のその後の動
作を監視しながら変化させないと、より一層の信頼度の
向上を図ることができないという問題点があった。

【０００９】従って本発明は、共通メモリによって密結
合構成されデータを受け渡しするマルチＣＰＵの制御方
式において、各ＣＰＵ上が、それぞれの立ち上がりのタ
イミングに関わらず常に安定動作を行うとともに、一部
のＣＰＵが異常を起こした後に再起動した際に通常のシ
ステム動作を再開できるようにすることを目的とする。

【００１０】

【課題を解決するための手段及び作用】本発明に係るマ
ルチＣＰＵ制御方式のシステム構成は図１と同様のもの
であり、その動作を図２及び図３を参照して以下に説明
する。

【００１１】本発明方式（その１）ＣＰＵ１〜ｎは共通バスＢで接続されてマルチＣＰＵを
構成しており、共有メモリＭは共通バスＢに接続された
全ＣＰＵ１〜ｎからアクセス可能になっている。各ＣＰ
Ｕはウォッチドッグタイマ（ＷＤＴ）を内臓し、ウォッ
チドッグタイマのタイムアウト時は自動的に立ち上がる
ようになっており、図２に示す立ち上がり処理（プログ
ラムＳＲ１）が実行開始され、例えばＣＰＵ１は立ち上
がり時に他のＣＰＵ２〜ｎへ自ＣＰＵが動作可能状態に
なったことを示す通知を行う（ステップＳ１）。

【００１２】これにより、他のＣＰＵ、例えばＣＰＵｎ
から「正常動作中」である旨の応答が有るか否かを判定
し（ステップＳ２）、該応答が有った場合はその応答通
知の中で指定された動作を開始する（ステップＳ３）。
この指定としては、ＣＰＵの動作モード（運用／保守
等）の指定等がある。

【００１３】他の全ＣＰＵ２〜ｎから「正常動作中」で
ある旨の応答がない場合は、「システム全体の立ち上げ
の中で自ＣＰＵが最初に立ち上がった」と判断して、他
ＣＰＵとの間で情報を伝達するのに使用する共有メモリ
Ｍ内の領域を初期化する（ステップＳ４）。

【００１４】初期化完了後、他ＣＰＵからの通知（上記
のステップＳ１による動作可能通知）を一定時間待ち
（ステップＳ５）、全ＣＰＵから動作可能通知があった
場合は通常の運用モードに立ち上がるよう応答を返し
て、システムを運用モードとする（ステップＳ６）。
尚、上記の「応答」と「通知」の違いは、前者が自分か
ら通知を出した結果として受ける「通知」であるのに対
して、後者は任意に他のＣＰＵから受ける「通知」であ
る。

【００１５】本発明方式（その２）ステップＳ５で一定時間待っても動作可能通知の無いＣ
ＰＵ（例えばＣＰＵ２）が有る場合は、ＣＰＵ２は異常
と見做して図３に示す異常時の処理（プログラムＳＲ
２）を実行する。

【００１６】この場合、最初に立ち上がったＣＰＵ１
は、ＣＰＵ２がウォッチドッグタイマによるリセットで
立ち上がることを期待して更に一定時間の監視を行い
（ステップＳ１１）、この間にＣＰＵ２から立ち上がり
の通知が来ると、ＣＰＵ１は自ＣＰＵが動作中であるこ
ととともに、現在のシステム運転状態等、ＣＰＵ２の動
作を指定する情報を通知する。これは、図２のステップ
２に対応する処理である。また、必要に応じてＣＰＵ２
との通信に必要な領域の初期化等を行ってＣＰＵ２を通
常動作に復帰させる（ステップＳ１２）。この時のＣＰ
Ｕ２の動作は図２に示した立ち上がり処理時の動作であ
る。

【００１７】本発明方式（その３）ステップＳ１１において一定時間の監視を行ってもＣＰ
Ｕ２からの通知が無い場合は、以下のようにＣＰＵ２の
強制リセット処理を行う。

【００１８】即ち、ＣＰＵ２の異常によるシステム全体
への影響がＣＰＵ２の再立ち上げだけで復旧できるか否
かを判定し（ステップＳ１３）、ＣＰＵ２の再立ち上げ
だけで復旧できるような場合は、ＣＰＵ２のみのリセッ
ト処理を行う（ステップＳ１５）が、リセット処理後は
一定時間の監視を行う（ステップＳ１６）。この間にＣ
ＰＵ２から立ち上がりの通知が来れば、ＣＰＵ１は自Ｃ
ＰＵが動作中であること及び現在のシステム運転状態
等、ＣＰＵ２の動作を指定する情報（ステップＳ１２と
同様）を通知する（ステップＳ１９）。また、必要に応
じてＣＰＵ２との通信に必要な共有メモリＭの領域の初
期化等を行ってＣＰＵ２を通常動作に復帰させる。この
時のＣＰＵ２の動作は図２に示した立ち上がり時の動作
である。

【００１９】本発明方式（その４）ステップＳ１６で一定時間の監視を行ってもＣＰＵ２か
らの通知がない場合は、リセットする前に記録を残した
上で（ステップＳ１４）、再度ＣＰＵ２のリセット処理
を行い（ステップＳ１５）、予め設定した回数をこのリ
セット処理の回数が越えたか否かを判定し（ステップＳ
１７）、設定回数だけリセットを繰り返してもＣＰＵ２
からの通知が復旧しない場合は、ＣＰＵ２の恒久的異常
と判断してＣＰＵ２を縮退（除外）して運用を継続する
（ステップＳ１８）。

【００２０】本発明方式（その５）ステップＳ１３において、ＣＰＵ２の異常の影響範囲が
大きいか、その他の異常も併発しているために一部のＣ
ＰＵの再立ち上げだけではシステム全体の復旧が困難な
場合は、以下のようにシステム全体のリセット処理を行
う。

【００２１】この処理でも異常なＣＰＵ（ここでは上記
の通りＣＰＵ２）とリセットを行った回数を記録してお
き（ステップＳ２０）、自ＣＰＵを含めて全ＣＰＵにお
いてリセット処理が実行され（ステップＳ２１）、続い
て図２に示した立ち上がりの処理（プログラムＳＲ１）
が行われる。該立ち上がり処理後、一定時間以内にＣＰ
Ｕ２から立ち上がり通知が来れば（ステップＳ５及びＳ
２２）、ＣＰＵ１が上記のように自ＣＰＵが動作中であ
ること及びＣＰＵ２の動作を指定する情報を通知して通
常動作に復帰させる（ステップＳ１９）。

【００２２】本発明方式（その６）上記の立ち上がり処理の中で、一定時間通知のないＣＰ
Ｕを検出した場合（ステップＳ５）は、リセット処理を
行う前に記録した情報を使って、リセット前に異常を検
出したのと同じＣＰＵ２が再度異常になっていることを
ステップＳ２２で検出したときは、リセット回数の情報
をインクリメントして再度全ＣＰＵに対してリセット処
理（ステップＳ２１）を行い、予め設定した回数だけこ
のリセット動作を繰り返してもＣＰＵ２からの通知が復
旧しないと判断した場合（ステップＳ２３）は、ＣＰＵ
２の恒久的異常と判断してＣＰＵ２を縮退して（ステッ
プＳ２４）継続できる処理だけを継続する。

【００２３】以上の各方式において、リセット処理は、
複数のＣＰＵからのリセット指令が来たときのみ実行す
るようにすれば、一つのＣＰＵの異常動作によって正常
動作しているＣＰＵをリセットしないようにすることが
できる。

【００２４】このようにして本発明方式では、マルチＣ
ＰＵの立ち上がり順序に関係無く共有メモリ領域を安全
に初期化することができ、また、システム運用中にいず
れかのＣＰＵが停止状態になってもこれを速やかに検出
してＣＰＵを個別にリセットしたりシステム全体をリセ
ットしたりして通常動作に復旧させることができる。

【００２５】

【実施例】図４は、本発明に係るマルチＣＰＵ制御方式
の一実施例を概略的に示したもので、この実施例では、
ｎ＝３として、３つのＣＰＵ１〜３が用いられ、それぞ
れ共通バスＢに接続されており、同様に共有メモリＭも
共通バスＢに接続されている。

【００２６】また、一つのＣＰＵの異常動作によって、
正常動作しているＣＰＵをリセットさせないために、各
ＣＰＵには全リセット部４及び個別リセット部５とを有
し、全リセット部４は、自ＣＰＵからの書込で自ＣＰＵ
を含めた全ＣＰＵにリセットを行うものであり、個別リ
セット部５は、他のＣＰＵからの書込で自ＣＰＵのみを
リセットさせるものである。

【００２７】図５は図４に示した各ＣＰＵの内部の実施
例をより具体的に示したもので、図４の全体リセット部
４及び個別リセット部５はそれぞれレジスタで構成され
ており、全体リセット・レジスタ４はバス・ドライバ６
ａを経て共通バスＢを構成するリセット線路Ｂ１に接続
されており、またこのリセット線路Ｂ１はバス・レシー
バ６ｂを経てＣＰＵ内のＯＲゲート７の一方の入力端子
に接続されている。そして、このＯＲゲート７の他方の
入力端子は個別リセット・レジスタ５に接続されてい
る。尚、個別リセット・レジスタ５は共通バスＢを構成
するアドレス／データ・バスＢ２に接続されている。

【００２８】このような実施例において、図３のステッ
プＳ１５に示した該当するＣＰＵのみをリセットする個
別リセット動作のときには、アドレス／データ・バスＢ
２を介して他のＣＰＵからレジスタ５にリセット命令が
書き込まれ、ＯＲゲート７を介して当該ＣＰＵの構成部
分をリセットする。

【００２９】また、図３のステップＳ２１に示したよう
に自ＣＰＵを含めて全てのＣＰＵをリセットするときに
は、ＣＰＵ内部からのリセット命令が全体リセット・レ
ジスタ４に書き込まれると、レジスタ４はバス・ドライ
バ６ａ及びバス・レシーバ６ｂ並びにＯＲゲート７を介
して自ＣＰＵをリセットすると共にリセット線路Ｂ１を
介して他のＣＰＵにおいてもインバータ６ｂ及びＯＲゲ
ート７を介してリセットを掛けることができる。

【００３０】尚、一つのＣＰＵの異常動作によって、正
常動作している装置をリセットしないために、各ＣＰＵ
の個別リセット・レジスタ５は、複数のＣＰＵからの書
込がないと動作しないようにすることができる。これに
よって、一つのＣＰＵの誤動作によって他のＣＰＵが無
用なリセットを受けることを防ぐことができる。

【００３１】また、全体リセットレジスタ４を各ＣＰＵ
に配置せず、共通部に配置することで、全ＣＰＵのリセ
ットは、複数のＣＰＵがレジスタ４に書込を行わないと
有効にならないようにする事が出来る。例えばＣＰＵ１
がレジスタ４にリセット命令を書き込み、ＣＰＵ２がレ
ジスタ４にリセット命令を書き込んだ時にはじめて全Ｃ
ＰＵにリセットが入るようにすることもできる。

【００３２】

【発明の効果】以上のように本発明に係るマルチＣＰＵ
制御方式によれば、各ＣＰＵは立ち上がり処理時に他の
ＣＰＵへ自ＣＰＵが動作可能状態になったことを示す通
知を出し、これに対していずれかの他のＣＰＵから正常
動作中である旨の応答があった場合はその応答の中で指
定された動作を開始するが、他の全てのＣＰＵから正常
動作中である旨の応答がない場合は自ＣＰＵが最初に立
ち上がったとして共有メモリ内の領域を初期化し、該初
期化を完了した後は他の全てのＣＰＵからの通知が一定
時間以内に来れば通常の運用モードに立ち上がるように
構成したので、各ＣＰＵがどのような順序で立ち上がっ
ても、複数のＣＰＵの共有領域の初期化等を矛盾なく行
うことができる。

【００３３】また、該初期化を完了したＣＰＵは、一定
時間以内に通知が来ないＣＰＵが有るときには、そのＣ
ＰＵを異常と見做し、更に一定時間以内に該異常と見做
したＣＰＵから立ち上がりの通知が来たときには、自Ｃ
ＰＵが動作中であること及び該異常と見做したＣＰＵの
動作を指定する情報を通知して該ＣＰＵを通常動作に復
帰させるように構成することができるので、システム動
作中に一部のＣＰＵが停止しても、それを速やかに検出
できる。

【００３４】更に、異常と見做したＣＰＵから立ち上が
り通知がないとき、該初期化を行ったＣＰＵが、該異常
ＣＰＵのみ或いは全ＣＰＵに対してリセット処理を行
い、該リセット処理後、一定時間以内に該異常ＣＰＵか
ら立ち上がり通知が来れば該初期化を行ったＣＰＵが動
作中であること及び該異常と見做されていたＣＰＵの動
作を指定する情報を該ＣＰＵに通知して通常動作に復帰
させるように構成することができるので、異常を検出し
た時に個別のＣＰＵをリセットしたり、全体をリセット
したりして通常動作に復旧させることができ、耐故障性
を高めることができる。

【図面の簡単な説明】

【図１】本発明及び従来例に共通なシステム構成図であ
る。

【図２】本発明に係るマルチＣＰＵ制御方式の立ち上が
り処理プログラムを示すフローチャート図である。

【図３】本発明に係るマルチＣＰＵ制御方式の異常処理
プログラムを示すフローチャート図である。

【図４】本発明に係るマルチＣＰＵ制御方式の一実施例
を示すブロック図である。

【図５】本発明に係るマルチＣＰＵ制御方式における各
ＣＰＵ内部の一実施例を示すブロック図である。

【符号の説明】

１，２，３，ｎＣＰＵ４全体リセット部（レジスタ）５個別リセット部（レジスタ）Ｍ共有メモリＢ共通バス図中、同一符号は同一又は相当部分を示す。

Claims

【特許請求の範囲】

【請求項１】共通メモリ(M) によって密結合構成され
データを受け渡しするマルチＣＰＵの制御方式におい
て、各ＣＰＵ(1〜n)は内蔵したウォッチドッグタイマがタイ
ムアウトしたときに自動的に行われる立ち上がり処理時
に他のＣＰＵへ自ＣＰＵが動作可能状態になったことを
示す通知を出し、これに対していずれかの他のＣＰＵか
ら正常動作中である旨の応答があった場合はその応答の
中で指定された動作を開始するが、他の全てのＣＰＵか
ら正常動作中である旨の応答がない場合は自ＣＰＵが最
初に立ち上がったとして該共有メモリ(M) 内の領域を初
期化し、該初期化を完了した後は他の全てのＣＰＵから
の通知が一定時間以内に来れば通常の運用モードに立ち
上がることを特徴としたマルチＣＰＵ制御方式。
【請求項２】請求項１に記載のマルチＣＰＵ制御方式
において、該初期化を完了したＣＰＵは、一定時間以内
に通知が来ないＣＰＵが有れば、そのＣＰＵを異常と見
做し、更に一定時間以内に該異常と見做したＣＰＵから
立ち上がりの通知が来たときには、自ＣＰＵが動作中で
あること及び該異常と見做したＣＰＵの動作を指定する
情報を通知して該ＣＰＵを通常動作に復帰させることを
特徴としたマルチＣＰＵ制御方式。
【請求項３】請求項２に記載のマルチＣＰＵ制御方式
において、該一定時間の監視を行っても該異常と見做し
たＣＰＵから立ち上がり通知がないとき、更に該異常Ｃ
ＰＵの再立ち上げがシステム全体へ影響しなければ、該
初期化を行ったＣＰＵが、該異常ＣＰＵのみに対してリ
セット処理を行い、該リセット処理後、一定時間以内に
該異常ＣＰＵから立ち上がり通知が来れば該初期化を行
ったＣＰＵが動作中であること及び該異常と見做されて
いたＣＰＵの動作を指定する情報を該ＣＰＵに通知して
通常動作に復帰させることを特徴としたマルチＣＰＵ制
御方式。
【請求項４】請求項３に記載のマルチＣＰＵ制御方式
において、一定時間の監視を行っても該異常ＣＰＵから
の立ち上がり通知が来ない場合は、記録を残した上で再
度該異常ＣＰＵのリセット処理を行い、予め設定した回
数だけこの動作を繰り返しても該異常ＣＰＵからの立ち
上がり通知が来ない場合は、該異常ＣＰＵが恒久的に異
常であると判断して該ＣＰＵを縮退して運用を継続させ
ることを特徴としたマルチＣＰＵ制御方式。
【請求項５】請求項２に記載のマルチＣＰＵ制御方式
において、該異常ＣＰＵの再立ち上げがシステム全体へ
影響する場合には、該初期化を行ったＣＰＵは自ＣＰＵ
を含めて全ＣＰＵをリセット処理して前記立ち上がり処
理を行い、該立ち上がり処理後、一定時間以内に該異常
ＣＰＵから立ち上がり通知が来れば該初期化を行ったＣ
ＰＵが自ＣＰＵが動作中であること及び該異常とされて
いたＣＰＵの動作を指定する情報を通知して通常動作に
復帰させることを特徴としたマルチＣＰＵ制御方式。
【請求項６】請求項５に記載のマルチＣＰＵ制御方式
において、該立ち上がり処理後、一定時間以内に該異常
ＣＰＵから再度立ち上がり通知が来なければリセット回
数を記録した上で再度該異常ＣＰＵのリセット処理を行
い、予め設定した回数だけこの動作を繰り返しても該異
常ＣＰＵからの立ち上がり通知が来ない場合は、該異常
ＣＰＵが恒久的に異常であると判断して該ＣＰＵを縮退
して運用を継続することを特徴としたマルチＣＰＵ制御
方式。
【請求項７】請求項６に記載のマルチＣＰＵ制御方式
において、該リセット処理は、複数のＣＰＵからのリセ
ット指令が来たときのみ実行するようにしたことを特徴
としたマルチＣＰＵ制御方式。