JPH0521669A - Semiconductor chip module and manufacture thereof - Google Patents

Semiconductor chip module and manufacture thereof

Info

Publication number
JPH0521669A
JPH0521669A JP17272491A JP17272491A JPH0521669A JP H0521669 A JPH0521669 A JP H0521669A JP 17272491 A JP17272491 A JP 17272491A JP 17272491 A JP17272491 A JP 17272491A JP H0521669 A JPH0521669 A JP H0521669A
Authority
JP
Japan
Prior art keywords
semiconductor chip
heat sink
cap
hole
chip module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17272491A
Other languages
Japanese (ja)
Inventor
Katsunori Nishiguchi
勝規 西口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP17272491A priority Critical patent/JPH0521669A/en
Priority to CA002070743A priority patent/CA2070743A1/en
Priority to AU18109/92A priority patent/AU661846B2/en
Priority to EP19920110250 priority patent/EP0523387A3/en
Priority to KR1019920010553A priority patent/KR930001387A/en
Publication of JPH0521669A publication Critical patent/JPH0521669A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PURPOSE:To provide a semiconductor chip module which is small in number of parts and excellent in heat dissipating properties. CONSTITUTION:A board 2 where a wiring section is formed, a semiconductor chip 6 mounted on the board making its circuit surface face the wiring section, a heat sink 3 whose edge comes into contact with the surface of the semiconductor chip 6 opposite to its circuit surface, and a cap 4 which is provided with a hole through which the other edge of the heat sink 3 is exposed outside and envelops the semiconductor chip 6 are provided. At least, a metal film is formed both on the inner wall of the hole concerned and on the surface of the heat sink 3 confronts the inner wall, and solder is filled between these metal films.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明はコンピュータや通信な
ど、信号処理の高速化が要求される分野に適用できる半
導体チップモジュール（マルチチップモジュール、シン
グルチップモジュール）及びその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor chip module (multi-chip module, single-chip module) applicable to fields requiring high-speed signal processing, such as computers and communications, and a manufacturing method thereof.

【０００２】[0002]

【従来の技術】電子機器の機能の大規模・高速化が求め
られるにつれて、論理ＬＳＩのゲート当りの遅延時間は
数百psと高速化してきた。それに対して、プリント基板
上に多数のＤＩＰやプラグインパッケージを搭載する従
来の実装形態では高速化したＬＳＩの性能を十分に発揮
させることが困難になってきた。その為に、１枚のセラ
ミック基板上に多くのチップを搭載し、高速性能を有す
る高密度実装したマルチチップモジュール方式が開発さ
れ実用されている（ＬＳＩハンドブック、第１版、pp.4
15-416、電子通信学会、１９８４年）。2. Description of the Related Art With the demand for large-scale and high-speed functions of electronic devices, the delay time per gate of a logic LSI has been increased to several hundred ps. On the other hand, in the conventional mounting mode in which a large number of DIPs and plug-in packages are mounted on the printed circuit board, it has become difficult to sufficiently bring out the performance of the accelerated LSI. For this reason, a multi-chip module system, in which many chips are mounted on one ceramic substrate and which has high-speed performance and high-density packaging, has been developed and put into practical use (LSI Handbook, 1st edition, pp.4).
15-416, IEICE, 1984).

【０００３】従来技術としては、ピストンをバネにより
半導体チップに接触させて冷却板に放熱させる構造が知
られている（“Materials/Processing Approaches to P
haseStabilization of Thermally Conductive Pastes
” pp.713-717 、IEEE TRANSACTIONS OF COMPONENTS,H
YBRIDS. AND MANUCFACTURING TECHNOLOGY,VOL.13,NO.4,
DECEMBER1990）。As a conventional technique, there is known a structure in which a piston is brought into contact with a semiconductor chip by a spring to radiate heat to a cooling plate (“Materials / Processing Approaches to P”).
haseStabilization of Thermally Conductive Pastes
”Pp.713-717, IEEE TRANSACTIONS OF COMPONENTS, H
YBRIDS. AND MANUCFACTURING TECHNOLOGY, VOL.13, NO.4,
DECEMBER1990).

【０００４】[0004]

【発明が解決しようとする課題】しかし、ピストンを用
いた半導体チップモジュールは、部品点数が多く、コス
トが極めて高くなるという欠点があった。However, the semiconductor chip module using the piston has a drawback that the number of parts is large and the cost is extremely high.

【０００５】そこで本発明は、少ない部品点数で、良好
な放熱設計ができる半導体チップモジュール及びその製
造方法を提供することを目的とする。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a semiconductor chip module and a method of manufacturing the same, which enables a good heat radiation design with a small number of parts.

【０００６】[0006]

【課題を解決するための手段】上記課題を達成するため
に、本発明に係る半導体チップモジュールは配線部が形
成された基板と、配線部に回路面を向けて実装された半
導体チップと、半導体チップの回路面と反対側に一端部
が接触したヒートシンクと、ヒートシンクの他端部を外
部に露出させる穴が形設され半導体チップを内包したキ
ャップとを備え、少なくとも穴の内壁および内壁と対面
するヒートシンクの表面に金属膜が形成され、これら金
属膜間に接着剤（ハンダなど）が埋め込まれていること
を特徴とする。In order to achieve the above object, a semiconductor chip module according to the present invention includes a substrate on which a wiring portion is formed, a semiconductor chip mounted on the wiring portion with its circuit surface facing, and a semiconductor. The chip has a heat sink whose one end is in contact with the side opposite to the circuit surface, and a cap which has a hole for exposing the other end of the heat sink to the outside and which contains a semiconductor chip, and at least faces the inner wall and the inner wall of the hole. A metal film is formed on the surface of the heat sink, and an adhesive (solder or the like) is embedded between the metal films.

【０００７】また、配線部が形成された基板と、配線部
に回路面を向けて実装された半導体チップと、半導体チ
ップの回路面と反対側に一端部が接触したヒートシンク
と、ヒートシンクの他端部を外部に露出させる穴が形設
され半導体チップを内包したキャップとを備えて構成さ
れ、このキャップがヒートシンクを支持する側壁を有
し、この側壁に穴と連通した注入孔が形設され、側壁お
よびヒートシンクの間に接着剤が埋め込まれていること
を特徴とする。Further, a substrate on which a wiring portion is formed, a semiconductor chip mounted with the circuit surface facing the wiring portion, a heat sink whose one end contacts the side opposite to the circuit surface of the semiconductor chip, and the other end of the heat sink. And a cap that contains a semiconductor chip and has a hole that exposes the portion to the outside, and the cap has a side wall that supports the heat sink, and an injection hole that communicates with the hole is formed in the side wall. An adhesive is embedded between the side wall and the heat sink.

【０００８】さらに、本発明に係る半導体チップモジュ
ールの製造方法は、半導体チップが実装された基板、予
め穴の内壁に金属膜が形成されたキャップ及び予め一端
部に金属膜が形成されたヒートシンクを準備する工程
と、基板にキャップを固着する工程と、ヒートシンクの
一端部をキャップの穴に挿入してヒートシンクの一端部
を半導体チップに接触させる工程と、半導体チップにヒ
ートシンクの一端部を接触させた状態で金属膜間に接着
剤を埋め込み、あるいは側壁の注入孔に接着剤を注入
し、ヒートシンクをキャップに固定すると共にキャップ
を気密封止する工程とを備える。Further, in the method of manufacturing a semiconductor chip module according to the present invention, a substrate on which a semiconductor chip is mounted, a cap having a metal film formed on the inner wall of the hole in advance, and a heat sink having a metal film formed at one end in advance are used. The step of preparing, the step of fixing the cap to the substrate, the step of inserting one end of the heat sink into the hole of the cap to bring one end of the heat sink into contact with the semiconductor chip, and the one end of the heat sink coming into contact with the semiconductor chip In this state, a step of filling an adhesive between the metal films or injecting an adhesive into the injection hole of the side wall to fix the heat sink to the cap and hermetically seal the cap.

【０００９】[0009]

【作用】本発明に係る半導体チップモジュールによる
と、ヒートシンクはキャップ穴の内壁に強固に固着さ
れ、発熱が比較的に大きい半導体チップから発生した熱
は、この半導体チップの上面に接触したヒートシンクの
一端部から他端部（低温部）に伝導する。この熱伝導に
よって、熱はキャップの外部に導かれ、キャップの外で
発散される。According to the semiconductor chip module of the present invention, the heat sink is firmly fixed to the inner wall of the cap hole, and the heat generated from the semiconductor chip that generates a relatively large amount of heat is at one end of the heat sink that is in contact with the upper surface of the semiconductor chip. From one part to the other end (low temperature part). By this heat conduction, heat is guided to the outside of the cap and radiated outside the cap.

【００１０】また、本発明に係る半導体チップモジュー
ルの製造方法では、キャップの穴にヒートシンクの一端
部を挿入すると、例えばヒートシンクの自重によりヒー
トシンクの一端部は半導体チップに押し付けられる。こ
の状態で接着剤がキャップの穴に挿入され、ヒートシン
クが固定される。このヒートシンクを固定する接着剤は
キャップの穴の内壁とヒートシンクの間に隙間なく埋め
込まれ、内外からの空気の流路を遮断する。Further, in the method for manufacturing a semiconductor chip module according to the present invention, when one end of the heat sink is inserted into the hole of the cap, the one end of the heat sink is pressed against the semiconductor chip by the weight of the heat sink. In this state, the adhesive is inserted into the hole of the cap to fix the heat sink. The adhesive for fixing the heat sink is embedded between the heat sink and the inner wall of the hole of the cap without a gap, and blocks the air flow path from the inside and the outside.

【００１１】[0011]

【実施例】以下、本発明の一実施例について、添付図面
を参照して説明する。なお、説明において同一要素には
同一符号を用い、重複する説明は省略する。図１は本発
明の一実施例としてマルチチップモジュールの外観を示
す斜視図であり、図２は実施例に係るマルチチップモジ
ュールをヒートシンクに沿って切断した縦断面図であ
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the accompanying drawings. In the description, the same elements will be denoted by the same reference symbols, without redundant description. FIG. 1 is a perspective view showing the appearance of a multi-chip module as an embodiment of the present invention, and FIG. 2 is a vertical cross-sectional view of the multi-chip module according to the embodiment taken along a heat sink.

【００１２】本実施例に係るマルチチップモジュール
は、下部基板１、上部基板２、ヒートシンク３、キャッ
プ４を含んで構成されている。下部基板１はアルミナ材
で形成され、その側面からは上部基板２により構成され
た電気回路と接続した複数のリードピン７が延びてい
る。また、上部基板２は低誘電率絶縁材料で形成され、
例えば、熱抵抗３℃／Ｗ、サーマルバイヤを併用した３
インチ角のポリイミド多層配線構造を使用することがで
きる（“銅ポリイミド多層配線基板”、HYBRIDS 、Vol.
7, No.1, pp.10-12 参照）。The multi-chip module according to this embodiment comprises a lower substrate 1, an upper substrate 2, a heat sink 3 and a cap 4. The lower substrate 1 is made of an alumina material, and a plurality of lead pins 7 connected to the electric circuit constituted by the upper substrate 2 extend from the side surface of the lower substrate 1. The upper substrate 2 is made of a low dielectric constant insulating material,
For example, 3 with thermal resistance of 3 ° C / W and a thermal via
Inch-square polyimide multi-layer wiring structure can be used (“Copper-polyimide multi-layer wiring board”, HYBRIDS, Vol.
7, No.1, pp.10-12).

【００１３】下部基板１は上部基板１より大きい平板で
構成され、この上面に上部基板２が積み重ねた状態で固
定されている。上部基板２が重なっていない下部基板１
の上面にはキャップ４の縁部が覆い被せられている。し
たがって、キャップ４と下部基板１により、上部基板２
は内包された状態になっている。The lower substrate 1 is composed of a flat plate larger than the upper substrate 1, and the upper substrate 2 is fixed in a stacked state on the upper surface thereof. Lower substrate 1 where upper substrate 2 does not overlap
The edge of the cap 4 is covered on the upper surface of the. Therefore, with the cap 4 and the lower substrate 1, the upper substrate 2
Is in a contained state.

【００１４】上部基板２の表面には電極が露出してお
り、これらの電極と接続する半導体チップ５、６が搭載
されている。半導体チップ５、６は、例えば１０ｍｍ角
ＩＣチップになっており、ワイヤボンディング法あるい
はフェースダウン実装法（フリップチップ実装法）によ
って、上部基板２の表面に形成された電極と接続してい
る。図１及び図２では、半導体チップ５はワイヤボンデ
ィング法で実装されたＩＣチップを示し、半導体チップ
６はフェースダウン実装法で実装されたＩＣチップを示
す。したがって、半導体チップ５の回路面はキャップ４
に面し、半導体チップ６の回路面は上部基板２に面す
る。Electrodes are exposed on the surface of the upper substrate 2, and semiconductor chips 5 and 6 connected to these electrodes are mounted. The semiconductor chips 5 and 6 are, for example, 10 mm square IC chips, and are connected to the electrodes formed on the surface of the upper substrate 2 by a wire bonding method or a face-down mounting method (flip chip mounting method). 1 and 2, the semiconductor chip 5 is an IC chip mounted by the wire bonding method, and the semiconductor chip 6 is an IC chip mounted by the face-down mounting method. Therefore, the circuit surface of the semiconductor chip 5 is the cap 4
, The circuit surface of the semiconductor chip 6 faces the upper substrate 2.

【００１５】キャップ４は、例えば厚さ１ｍｍのコバー
ル（kovar ）で蓋状に形成されており、比較的に発熱量
の大きい半導体チップ６の搭載位置と対応した位置に、
例えば内径６〜８ｍｍ程度の穴４ａが形設されている。
この穴４ａにヒートシンク３の一端部が挿入される。通
常、穴４ａは入口と出口は同一径で形成されるが、出口
と入口の径の大きさを変えてもよい。The cap 4 is formed, for example, in the shape of a lid with a thickness of 1 mm of kovar, and at a position corresponding to the mounting position of the semiconductor chip 6 which generates a relatively large amount of heat,
For example, a hole 4a having an inner diameter of 6 to 8 mm is formed.
One end of the heat sink 3 is inserted into this hole 4a. Normally, the hole 4a has the same diameter at the inlet and the outlet, but the diameters of the outlet and the inlet may be changed.

【００１６】ヒートシンク３は熱伝導率の高い材料（Ａ
ｌ、ＣｕＷ、ＡｌＮ、ＣＢＮ、ダイヤモンドなど）で形
成され、挿入部と放熱部で構成されている。挿入部は上
述した穴４ａに挿入しやすい形状になっており、例えば
棒状になっている。また、放熱部はキャップ４の外部に
晒されるので、自然冷却されやすいように表面積が大き
くなる構造になっており、例えば円盤状になっている。
その為、キャップ４の内部への挿入が簡易であり、半導
体チップ６の上面に接触させることが容易であり、か
つ、キャップ４の外部に半導体チップ６からの熱を効率
良く逃がすことができる。ヒートシンク３と半導体チッ
プ６の接触は面接触であることが望ましいので、半導体
チップ６の上面が平面になっている場合、ヒートシンク
３の先端部は曲面でなく平面になっていることが望まし
い。The heat sink 3 is made of a material (A
1, CuW, AlN, CBN, diamond, etc.) and is composed of an insertion part and a heat dissipation part. The insertion portion has a shape that facilitates insertion into the hole 4a described above, and has, for example, a rod shape. Further, since the heat radiating portion is exposed to the outside of the cap 4, the heat radiating portion has a large surface area so as to be easily cooled naturally, and has a disk shape, for example.
Therefore, the insertion into the inside of the cap 4 is easy, it is easy to make contact with the upper surface of the semiconductor chip 6, and the heat from the semiconductor chip 6 can be efficiently dissipated to the outside of the cap 4. Since the contact between the heat sink 3 and the semiconductor chip 6 is preferably surface contact, when the upper surface of the semiconductor chip 6 is a flat surface, the tip of the heat sink 3 is preferably a flat surface instead of a curved surface.

【００１７】次に、図３および図４を参照して、ヒート
シンクの取付け構造例を説明する。図３はキャップの穴
の周辺部にメッキ法によりメタルコーティングを施した
構造を示す。周辺部に位置するヒートシンク３およびキ
ャップ４にコーティングされるメタルｍは使用するハン
ダｓに対して、ぬれ易い（wettable）性質を有する材料
が使用されている。その為、ボイド（気泡）のないハン
ダ接合が可能になり、キャップ４を十分に気密封止する
ことができる。例えば、Ｓｂ／Ｐｂ系ハンダを使用する
場合にはＡｇＳｎ、ＡｇＰｄなどのメタルを使用するこ
とができる。ハンダｓは、一般的に、熱風、レーザによ
って局所的に加熱・融着されるが、Ｂｉ、Ｃｄ、Ｉｎを
加えた低温ハンダを使用する場合は全体加熱でもよい。Next, an example of a heat sink mounting structure will be described with reference to FIGS. FIG. 3 shows a structure in which a metal coating is applied to the periphery of the hole of the cap by a plating method. The metal m coated on the heat sink 3 and the cap 4 located at the periphery is made of a material having a property of being easily wettable with respect to the solder s to be used. Therefore, soldering without voids (air bubbles) is possible, and the cap 4 can be sufficiently hermetically sealed. For example, when Sb / Pb based solder is used, a metal such as AgSn or AgPd can be used. Generally, the solder s is locally heated and fused by hot air or a laser, but when low-temperature solder containing Bi, Cd, and In is used, it may be entirely heated.

【００１８】図４はキャップがヒートシンクを支持する
側壁を有する構造を示す。この側壁４ｂはキャップの穴
４ａの内壁に沿って上方に筒状に形成され、その側壁に
はキャップの穴４ａと連通した例えば０．５ｍｍ径の注
入孔４ｃが形設されている。ハンダｓは、この注入孔４
ｃから液体の状態で注入され、穴４ａの内壁および側壁
とヒートシンク３との間隙に埋め込まれる。この場合、
ヒートシンク３の一端部が半導体チップ６と接触した状
態を維持したまま、注入孔４ｃが上になるようにキャッ
プ４を約９０度回転させ、ハンダｓを上から流し込むと
容易にハンダｓを穴４ａに注入できる。ヒートシンク３
は、固化したハンダｓにより、半導体チップ６上に一端
部を接触した状態で、キャップ４に固定される。ハンダ
ｓとしては上述した材料、加熱方法を使用できるので、
説明は省略する。FIG. 4 shows a structure in which the cap has sidewalls that support the heat sink. The side wall 4b is formed in a tubular shape upward along the inner wall of the hole 4a of the cap, and an injection hole 4c having a diameter of, for example, 0.5 mm is formed on the side wall thereof so as to communicate with the hole 4a of the cap. Solder s is the injection hole 4
It is injected in a liquid state from c and is embedded in the gap between the inner wall and side wall of the hole 4a and the heat sink 3. in this case,
While keeping one end of the heat sink 3 in contact with the semiconductor chip 6, the cap 4 is rotated about 90 degrees so that the injection hole 4c is on the top, and the solder s is poured from above to easily insert the solder s into the hole 4a. Can be injected into. Heat sink 3
Is fixed to the cap 4 by the solidified solder s with one end contacting the semiconductor chip 6. Since the above-mentioned materials and heating methods can be used as the solder s,
The description is omitted.

【００１９】このように、実施例に係るマルチチップモ
ジュールによると、放熱を要する（発熱量が大きい）半
導体チップだけにヒートシンクが装着されているので、
選択的に、効率良く、マルチチップモジュールの放熱が
可能になっている。As described above, according to the multi-chip module of the embodiment, since the heat sink is attached only to the semiconductor chip that requires heat dissipation (large heat generation amount),
Selectively and efficiently, it is possible to dissipate heat from the multi-chip module.

【００２０】この場合、ヒートシンクは１個の半導体チ
ップに対して１個装着され、ヒートシンクの一端部は挿
入方向に長さの調節ができる構造になっているので、基
板面からの高さが異なる複数の半導体チップが基板に実
装された場合でも、個々の半導体チップにヒートシンク
が確実に装着される。In this case, one heat sink is attached to one semiconductor chip, and one end portion of the heat sink has a structure in which the length can be adjusted in the insertion direction, so that the height from the substrate surface is different. Even when a plurality of semiconductor chips are mounted on the substrate, the heat sink is surely attached to each semiconductor chip.

【００２１】また、個々の半導体チップに対して個別的
にヒートシンクが装着されるので、フェイスダウン法で
実装された半導体チップ、及びワイヤボンディング法で
実装された半導体チップが混在したマルチチップモジュ
ールに適用することができ、実用性が高い。Further, since the heat sink is individually attached to each semiconductor chip, the present invention is applied to a multi-chip module in which semiconductor chips mounted by the face-down method and semiconductor chips mounted by the wire bonding method are mixed. It is possible and highly practical.

【００２２】なお、この注入孔４ｃの形状は円形、多角
形、楕円形でもよく、注入孔４ｃをヒートシンク３に対
して斜めに形設してもよい。例えば注入孔４ｃをヒート
シンク３に対して４５度に傾けて形成しておくと、キャ
ップ４を約４５度回転させるだけで注入孔４ｃは上に向
く。この場合、ヒートシンク３の自重が部分的に半導体
チップ６に付加されたままなので、ヒートシンク３の先
端が半導体チップ６に接触した状態を容易に維持するこ
とができる。The shape of the injection hole 4c may be circular, polygonal or elliptical, and the injection hole 4c may be formed obliquely with respect to the heat sink 3. For example, if the injection hole 4c is formed to be inclined with respect to the heat sink 3 by 45 degrees, the injection hole 4c faces upward only by rotating the cap 4 by about 45 degrees. In this case, since the weight of the heat sink 3 is still partially added to the semiconductor chip 6, the state where the tip of the heat sink 3 is in contact with the semiconductor chip 6 can be easily maintained.

【００２３】また、この注入孔４ｃの近傍に位置するヒ
ートシンク３の一端部に貫通孔を形成しておいてもよ
い。ハンダｓが貫通孔を通って反対側の穴４ａの内壁に
到達するので、ハンダｓの回り込みが良好になる。A through hole may be formed at one end of the heat sink 3 located near the injection hole 4c. Since the solder s reaches the inner wall of the hole 4a on the opposite side through the through hole, the sneaking of the solder s becomes good.

【００２４】次に、本実施例に係るマルチチップモジュ
ールの製造方法を説明する。このマルチチップモジュー
ルは、半導体チップ６が実装された基板２、予め穴４ａ
の内壁にメタルｍがコーティングされたキャップ４及び
予め一端部にメタルｍがコーティングされたヒートシン
ク３を準備した後、例えば、 下部基板１に固定され
た上部基板２の上面をキャップ４で内包する工程、
ヒートシンク３の一端をキャップの穴４に挿入し、その
先端を半導体チップ６の上面に接触させる工程、 ヒ
ートシンク３と半導体チップ６が接触した状態で、キャ
ップの穴４ａの内壁とヒートシンク３の隙間あるいは側
壁４ｂの注入孔４ｃにハンダを注入することにより、ヒ
ートシンク３をキャップ４に固定すると共にキャップ４
を気密封止する工程を経てパッケージ化される。Next, a method of manufacturing the multichip module according to this embodiment will be described. This multi-chip module includes a substrate 2 on which a semiconductor chip 6 is mounted and holes 4a in advance.
A step of preparing a cap 4 whose inner wall is coated with metal m and a heat sink 3 whose one end is coated with metal m in advance, and then, for example, includes the upper surface of the upper substrate 2 fixed to the lower substrate 1 with the cap 4. ,
The step of inserting one end of the heat sink 3 into the hole 4 of the cap and bringing its tip into contact with the upper surface of the semiconductor chip 6, in the state where the heat sink 3 and the semiconductor chip 6 are in contact, the gap between the inner wall of the hole 4a of the cap and the heat sink 3 or By injecting solder into the injection hole 4c of the side wall 4b, the heat sink 3 is fixed to the cap 4 and the cap 4
Are hermetically sealed and packaged.

【００２５】この場合、ハンダを注入する際、ヒートシ
ンク３の一端部はヒートシンク３の自重により半導体チ
ップ６と自動的に接触した状態になっているので、簡単
にキャップ４にヒートシンク３を固定することができ
る。In this case, when the solder is poured, one end of the heat sink 3 is automatically in contact with the semiconductor chip 6 due to the weight of the heat sink 3, so that the heat sink 3 can be easily fixed to the cap 4. You can

【００２６】また、ハンダはヒートシンク３とキャップ
の穴４ａの内壁に隙間なく埋め込まれるので、キャップ
４を気密封止することができる。特に、上部基板２とし
てポリイミド／Ｃｕなどの薄膜多層基板を用いる場合、
ポリイミド自体に吸湿性があるので、気密封止が重要に
なってくる。この場合、ハンダは熱伝導率が高いのでキ
ャップ自体もヒートシンクとして機能させることができ
る。Further, since the solder is embedded in the heat sink 3 and the inner wall of the hole 4a of the cap without a gap, the cap 4 can be hermetically sealed. In particular, when a thin film multilayer substrate such as polyimide / Cu is used as the upper substrate 2,
Since polyimide itself has a hygroscopic property, hermetic sealing becomes important. In this case, since the solder has high thermal conductivity, the cap itself can also function as a heat sink.

【００２７】なお、本発明は上記実施例に限定されるも
のではない。本実施例では、ワイヤボンディング法で実
装された半導体チップ及びフェイスダウン法で実装され
た半導体チップを含み、フェイスダウン法で実装された
半導体チップにヒートシンクを装着したマルチチップモ
ジュールを一例として説明したが、単一の半導体チップ
を搭載した半導体チップモジュールに適用することがで
き、また、ヒートシンクが装着されないフリップチップ
を含んでもよい。さらに、キャップの穴の形状は円形に
限らず、ヒートシンクの一端部とほぼ同形であれば方形
でも多角形でもよい。The present invention is not limited to the above embodiment. In this embodiment, the multi-chip module including the semiconductor chip mounted by the wire bonding method and the semiconductor chip mounted by the face-down method, and the heat sink mounted on the semiconductor chip mounted by the face-down method has been described as an example. The present invention can be applied to a semiconductor chip module mounting a single semiconductor chip, and may include a flip chip to which a heat sink is not mounted. Further, the shape of the hole of the cap is not limited to a circular shape, and may be a square shape or a polygonal shape as long as it is substantially the same shape as one end of the heat sink.

【００２８】[0028]

【発明の効果】本発明は、以上説明したように構成され
ているので、マルチチップモジュール及びシングルチッ
プモジュールにも適用でき、部品点数が少なく、良好な
放熱設計が可能な半導体チップモジュールを提供するこ
とができる。Since the present invention is configured as described above, it can be applied to a multi-chip module and a single-chip module, has a small number of parts, and provides a semiconductor chip module capable of excellent heat dissipation design. be able to.

【００２９】また、本発明をマルチチップモジュールに
適用したときには、フェイスダウンボンディングの高さ
によるバラツキを許容することができ、信頼性が向上す
る。さらに、半導体チップモジュールの部品点数が少な
いので、製造工程が少なく、半導体チップモジュールの
低コスト化が可能になる。Further, when the present invention is applied to a multi-chip module, variations due to the height of face-down bonding can be allowed, and reliability is improved. Furthermore, since the number of parts of the semiconductor chip module is small, the number of manufacturing steps is small, and the cost of the semiconductor chip module can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の一実施例に係るマルチチップモジュー
ルの外観を示す斜視図である。FIG. 1 is a perspective view showing an appearance of a multi-chip module according to an embodiment of the present invention.

【図２】本発明の一実施例に係るマルチチップモジュー
ルをヒートシンクに沿って切断した縦断面図である。FIG. 2 is a vertical cross-sectional view of a multi-chip module according to an embodiment of the present invention cut along a heat sink.

【図３】本発明の一実施例に係るマルチチップモジュー
ルに使用できるヒートシンクの取付け構造例を示す縦断
面図である。FIG. 3 is a vertical cross-sectional view showing a mounting structure example of a heat sink that can be used in a multi-chip module according to an embodiment of the present invention.

【図４】本発明の一実施例に係るマルチチップモジュー
ルに使用できるヒートシンクの他の取付け構造例を示す
縦断面図である。FIG. 4 is a vertical cross-sectional view showing another mounting structure example of the heat sink that can be used in the multi-chip module according to the embodiment of the present invention.

【符号の説明】 １…下部基板、２…上部基板、３…ヒートシンク、４…
キャップ、５、６…半導体チップ、７…リードピン、ｍ
…メタル、ｓ…ハンダ。[Explanation of Codes] 1 ... Lower substrate, 2 ... Upper substrate, 3 ... Heat sink, 4 ...
Cap, 5, 6 ... Semiconductor chip, 7 ... Lead pin, m
... metal, s ... solder.

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】 配線部が形成された基板と、前記配線部
に回路面を向けて実装された半導体チップと、前記半導
体チップの回路面と反対側で一端部が接触したヒートシ
ンクと、前記ヒートシンクの他端部を外部に露出させる
穴が形設され前記半導体チップを内包したキャップとを
備えて構成され、 少なくとも前記穴の内壁および前記内壁と対面するヒー
トシンクの表面に金属膜が形成され、前記金属膜間に接
着剤が埋め込まれていることを特徴とする半導体チップ
モジュール。1. A substrate on which a wiring portion is formed, a semiconductor chip mounted with the circuit surface facing the wiring portion, a heat sink whose one end is in contact on the side opposite to the circuit surface of the semiconductor chip, and the heat sink. A cap formed by forming a hole that exposes the other end of the semiconductor chip to the outside, and forming a metal film on at least the inner wall of the hole and the surface of the heat sink facing the inner wall, A semiconductor chip module in which an adhesive is embedded between metal films. 【請求項２】 請求項１記載の半導体チップモジュール
を製造する方法において、 前記半導体チップが実装された基板、予め前記穴の内壁
に金属膜が形成されたキャップ及び予め一端部に金属膜
が形成されたヒートシンクを準備する工程と、前記基板
にキャップを固着する工程と、前記ヒートシンクの一端
部を前記キャップの穴に挿入して前記ヒートシンクの一
端部を前記半導体チップに接触させる工程と、前記半導
体チップに前記ヒートシンクの一端部を接触させた状態
で前記金属膜間に接着剤を埋め込み、前記ヒートシンク
を前記キャップに固定すると共に前記キャップを気密封
止する工程とを備える半導体チップモジュールの製造方
法。2. The method of manufacturing a semiconductor chip module according to claim 1, wherein the substrate on which the semiconductor chip is mounted, a cap having a metal film formed on the inner wall of the hole in advance, and a metal film having one end formed in advance are formed. A heatsink, a step of fixing a cap to the substrate, a step of inserting one end of the heatsink into a hole of the cap to bring the one end of the heatsink into contact with the semiconductor chip, and the semiconductor A method of manufacturing a semiconductor chip module, comprising: embedding an adhesive between the metal films in a state where one end of the heat sink is in contact with a chip, fixing the heat sink to the cap, and hermetically sealing the cap. 【請求項３】 配線部が形成された基板と、前記配線部
に回路面を向けて実装された半導体チップと、前記半導
体チップの回路面と反対側に一端部が接触したヒートシ
ンクと、前記ヒートシンクの他端部を外部に露出させる
穴が形設され前記半導体チップを内包したキャップとを
備えて構成され、 前記キャップが、前記ヒートシンクを支持する側壁を有
し、前記側壁に前記穴と連通した注入孔が形設され、前
記側壁および前記ヒートシンクの間に接着剤が埋め込ま
れていることを特徴とする半導体チップモジュール。3. A substrate on which a wiring portion is formed, a semiconductor chip mounted with the circuit surface facing the wiring portion, a heat sink whose one end is in contact with the side opposite to the circuit surface of the semiconductor chip, and the heat sink. And a cap that includes the semiconductor chip therein and has a hole that exposes the other end of the semiconductor chip to the outside. The cap has a side wall that supports the heat sink, and the side wall communicates with the hole. A semiconductor chip module, wherein an injection hole is formed, and an adhesive is embedded between the side wall and the heat sink. 【請求項４】 請求項３記載の半導体チップモジュール
を製造する方法において、 前記半導体チップが実装された基板、前記キャップ及び
前記ヒートシンクを準備する工程と、前記基板にキャッ
プを固着する工程と、前記ヒートシンクの一端部を前記
キャップの穴に挿入して前記ヒートシンクの一端部を前
記半導体チップに接触させる工程と、前記半導体チップ
に前記ヒートシンクの一端部を接触させた状態で前記側
壁の注入孔に接着剤を注入し、前記ヒートシンクを前記
キャップに固定すると共に前記キャップを気密封止する
工程とを備える半導体チップモジュールの製造方法。4. The method for manufacturing a semiconductor chip module according to claim 3, wherein a step of preparing a substrate on which the semiconductor chip is mounted, the cap and the heat sink, a step of fixing the cap to the substrate, A step of inserting one end of the heat sink into the hole of the cap to bring the one end of the heat sink into contact with the semiconductor chip; and a step of adhering the one end of the heat sink to the injection hole of the side wall with the semiconductor chip in contact with the one end of the heat sink. A step of injecting a chemical, fixing the heat sink to the cap, and hermetically sealing the cap.
JP17272491A 1991-06-18 1991-07-12 Semiconductor chip module and manufacture thereof Pending JPH0521669A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP17272491A JPH0521669A (en) 1991-07-12 1991-07-12 Semiconductor chip module and manufacture thereof
CA002070743A CA2070743A1 (en) 1991-06-18 1992-06-09 Semiconductor chip module and method for manufacturing the same
AU18109/92A AU661846B2 (en) 1991-06-18 1992-06-10 Semiconductor chip module and method for manufacturing the same
EP19920110250 EP0523387A3 (en) 1991-06-18 1992-06-17 Semiconductor chip module and method for manufacturing the same
KR1019920010553A KR930001387A (en) 1991-06-18 1992-06-18 Semiconductor chip module and manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17272491A JPH0521669A (en) 1991-07-12 1991-07-12 Semiconductor chip module and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH0521669A true JPH0521669A (en) 1993-01-29

Family

ID=15947157

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17272491A Pending JPH0521669A (en) 1991-06-18 1991-07-12 Semiconductor chip module and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH0521669A (en)

Similar Documents

Publication Publication Date Title
US5525548A (en) Process of fixing a heat sink to a semiconductor chip and package cap
US5471366A (en) Multi-chip module having an improved heat dissipation efficiency
US4849857A (en) Heat dissipating interconnect tape for use in tape automated bonding
US4827376A (en) Heat dissipating interconnect tape for use in tape automated bonding
US7061080B2 (en) Power module package having improved heat dissipating capability
US6330158B1 (en) Semiconductor package having heat sinks and method of fabrication
US5525835A (en) Semiconductor chip module having an electrically insulative thermally conductive thermal dissipator directly in contact with the semiconductor element
JPH0521669A (en) Semiconductor chip module and manufacture thereof
AU661846B2 (en) Semiconductor chip module and method for manufacturing the same
JPH0521660A (en) Semiconductor chip module and manufacture thereof
JPH0521661A (en) Semiconductor chip module
JPH0521662A (en) Semiconductor chip module and manufacture thereof
JPS6151427B2 (en)
JPH0521671A (en) Semiconductor chip module and manufacture thereof
KR100290785B1 (en) Method for fabricating chip size package
JPH0547967A (en) Semiconductor chip module
JPH0393259A (en) Semiconductor device
JP2830375B2 (en) Semiconductor element mounting method
JPS6184043A (en) Plug-in package
JP2814006B2 (en) Substrate for mounting electronic components
JP3447504B2 (en) Package for semiconductor device
JPH0547974A (en) Semiconductor chip module
JPS61150250A (en) Semiconductor device
JPH09275172A (en) Semiconductor device and mounting structure therefor
JPH09275169A (en) Semiconductor device mounting structure