JPH0521649A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0521649A JPH0521649A JP17078391A JP17078391A JPH0521649A JP H0521649 A JPH0521649 A JP H0521649A JP 17078391 A JP17078391 A JP 17078391A JP 17078391 A JP17078391 A JP 17078391A JP H0521649 A JPH0521649 A JP H0521649A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor chip
- metal plate
- recess
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【構成】表面が絶縁被膜６で覆われた金属板５上に、導
体パターン７を形成し、中央に凹部を設けて金属基板８
を作る。金属基板８の凹部の底に半導体チップ２をダイ
ボンディングし、半導体チップ２の電極と導体パターン
７の電極とを細い金線９をワイヤボンディングして接続
する。金属基板８の凹部に樹脂３を充填して半導体チッ
プ２と金線９とを樹脂封止する。 【効果】半導体チップ２からの熱が金属基板８を伝って
能率よく外部へ放出されるので、極めて熱抵抗の小さい
パッケージを持つ半導体装置を実現することができる。
体パターン７を形成し、中央に凹部を設けて金属基板８
を作る。金属基板８の凹部の底に半導体チップ２をダイ
ボンディングし、半導体チップ２の電極と導体パターン
７の電極とを細い金線９をワイヤボンディングして接続
する。金属基板８の凹部に樹脂３を充填して半導体チッ
プ２と金線９とを樹脂封止する。 【効果】半導体チップ２からの熱が金属基板８を伝って
能率よく外部へ放出されるので、極めて熱抵抗の小さい
パッケージを持つ半導体装置を実現することができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に樹脂によって封止した型の半導体装置に関する。
に樹脂によって封止した型の半導体装置に関する。
【０００２】
【従来の技術】従来のこの種の半導体装置の一例を図３
（ａ）に示す。図３（ａ）を参照すると、この半導体装
置は、リードフレームのアイランド１上に半導体チップ
２がダイボンディングされ、樹脂３が、例えばトランス
ファモールド法により成型されて半導体チップ２を覆う
構造の樹脂封止構造になっている。リードフレームの外
部リード４は、表面実装が可能なようにフラットパッケ
ージタイプ、例えば、ＱＦＰ（クワッド・フラット・パ
ッケージ；ｑｕａｄ ｆｌａｔ ｐａｃｋａｇｅ）型や
ＳＯＰ（スモール・アウトライン・パッケージ；ｓｍａ
ｌｌｏｕｔｌｉｎｅ ｐａｃｋａｇｅ）型に成型されて
いる。あるいは、図３（ｂ）に示すように、外部リード
４が内向に折り曲げられ、Ｊリードと呼ばれる形状に成
形されたパッケージもある。 従来の半導体装置は、外
部リード４の形状としては上に述べたような各種のもの
があるが、いずれのものにおいても、半導体チップ２が
樹脂３で取り囲まれた構造になっている。
（ａ）に示す。図３（ａ）を参照すると、この半導体装
置は、リードフレームのアイランド１上に半導体チップ
２がダイボンディングされ、樹脂３が、例えばトランス
ファモールド法により成型されて半導体チップ２を覆う
構造の樹脂封止構造になっている。リードフレームの外
部リード４は、表面実装が可能なようにフラットパッケ
ージタイプ、例えば、ＱＦＰ（クワッド・フラット・パ
ッケージ；ｑｕａｄ ｆｌａｔ ｐａｃｋａｇｅ）型や
ＳＯＰ（スモール・アウトライン・パッケージ；ｓｍａ
ｌｌｏｕｔｌｉｎｅ ｐａｃｋａｇｅ）型に成型されて
いる。あるいは、図３（ｂ）に示すように、外部リード
４が内向に折り曲げられ、Ｊリードと呼ばれる形状に成
形されたパッケージもある。 従来の半導体装置は、外
部リード４の形状としては上に述べたような各種のもの
があるが、いずれのものにおいても、半導体チップ２が
樹脂３で取り囲まれた構造になっている。
【０００３】
【発明が解決しようとする課題】上述したように従来の
半導体装置では、外装としての樹脂を、例えばエポキシ
系の樹脂をトランスファモールド法にて成形している。
このため、半導体チップ３からの発熱量が大きい場合、
樹脂３または、リードフレームを通して熱が放出される
が、一般的には熱伝導性が悪いため、熱抵抗が大きくな
るという問題点がある。
半導体装置では、外装としての樹脂を、例えばエポキシ
系の樹脂をトランスファモールド法にて成形している。
このため、半導体チップ３からの発熱量が大きい場合、
樹脂３または、リードフレームを通して熱が放出される
が、一般的には熱伝導性が悪いため、熱抵抗が大きくな
るという問題点がある。
【０００４】例えば、樹脂部分の寸法が２０×１４×
２．７ｍｍであり、外部端子数が６４本のいわゆる６４
ピンＱＦＰ型半導体装置で、リードフレームの材質とし
て４２合金（Ｎｉ４２％ Ｆｅ５８％）を使用した場
合、その熱抵抗は１２０〜１８０℃／Ｗにもなる。
２．７ｍｍであり、外部端子数が６４本のいわゆる６４
ピンＱＦＰ型半導体装置で、リードフレームの材質とし
て４２合金（Ｎｉ４２％ Ｆｅ５８％）を使用した場
合、その熱抵抗は１２０〜１８０℃／Ｗにもなる。
【０００５】
【課題を解決するための手段】本発明の半導体装置は、
表面が絶縁被膜で覆われた金属板上に所定の導体パター
ンが形成され所定個所に凹部が設けられてなる金属基板
の、前記凹部内に半導体チップを固着し、前記半導体チ
ップ上の電極と前記金属基板の導体パターン上の電極と
をワイヤボンディング法により接続し、前記凹部に樹脂
を充填し樹脂封止したことを特徴とする。
表面が絶縁被膜で覆われた金属板上に所定の導体パター
ンが形成され所定個所に凹部が設けられてなる金属基板
の、前記凹部内に半導体チップを固着し、前記半導体チ
ップ上の電極と前記金属基板の導体パターン上の電極と
をワイヤボンディング法により接続し、前記凹部に樹脂
を充填し樹脂封止したことを特徴とする。
【０００６】
【実施例】次に本発明の最適な実施例について図面を参
照して説明する。図１（ａ）は本発明の第１の実施例の
半導体装置の断面図である。図１（ｂ）は、樹脂封止す
る前の状態を示す斜視図である。図１（ａ）および
（ｂ）を参照すると、本実施例は以下のようにして作ら
れる。先ず、金属板５上に絶縁被膜６を形成した後、こ
の絶縁被膜６上に導体パターン７を形成し、中央部に凹
部を設けて金属基板８を作る。次に、この凹部の底に半
導体チップ２をダイボンディングし、細い金線９にて半
導体チップ２の電極と導体パターン７上の電極とをワイ
ヤボンディングして接続する。最後に樹脂３を凹部に流
し込んで半導体チップ２と金線９とを樹脂封止して本実
施例の半導体装置を完成する。
照して説明する。図１（ａ）は本発明の第１の実施例の
半導体装置の断面図である。図１（ｂ）は、樹脂封止す
る前の状態を示す斜視図である。図１（ａ）および
（ｂ）を参照すると、本実施例は以下のようにして作ら
れる。先ず、金属板５上に絶縁被膜６を形成した後、こ
の絶縁被膜６上に導体パターン７を形成し、中央部に凹
部を設けて金属基板８を作る。次に、この凹部の底に半
導体チップ２をダイボンディングし、細い金線９にて半
導体チップ２の電極と導体パターン７上の電極とをワイ
ヤボンディングして接続する。最後に樹脂３を凹部に流
し込んで半導体チップ２と金線９とを樹脂封止して本実
施例の半導体装置を完成する。
【０００７】本実施例によれば、６４ピンＱＦＰ型半導
体装置で比較した場合、従来の半導体装置では熱抵抗が
１２０〜１８０℃／Ｗであったのに対して、本実施例の
半導体装置では５０〜９０℃／Ｗ程度の熱抵抗であって
約１／２に小さくすることができた。
体装置で比較した場合、従来の半導体装置では熱抵抗が
１２０〜１８０℃／Ｗであったのに対して、本実施例の
半導体装置では５０〜９０℃／Ｗ程度の熱抵抗であって
約１／２に小さくすることができた。
【０００８】次に本発明の第２の実施例について説明す
る。図２（ａ）は、本発明の第２の実施例の半導体装置
がヒートシンクに取り付けられた状態を示す断面図であ
る。
る。図２（ａ）は、本発明の第２の実施例の半導体装置
がヒートシンクに取り付けられた状態を示す断面図であ
る。
【０００９】図２（ａ）を参照すると、本実施例が図１
に示す第１の実施例と異なるのは、金属基板８の凹部
の、半導体チップ２がダイボンディングされている部分
の構造である。本実施例の金属基板８では、半導体チッ
プ２の下部付近の絶縁被膜６が取り除かれ、半導体チッ
プ２が直接金属板５にダイボンディングされている。従
って、本実施例の半導体装置では、半導体チップ２から
の熱放散がさらに能率よく行なわれている。
に示す第１の実施例と異なるのは、金属基板８の凹部
の、半導体チップ２がダイボンディングされている部分
の構造である。本実施例の金属基板８では、半導体チッ
プ２の下部付近の絶縁被膜６が取り除かれ、半導体チッ
プ２が直接金属板５にダイボンディングされている。従
って、本実施例の半導体装置では、半導体チップ２から
の熱放散がさらに能率よく行なわれている。
【００１０】次に、本発明の第３の実施例について述べ
る。図２（ｂ）は、本発明の第３の実施例の構造を示す
断面図である。図２（ｂ）を参照すると、本実施例の半
導体装置は、金属基板８の端部１０が、中央の凹部とは
反対の方向に折り曲げられているという特徴を持ってい
る。このようにすると、この半導体装置を、例えばプリ
ント配線基板などの実装基板に実装する時に、たとえ金
属板の端部に加工時のばりなどがあっても、このばりに
よって実装基板上の回路パターンが傷つけられるような
ことがない。このようなことは、近年、実装基板の回路
パターンが複雑で細密になってきている状況のもとで
は、非常に大きな利点である。
る。図２（ｂ）は、本発明の第３の実施例の構造を示す
断面図である。図２（ｂ）を参照すると、本実施例の半
導体装置は、金属基板８の端部１０が、中央の凹部とは
反対の方向に折り曲げられているという特徴を持ってい
る。このようにすると、この半導体装置を、例えばプリ
ント配線基板などの実装基板に実装する時に、たとえ金
属板の端部に加工時のばりなどがあっても、このばりに
よって実装基板上の回路パターンが傷つけられるような
ことがない。このようなことは、近年、実装基板の回路
パターンが複雑で細密になってきている状況のもとで
は、非常に大きな利点である。
【００１１】
【発明の効果】以上説明したように、本発明の半導体装
置で金属基板上に半導体チップを取り付けるので、半導
体チップからの熱が金属基板を伝わって能率よく外部へ
放出されやすい。従って本発明によれば、熱抵抗のきわ
めて小さなパッケージを持つ半導体装置を実現すること
ができる。
置で金属基板上に半導体チップを取り付けるので、半導
体チップからの熱が金属基板を伝わって能率よく外部へ
放出されやすい。従って本発明によれば、熱抵抗のきわ
めて小さなパッケージを持つ半導体装置を実現すること
ができる。
【図１】分図（ａ）は、本発明の第１の実施例による半
導体装置の構造を示す断面図である。分図（ｂ）は、図
１（ａ）に示す第１の実施例の、樹脂封止前の状態を示
す斜視図である。
導体装置の構造を示す断面図である。分図（ｂ）は、図
１（ａ）に示す第１の実施例の、樹脂封止前の状態を示
す斜視図である。
【図２】分図（ａ）は、本発明の第２の実施例による半
導体装置の構造を示す断面図である。分図（ｂ）は、本
発明の第３の実施例による半導体装置の構造を示す断面
図である。
導体装置の構造を示す断面図である。分図（ｂ）は、本
発明の第３の実施例による半導体装置の構造を示す断面
図である。
【図３】分図（ａ）は、従来の半導体装置の一例の構造
を示す断面図である。分図（ｂ）は、従来の半導体装置
の他の例の構造を示す断面図である。
を示す断面図である。分図（ｂ）は、従来の半導体装置
の他の例の構造を示す断面図である。
１ アイランド
２ 半導体チップ
３ 樹脂
４ 外部リード
５ 金属板
６ 絶縁被膜
７ 導体パターン
８ 金属基板
９ 金線
１０ 端部
Claims (2)
- 【請求項１】 表面が絶縁被膜で覆われた金属板上に所
定の導体パターンが形成され所定個所に凹部が設けられ
てなる金属基板の、前記凹部内に半導体チップを固着
し、前記半導体チップ上の電極と前記金属基板の導体パ
ターン上の電極とをワイヤボンディング法により接続
し、前記凹部に樹脂を充填し樹脂封止したことを特徴と
する半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、前
記金属基板の端部を前記凹部と反対方向に曲げたことを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17078391A JPH0521649A (ja) | 1991-07-11 | 1991-07-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17078391A JPH0521649A (ja) | 1991-07-11 | 1991-07-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0521649A true JPH0521649A (ja) | 1993-01-29 |
Family
ID=15911289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17078391A Pending JPH0521649A (ja) | 1991-07-11 | 1991-07-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0521649A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6084292A (en) * | 1997-08-19 | 2000-07-04 | Mitsubishi Denki Kabushiki Kaisha | Lead frame and semiconductor device using the lead frame |
| US8829557B2 (en) * | 2011-04-08 | 2014-09-09 | Lg Innotek Co., Ltd. | Light emitting device module and lighting system including the same |
| US8969885B2 (en) * | 2011-05-30 | 2015-03-03 | Lg Innotek Co., Ltd. | Light emitting device module and lighting system including the same |
-
1991
- 1991-07-11 JP JP17078391A patent/JPH0521649A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6084292A (en) * | 1997-08-19 | 2000-07-04 | Mitsubishi Denki Kabushiki Kaisha | Lead frame and semiconductor device using the lead frame |
| US8829557B2 (en) * | 2011-04-08 | 2014-09-09 | Lg Innotek Co., Ltd. | Light emitting device module and lighting system including the same |
| US8969885B2 (en) * | 2011-05-30 | 2015-03-03 | Lg Innotek Co., Ltd. | Light emitting device module and lighting system including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| US6764880B2 (en) | Semiconductor package and fabricating method thereof | |
| US5521429A (en) | Surface-mount flat package semiconductor device | |
| US6028356A (en) | Plastic-packaged semiconductor integrated circuit | |
| US6396129B1 (en) | Leadframe with dot array of silver-plated regions on die pad for use in exposed-pad semiconductor package | |
| JPH1174404A (ja) | ボールグリッドアレイ型半導体装置 | |
| US8395246B2 (en) | Two-sided die in a four-sided leadframe based package | |
| JPS6042620B2 (ja) | 半導体装置の封止体 | |
| JP2708309B2 (ja) | マルチチップ型半導体装置 | |
| JPH08139218A (ja) | 混成集積回路装置およびその製造方法 | |
| JPH09307051A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH03174749A (ja) | 半導体装置 | |
| JPH0521649A (ja) | 半導体装置 | |
| US6051784A (en) | Semiconductor package | |
| JPH0661408A (ja) | 表面実装型半導体装置 | |
| JP2691799B2 (ja) | リードフレームに接合された介在ダイ取付基板を有する集積回路パッケージ設計 | |
| KR100474193B1 (ko) | 비지에이패키지및그제조방법 | |
| JP2690248B2 (ja) | 表面実装型半導体装置 | |
| KR19990086280A (ko) | 반도체 패키지 | |
| KR200179419Y1 (ko) | 반도체패키지 | |
| JPH11354673A (ja) | 半導体装置 | |
| KR200172710Y1 (ko) | 칩 크기의 패키지 | |
| KR0124827Y1 (ko) | 기판실장형 반도체 패키지 | |
| JPS5923531A (ja) | 半導体装置 | |
| JPH0758161A (ja) | フィルムキャリヤ及びこのフィルムキャリヤを用いた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990406 |