JPH05207752A - Controller for clamped neutral point type power converter - Google Patents
Controller for clamped neutral point type power converterInfo
- Publication number
- JPH05207752A JPH05207752A JP4011112A JP1111292A JPH05207752A JP H05207752 A JPH05207752 A JP H05207752A JP 4011112 A JP4011112 A JP 4011112A JP 1111292 A JP1111292 A JP 1111292A JP H05207752 A JPH05207752 A JP H05207752A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- command value
- voltage command
- circuit
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、交流電力を直流電力に
変換するパルス幅変調制御（ＰＷＭ制御）コンバータ
や、直流電力を交流電力に変換するＰＷＭ制御インバー
タ等に適用されるもので、３レベルの出力電圧を発生す
る中性点クランプ式電力変換器の制御装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is applied to a pulse width modulation control (PWM control) converter for converting AC power into DC power, a PWM control inverter for converting DC power into AC power, and the like. The present invention relates to a control device for a neutral point clamp type power converter that generates a level output voltage.
【０００２】[0002]
【従来の技術】図８は、中性点クランプ式インバータの
主回路構成図を示す。図は１相分（Ｕ相分）を示し、３
相出力インバータの場合、Ｖ，Ｗ相も同様に構成され
る。2. Description of the Related Art FIG. 8 shows a main circuit configuration diagram of a neutral point clamp type inverter. The figure shows one phase (U phase) and 3
In the case of a phase output inverter, the V and W phases are similarly configured.
【０００３】図中、Ｖd1，Ｖd2は直流電圧源、Ｓ1 〜Ｓ
4 は自己消弧素子、Ｄ1 〜Ｄ4 はフリーホイーリングダ
イオード、Ｄ5 ，Ｄ6 クランプ用ダイオード、ＬＯＡＤ
は負荷である。In the figure, Vd1 and Vd2 are DC voltage sources, and S1 to S
4 is a self-extinguishing element, D1 to D4 are freewheeling diodes, D5 and D6 clamp diodes, LOAD
Is the load.
【０００４】このインバータの出力電圧Ｖu は、４つの
素子Ｓ1 〜Ｓ4 をオン、オフさせることによって、次の
ように変化する。ただし、全体の直流電圧をＶd とし、
Ｖd1＝Ｖd2＝Ｖd ／２とする。すなわち、 Ｓ1 とＳ2 がオンのとき、Ｖu ＝＋Ｖd ／２ Ｓ2 とＳ3 がオンのとき、Ｖu ＝０ Ｓ3 とＳ4 がオンのとき、Ｖu ＝−Ｖd ／２The output voltage Vu of this inverter changes as follows by turning on and off the four elements S1 to S4. However, the total DC voltage is Vd,
Vd1 = Vd2 = Vd / 2. That is, when S1 and S2 are on, Vu = + Vd / 2 When S2 and S3 are on, Vu = 0 When S3 and S4 are on, Vu = -Vd / 2
【０００５】となる。この時、素子は２個ずつオンさせ
なければならない。素子が３個同時にオンになると、直
流電源を短絡し、過電流によって素子を破壊してしま
う。例えば、Ｓ1 〜Ｓ3 にオン信号が入ると、直流電圧
Ｖd1を素子Ｓ1 →Ｓ2 →Ｓ3 →ダイオードＤ6 で短絡
し、過大な短絡電流が素子に流れ、素子を壊してしま
う。[0005] At this time, two devices must be turned on each. When three elements are turned on at the same time, the direct current power supply is short-circuited and the elements are destroyed by the overcurrent. For example, when an ON signal is input to S1 to S3, the DC voltage Vd1 is short-circuited by the element S1.fwdarw.S2.fwdarw.S3.fwdarw.diode D6, and an excessive short-circuit current flows through the element, destroying the element.
【０００６】このような直流短絡を防止するため、素子
Ｓ1 とＳ3 を逆動作させ、素子Ｓ2とＳ4 を逆動作させ
ている。すなわち、Ｓ1 がオンのときはＳ3 をオフさ
せ、Ｓ3 がオンのときはＳ1 をオフさせている。同様
に、Ｓ2 がオンのときはＳ4 をオフさせ、Ｓ4 がオンの
ときはＳ2 をオフさせている。図９は、中性点クランプ
式インバータの従来のパルス幅変調制御法を説明するた
めのタイムチャート図である。In order to prevent such a DC short circuit, the elements S1 and S3 are operated in reverse and the elements S2 and S4 are operated in reverse. That is, when S1 is on, S3 is turned off, and when S3 is on, S1 is turned off. Similarly, when S2 is on, S4 is turned off, and when S4 is on, S2 is turned off. FIG. 9 is a time chart diagram for explaining a conventional pulse width modulation control method for a neutral point clamp type inverter.
【０００７】図中、Ｘ，ＹはＰＷＭ制御の搬送波信号で
あって、Ｘは０〜＋Ｅmax の間で変化する三角波、Ｙは
Ｘと逆相で、−Ｅmax 〜０の間で変化する三角波であ
る。また、ｅi はＰＷＭ制御入力信号（電圧指令値）で
ある。入力信号ｅi と三角波Ｘ，Ｙとを比較し、素子Ｓ
1 〜Ｓ4 のゲート信号ｇ1 ，ｇ2 を作る。すなわち、 ｅi ＞Ｘのとき、ｇ1 ＝１ で、Ｓ1 をオン、Ｓ3 をオ
フ ｅi ≦Ｘのとき、ｇ1 ＝０で、Ｓ1 をオフ、Ｓ3 をオン ｅi ＜Ｙのとき、ｇ2 ＝１で、Ｓ4 をオン、Ｓ2 をオフ ｅi ≧Ｙのとき、ｇ2 ＝０で、Ｓ4 をオフ、Ｓ2 をオン させる。この結果、インバータの出力電圧Ｖu は、図の
最下段の波形のようになる。In the figure, X and Y are carrier wave signals for PWM control, X is a triangular wave varying between 0 and + Emax, Y is a phase opposite to X, and a triangular wave varying between -Emax and 0. is there. Further, ei is a PWM control input signal (voltage command value). The input signal ei is compared with the triangular waves X and Y, and the element S
The gate signals g1 and g2 of 1 to S4 are generated. That is, when ei> X, g1 = 1 and S1 is on, S3 is off ei ≤ X, g1 = 0, S1 is off, S3 is on ei <Y, g2 = 1 and S4 Is turned on and S2 is turned off. When ei≥Y, g2 = 0, S4 is turned off and S2 is turned on. As a result, the output voltage Vu of the inverter has a waveform at the bottom of the figure.
【０００８】このように、中性点クランプ式インバータ
では、出力電圧Ｖu として、３レベル（＋Ｖd ／２，
０，−Ｖd ／２）の電圧が得られ、高調波成分の少ない
電圧波形となる。電動機負荷の場合、電流の脈動は小さ
くなり、トルクリプルも低減できる利点がある。また、
ゲート信号ｇ1 ，ｇ2 からも分かるように、出力周波数
の半サイクル期間はスイッチング動作を休止しており、
通常のブリッジインバータに比較すると、素子のスイッ
チング損失やスナバ回路損失が減少する利点がある。As described above, in the neutral point clamp type inverter, the output voltage Vu is three levels (+ Vd / 2,2).
A voltage of 0, -Vd / 2) is obtained, and the voltage waveform has few harmonic components. In the case of a motor load, there are advantages that current pulsation is reduced and torque ripple is also reduced. Also,
As can be seen from the gate signals g1 and g2, the switching operation is stopped during the half cycle period of the output frequency,
Compared with a normal bridge inverter, there is an advantage that switching loss of elements and snubber circuit loss are reduced.
【０００９】[0009]
【発明が解決しようとする課題】しかし、従来の中性点
クランプ式インバータの制御装置は次のような問題点が
ある。図１０は、図９と同様に従来の制御装置のＰＷＭ
制御方法を説明するためのタイムチャート図を示すもの
で、入力信号ｅi が非常に小さいときの動作を表す。However, the conventional neutral point clamp type inverter control device has the following problems. FIG. 10 shows the PWM of the conventional control device similarly to FIG.
The time chart diagram for explaining the control method is shown, showing the operation when the input signal ei is very small.
【００１０】入力信号ｅi が小さいときゲート信号ｇ1
，ｇ2 のパルス幅が狭くなる。この幅がインバータを
構成する自己消弧素子Ｓ1 〜Ｓ4 の最小オン時間Δｔよ
りも狭くなった場合に問題が発生する。When the input signal ei is small, the gate signal g1
, G2 becomes narrower. If this width becomes narrower than the minimum on-time Δt of the self-extinguishing elements S1 to S4 constituting the inverter, a problem occurs.
【００１１】すなわち、大容量のインバータでは、自己
消弧素子としてＧＴＯ（ゲートターーンオフサイリス
タ）などが使われ、ターンオフ時の過電圧を抑制するた
めスナバ回路が設置される。このスナバ回路のコンデン
サの電圧を初期化する（放電させる）ため、ＧＴＯをオ
ンさせた時、一定時間（最小オン時間Δｔ：例えば１０
０マイクロ秒程度）オン状態を維持しなければならな
い。That is, in a large capacity inverter, a GTO (gate turn-off thyristor) or the like is used as a self-extinguishing element, and a snubber circuit is installed to suppress overvoltage at turn-off. In order to initialize (discharge) the voltage of the capacitor of this snubber circuit, when the GTO is turned on, a fixed time (minimum on time Δt: 10
The ON state must be maintained (for about 0 microsecond).
【００１２】図１０の場合、入力信号ｅi が小さくな
り、ゲート信号ｇ1 ＝１の期間、すなわち素子Ｓ1 がオ
ン（Ｓ3 がオフ）する期間が上記最小オン時間Δｔより
も短くなっている。従って、素子の最小オン時間を確保
するため、ゲート信号ｇ1 はｇ1 ′ように補正される。
同様に、ゲート信号ｇ2 もｇ2 ′のように補正され、出
力電圧Ｖu は最下段の波形になる。出力電圧の平均値Ｖ
u は破線で示すように、入力信号ｅi の値に関係なく正
または負の一定値になってしまう。In the case of FIG. 10, the input signal ei becomes small, and the period of the gate signal g1 = 1 (ie, the period in which the element S1 is on (S3 is off) is shorter than the minimum on-time Δt. Therefore, the gate signal g1 is corrected to g1 'in order to secure the minimum on-time of the device.
Similarly, the gate signal g2 is also corrected like g2 ', and the output voltage Vu becomes the waveform at the bottom. Average value of output voltage V
As shown by the broken line, u becomes a positive or negative constant value regardless of the value of the input signal ei.
【００１３】すなわち、従来の中性点クランプ式インバ
ータのＰＷＭ制御法では、入力信号ｅi のレベルが低く
なった場合、当該入力記号ｅi の値に関係なく出力電圧
Ｖuが一定値になってしまい、負荷電流Ｉu を制御する
ことができなくなる。特に、出力周波数が低い時にはこ
の電圧誤差が積算されて、負荷電流Ｉu を増大させ、最
悪の場合素子を破壊することにもなる。That is, in the conventional PWM control method for the neutral point clamp type inverter, when the level of the input signal ei becomes low, the output voltage Vu becomes a constant value regardless of the value of the input symbol ei, It becomes impossible to control the load current Iu. In particular, when the output frequency is low, this voltage error is integrated to increase the load current Iu and, in the worst case, destroy the element.
【００１４】本発明は以上の問題点に鑑みてなされたも
ので、素子の最小オン時間を確保し、かつ入力信号（電
圧指令値）ｅi が小さいときでも当該入力信号に比例し
た出力電圧を発生させ、制御不能領域をなくした中性点
クランプ式電力変換器の制御装置を提供することを目的
とする。The present invention has been made in view of the above problems, and secures the minimum on-time of the element and generates an output voltage proportional to the input signal (voltage command value) ei even when the input signal is small. It is an object of the present invention to provide a control device for a neutral point clamp type power converter in which an uncontrollable region is eliminated.
【００１５】[0015]
【課題を解決するための手段】以上の目的を達成するた
めに本発明の中性点クランプ式電力変換器の制御装置
は、以下のような構成を具備している。すなわち、直流
電圧源Ｖd と、この直流電源電圧Ｖd に対し、＋Ｖd ／
２，０，−Ｖd ／２の３レベルの出力電圧を発生する中
性点クランプ式電力変換器と、この電力変換器に電圧指
令値ｅを与える手段と、当該元の電圧指令値ｅに誤差信
号Δｅのサンプルホールド値を加算する加算器と、この
加算器の出力信号を一定周期毎にサンプルホールドする
第１のサンプルホールド回路と、この第１のサンプルホ
ールド回路の出力信号ｅ1 ＝ｅ＋Δｅを入力し、この信
号ｅ1 をあるレベル設定値Ｅa ，Ｅb （０≦Ｅa ≦Ｅb
）と比較し、−Ｅb ＞ｅ1 のときｅ2 ＝ｅ1 、−Ｅb
≦ｅ1 ＜−Ｅa のときｅ2 ＝−Ｅb 、−Ｅa ≦ｅ1 ≦＋
Ｅa のときｅ2 ＝０、＋Ｅa ＜ｅ1 ≦＋Ｅb のときｅ2
＝＋Ｅb 、＋Ｅb ＜ｅ1 のときｅ2 ＝ｅ1 となるように
新たな電圧指令値ｅ2 を出力する信号補正回路と、この
信号補正回路の入力信号ｅ1 と出力信号ｅ2 との差から
前記誤差信号Δｅ＝ｅ1 −ｅ2 を求める減算器と、この
減算器の誤差信号Δｅを一定周期毎にサンプルホールド
する第２のサンプルホールド回路と、前記新たな電圧指
令値ｅ2 を入力とするＰＷＭ制御回路とを具備してい
る。In order to achieve the above object, a neutral point clamp type power converter control device of the present invention has the following configuration. That is, with respect to the DC voltage source Vd and this DC power source voltage Vd, + Vd /
A neutral point clamp type power converter that generates three-level output voltage of 2,0, -Vd / 2, a means for giving a voltage command value e to this power converter, and an error in the original voltage command value e. Input an adder that adds the sample hold value of the signal Δe, a first sample hold circuit that samples and holds the output signal of this adder at regular intervals, and an output signal e1 = e + Δe of the first sample hold circuit Then, the signal e1 is set to a certain level set value Ea, Eb (0≤Ea≤Eb
), When -Eb> e1, e2 = e1, -Eb
When ≤e1 <-Ea, e2 = -Eb, -Ea ≤e1 ≤ +
When Ea, e2 = 0, and when + Ea <e1 ≤ + Eb, e2
= + Eb, + Eb <e1 When e2 = e1, a signal correction circuit that outputs a new voltage command value e2 so that e2 = e1 and the difference between the input signal e1 and the output signal e2 of this signal correction circuit It comprises a subtractor for obtaining e1 -e2, a second sample and hold circuit for sampling and holding the error signal .DELTA.e of the subtractor at constant intervals, and a PWM control circuit for inputting the new voltage command value e2. ing.
【００１６】[0016]
【作用】本発明によれば、次のような作用が得られる。
通常、元の電圧指令値ｅは電力変換器に出力電流を制御
する回路から与えられる。また、信号補正回路のレベル
設定値Ｅa ，Ｅb は素子の最小オン時間Δｔを考慮して
求められるもので、例えば、搬送波信号の最大値をＥma
x 、キャリア周波数をｆc とした場合、 Ｅb ＝Δｔ・ｆc ・Ｅmax Ｅa ＝Ｅb ／２According to the present invention, the following effects can be obtained.
Normally, the original voltage command value e is given to the power converter from a circuit that controls the output current. Further, the level setting values Ea and Eb of the signal correction circuit are obtained in consideration of the minimum on-time Δt of the element. For example, the maximum value of the carrier signal is Ema.
When x and the carrier frequency are fc, Eb = Δt · fc · Emax Ea = Eb / 2
【００１７】に選ばれる。前記元の電圧指令値ｅの絶対
値が大きい場合、すなわち、−Ｅb ＞ｅ1 または＋Ｅb
＜ｅ1 のときは、ｅ2 ＝ｅ1 となり、従来と同じように
ＰＷＭ制御される。また、誤差信号はΔｅ＝０となり、
第２のサンプルホールド回路の出力も零になる。Is selected. When the absolute value of the original voltage command value e is large, that is, -Eb> e1 or + Eb
When <e1, e2 = e1, and the PWM control is performed as in the conventional case. Also, the error signal is Δe = 0,
The output of the second sample hold circuit also becomes zero.
【００１８】従来の中性点クランプ式電力変換器の制御
不能領域は、ＰＷＭ制御入力信号（電圧指令値）ｅが、
−Ｅb ＜ｅ＜＋Ｅb にある時に発生するので、ここで
は、ｅ＝＋０．６・Ｅb で一定として説明する。In the uncontrollable region of the conventional neutral point clamp type power converter, the PWM control input signal (voltage command value) e is
This occurs when −Eb <e <+ Eb, so here, it is assumed that e = + 0.6 · Eb and is constant.
【００１９】まず、第１のサンプルホールド回路をＰＷ
Ｍ制御の搬送波信号（キャリア信号）に同期させて動作
させ、上記元の電圧指令値ｅと第２のサンプルホールド
回路に保持されていた誤差信号Δｅの和を取り込む。最
初、Δｅ＝０とした場合、加算値はｅ1 ＝ｅ＋Δｅ＝＋
０．６・Ｅb となる。故に、＋Ｅa ＜ｅ1 ≦＋Ｅb とな
るので、信号補正回路の出力はｅ2 ＝＋Ｅb となり、Ｐ
ＷＭ制御回路に入力される。First, the first sample and hold circuit is set to PW.
It is operated in synchronization with the carrier wave signal (carrier signal) of M control, and the sum of the original voltage command value e and the error signal Δe held in the second sample hold circuit is fetched. Initially, when Δe = 0, the added value is e1 = e + Δe = +
It becomes 0.6 · Eb. Therefore, since + Ea <e1 ≤ + Eb, the output of the signal correction circuit becomes e2 = + Eb, and P
It is input to the WM control circuit.
【００２０】ＰＷＭ制御回路では、当該信号ｅ2 と搬送
波信号（キャリア信号）が比較され、最小オン時間Δｔ
のパルス幅のゲート信号が中性点クランプ式電力変換器
に送られる。変換器は＋Ｅb に比例した電圧を発生す
る。結果的に、Ｅb −ｅ1 ＝０．４・Ｅb に比例した分
だけ余分に電圧を出力することになる。第２のサンプル
ホールド回路は、やはりキャリア信号に同期させて動作
させるが、前記第１のサンプルホールド回路より若干遅
らせて動作させる。故に、誤差信号として、Δｅ＝ｅ1
−Ｅb ＝−０．４・Ｅb を保持する。この誤差信号Δｅ
は再び電圧指令値ｅ＝＋０．６・Ｅb と加算され、第１
のサンプルホールド回路の次の動作で、ｅ1 ＝ｅ＋Δｅ
＝０．２・Ｅb が信号補正回路に入力される。In the PWM control circuit, the signal e2 is compared with the carrier signal (carrier signal), and the minimum on-time Δt
A gate signal with a pulse width of is sent to the neutral point clamp type power converter. The converter produces a voltage proportional to + Eb. As a result, an extra voltage is output by an amount proportional to Eb-e1 = 0.4.Eb. The second sample and hold circuit is also operated in synchronization with the carrier signal, but is operated slightly later than the first sample and hold circuit. Therefore, as an error signal, Δe = e1
Hold −Eb = −0.4 · Eb. This error signal Δe
Is again added to the voltage command value e = + 0.6 · Eb,
In the next operation of the sample and hold circuit of, e1 = e + Δe
= 0.2 · Eb is input to the signal correction circuit.
【００２１】従って、今度は、−Ｅa ≦ｅ1 ≦＋Ｅa と
なり、ｅ2 ＝０がＰＷＭ制御回路に入力される。ｅ2 ＝
０では、ゲート信号のパルス幅は零となり、変換器の出
力電圧は零となる。故に、元の電圧指令値ｅをそのまま
使用した場合より、０．６・Ｅb に比例した分だけ少な
い電圧が出力されたことになる。前回の制御で０．４・
Ｅb に比例した分だけ多く出力されているので、合計で
は、０．２・Ｅb に比例した分だけ少なくなっている。
このとき、誤差信号Δｅ＝ｅ1 −ｅ2 ＝０．２・Ｅb と
なって、サンプルホールドされる。Therefore, this time, -Ea≤e1≤ + Ea, and e2 = 0 is input to the PWM control circuit. e2 =
At 0, the pulse width of the gate signal is zero and the output voltage of the converter is zero. Therefore, as compared with the case where the original voltage command value e is used as it is, a voltage which is smaller by an amount proportional to 0.6 · Eb is output. 0.4 in the last control
Since a large amount is output in proportion to Eb, the total is reduced by an amount proportional to 0.2 · Eb.
At this time, the error signal .DELTA.e = e1 -e2 = 0.2.Eb and the sample and hold.
【００２２】さらに、信号ｅ＝＋０．６・Ｅb が入って
きた場合、上記誤差信号Δｅ＝０．２・Ｅb が加算さ
れ、ｅ1 ＝ｅ＋Δｅ＝０．８・Ｅb が信号補正回路に入
力される。故に、＋Ｅa ＜ｅ1 ≦＋Ｅb となって、ＰＷ
Ｍ制御回路にｅ2 ＝＋Ｅb が与えられる。故に、元の電
圧指令値ｅをそのまま使用した場合より、０．４・Ｅb
に比例した分だけ多く電圧が出力されたことになる。前
回までの制御で０．２・Ｅb に比例した分だけ少なく出
力されているので、合計では、０．２・Ｅb に比例した
分だけ多くなっている。このとき、誤差信号Δｅ＝ｅ1
−ｅ2 ＝−０．２・Ｅb となって、サンプルホールドさ
れる。すなわち、第２のサンプルホールド回路は今まで
の誤差電圧の合計（積算値）を保持するものである。こ
の誤差信号ΔｅはＰＷＭ制御の搬送波の１サイクル毎に
補正され、その絶対値が０．５・Ｅb より大きくなるこ
とはない。従って、電圧指令値ｅが急激に変化しないか
ぎり、変換器の出力電圧の平均値は元の電圧指令値ｅに
比例した値となる。Further, when the signal e = + 0.6Eb comes in, the error signal Δe = 0.2Eb is added, and e1 = e + Δe = 0.8Eb is inputted to the signal correction circuit. .. Therefore, + Ea <e1 ≤ + Eb and PW
The M control circuit is provided with e2 = + Eb. Therefore, compared with the case where the original voltage command value e is used as it is, 0.4Eb
Therefore, more voltage is output in proportion to. In the control up to the previous time, the output is reduced by the amount proportional to 0.2 · Eb, so the total is increased by the amount proportional to 0.2 · Eb. At this time, the error signal Δe = e1
-E2 = -0.2.Eb and the sample is held. That is, the second sample and hold circuit holds the total (integrated value) of the error voltages so far. This error signal Δe is corrected every cycle of the carrier wave of PWM control, and its absolute value never exceeds 0.5 · Eb. Therefore, unless the voltage command value e changes rapidly, the average value of the output voltage of the converter becomes a value proportional to the original voltage command value e.
【００２３】このように、本発明の中性点クランプ式電
力変換器の制御装置によれば、元の電圧指令値ｅが、−
Ｅb ＜ｅ＜＋Ｅb の範囲に入った場合、素子の最小オン
時間Δｔを満足するパルスを発生させるか、それともパ
ルスを削除するかを選択しながら、平均値的に前記電圧
指令値ｅに比例した電圧を変換器から発生することがで
き、従来問題となっていた制御不能領域をなくすことが
できる。As described above, according to the control device of the neutral point clamp type power converter of the present invention, the original voltage command value e is −
In the case of entering the range of Eb <e <+ Eb, the average value is proportional to the voltage command value e while selecting whether to generate a pulse satisfying the minimum on-time Δt of the element or to delete the pulse. The voltage can be generated from the converter, and the out-of-control area, which has been a problem in the past, can be eliminated.
【００２４】[0024]
【実施例】図１は、本発明の中性点クランプ式電力変換
器の制御装置の一実施例を示す主回路構成図および制御
回路ブロック図である。1 is a main circuit configuration diagram and a control circuit block diagram showing an embodiment of a control device for a neutral point clamp type power converter of the present invention.
【００２５】図中、Ｖd1，Ｖd2は直流電圧源、Ｓ1 〜Ｓ
4 は自己消弧素子、Ｄ1 〜Ｄ4 はフリーホイリングダイ
オード、Ｄ5 ，Ｄ6 はクランプ用ダイオード、ＬＯＡＤ
は負荷、ＣＴu は電流検出回路である。また、制御回路
として、比較器Ｃu 、電流制御補償回路Ｇu （Ｓ）、加
減算器Ａ1 ，Ａ2 、サンプルホールド回路ＳＨ1 ，ＳＨ
2 、信号補正回路ＦＸ、パルス幅変調制御回路（ＰＷＭ
制御回路）ＰＷＭＣが用意されている。この図は１相分
（Ｕ相分）のみを示しているが、３相負荷の場合、他の
２相（Ｖ，Ｗ相）も同様に構成される。In the figure, Vd1 and Vd2 are DC voltage sources, and S1 to S
4 is a self-extinguishing element, D1 to D4 are freewheeling diodes, D5 and D6 are clamp diodes, and LOAD
Is a load, and CTu is a current detection circuit. Further, as a control circuit, a comparator Cu, a current control compensation circuit Gu (S), adder / subtractors A1, A2, sample hold circuits SH1, SH
2, signal correction circuit FX, pulse width modulation control circuit (PWM
Control circuit) PWMC is prepared. This figure shows only one phase (U phase), but in the case of a three phase load, the other two phases (V, W phases) are similarly configured.
【００２６】Ｕ相の負荷電流Ｉu を電流検出器ＣＴu に
より検出し、電流制御回路の比較器Ｃu に入力する。比
較器Ｃu は電流指令値Ｉu * と電流検出値Ｉu とを比較
し、偏差εu ＝Ｉu * −Ｉu を求める。当該偏差εu を
次の制御補償回路Ｇu ( Ｓ）で増幅し、元の電圧指令値
ｅu とする。当該電圧指令値ｅu は加算器Ａ1 に入力さ
れ、第２のサンプルホールド回路ＳＨ2 により保持され
た誤差信号Δｅと加算される。The U-phase load current Iu is detected by the current detector CTu and input to the comparator Cu of the current control circuit. The comparator Cu has a current command value Iu * And the detected current value Iu are compared, and the deviation εu = Iu * -Iu is calculated. The deviation .epsilon.u is amplified by the next control compensation circuit Gu (S) to obtain the original voltage command value eu. The voltage command value eu is input to the adder A1 and added to the error signal .DELTA.e held by the second sample hold circuit SH2.
【００２７】第１のサンプルホールド回路ＳＨ1 は、加
算器Ａ1 の出力信号ｅ1 ＝ｅu ＋ΔｅをＰＷＭ制御の搬
送波信号に同期して取り込み、その値を保持する。当該
サンプルホールド回路ＳＨ1 の出力信号ｅ1 は次の信号
補正回路ＦＸに入力され、その信号の大きさにより、新
たな電圧指令値ｅ2 に変換される。The first sample hold circuit SH1 takes in the output signal e1 = eu + .DELTA.e of the adder A1 in synchronization with the PWM control carrier signal and holds the value. The output signal e1 of the sample-hold circuit SH1 is input to the next signal correction circuit FX, and is converted into a new voltage command value e2 according to the magnitude of the signal.
【００２８】図２に信号補正回路ＦＸの入出力特性の具
体例を示す。入力はサンプルホールド回路ＳＨ1 からの
出力信号ｅ1 で、当該入力信号ｅ1 とレベル設定値Ｅa
，Ｅb （０≦Ｅa ≦Ｅb ）を比較し、 −Ｅb ＞ｅ1 のとき、ｅ2 ＝ｅ1 −Ｅb ≦ｅ1 ＜−Ｅa のとき、ｅ2 ＝−Ｅb −Ｅa ≦ｅ1 ≦＋Ｅa のとき、ｅ2 ＝０ ＋Ｅa ＜ｅ1 ≦＋Ｅb のとき、ｅ2 ＝＋Ｅb ＋Ｅb ＜ｅ1 のとき、ｅ2 ＝ｅ1 となるように新たな電圧指令値ｅ2 を出力する。当該電
圧指令値ｅ2 は図１のＰＷＭ制御回路ＰＷＭＣに入力さ
れる。FIG. 2 shows a specific example of the input / output characteristics of the signal correction circuit FX. The input is the output signal e1 from the sample and hold circuit SH1, and the input signal e1 and the level set value Ea
, Eb (0≤Ea≤Eb) are compared. When -Eb> e1, e2 = e1 -Eb≤e1 <-Ea, e2 = -Eb-Ea≤e1≤ + Ea, e2 = 0 + Ea. When <e1 ≤ + Eb, a new voltage command value e2 is output so that when e2 = + Eb + Eb <e1, e2 = e1. The voltage command value e2 is input to the PWM control circuit PWMC in FIG.
【００２９】この信号補正回路ＦＸのレベル設定値Ｅa
，Ｅb は素子の最小オン時間Δｔを考慮して決められ
るもので、例えば、搬送波信号の最大値をＥmax 、キャ
リア周波数をｆc とした場合、 Ｅb ＝Δｔ・ｆc ・Ｅmax Ｅa ＝Ｅb ／２The level set value Ea of this signal correction circuit FX
, Eb are determined in consideration of the minimum on-time Δt of the element. For example, when the maximum value of the carrier signal is Emax and the carrier frequency is fc, Eb = Δt · fc · Emax Ea = Eb / 2
【００３０】に選ばれる。すなわち、ＰＷＭ制御回路Ｐ
ＷＭＣの入力信号（新たな電圧指令値）がｅ2 ＝Ｅb の
とき、素子に与えられるゲート信号のパルス幅がΔｔに
なるように選んでいる。Is selected. That is, the PWM control circuit P
When the input signal (new voltage command value) of WMC is e2 = Eb, the pulse width of the gate signal applied to the element is selected to be Δt.
【００３１】図１に戻り、減算器Ａ2 は上記信号補正回
路ＦＸの入出力信号の差分を演算する。これを誤差信号
Δｅ＝ｅ1 −ｅ2 として、第２のサンプルホールド回路
ＳＨ2 に入力する。当該第２のサンプルホールド回路Ｓ
Ｈ2 はやはりＰＷＭ制御の搬送波信号に同期して動作す
るが前記第１のサンプルホールド回路ＳＨ1 の動作とは
少しタイミングをずらして動作させる。次に、本発明装
置のＰＷＭ制御動作を説明する。Returning to FIG. 1, the subtractor A2 calculates the difference between the input and output signals of the signal correction circuit FX. This is input to the second sample hold circuit SH2 as an error signal .DELTA.e = e1 -e2. The second sample hold circuit S
H2 also operates in synchronism with the carrier wave signal of the PWM control, but operates at a timing slightly different from the operation of the first sample hold circuit SH1. Next, the PWM control operation of the device of the present invention will be described.
【００３２】前記元の電圧指令値ｅu の絶対値が大きい
場合、すなわち、−Ｅb ＞ｅ1 または＋Ｅb ＜ｅ1 のと
きは、ｅ2 ＝ｅ1 となり、従来と同じようにＰＷＭ制御
される。また、誤差信号はΔｅ＝０となり、第２のサン
プルホールド回路の出力も零になる。When the absolute value of the original voltage command value eu is large, that is, when -Eb> e1 or + Eb <e1, e2 = e1 and the PWM control is performed as in the conventional case. Further, the error signal becomes Δe = 0, and the output of the second sample hold circuit also becomes zero.
【００３３】従来の中性点クランプ式電力変換器の制御
不能領域は、ＰＷＭ制御入力信号（電圧指令値）ｅu
が、−Ｅb ＜ｅu ＜＋Ｅb にある時に発生するので、こ
こでは、まず、ｅu ＝＋０．６・Ｅb で一定として説明
する。図３にそのときのＰＷＭ制御動作波形を示す。The uncontrollable region of the conventional neutral point clamp type power converter is the PWM control input signal (voltage command value) eu.
Occurs when -Eb <eu <+ Eb, so here, it is assumed that eu = + 0.6Eb and is constant. FIG. 3 shows the PWM control operation waveform at that time.
【００３４】図中、Ｘ，ＹはＰＷＭ制御の搬送波信号
で、Ｘは０〜＋Ｅmax の間で変化する三角波、Ｙ（破線
で示す）はＸと逆相で、−Ｅmax 〜０の間で変化する三
角波である。また、ｅu は元の電圧指令値、ｅ2 は新た
な電圧指令値、ＳＰ１，ＳＰ２は各々サンプルホールド
回路ＳＨ1 ，ＳＨ2 の動作信号、ｇ1 ，ｇ2 はゲート信
号、Ｖu は変換器の出力電圧である。In the figure, X and Y are PWM control carrier signals, X is a triangular wave varying between 0 and + Emax, Y (shown by a broken line) is in antiphase with X and varies between -Emax and 0. It is a triangular wave. Further, eu is an original voltage command value, e2 is a new voltage command value, SP1 and SP2 are operation signals of the sample hold circuits SH1 and SH2, g1 and g2 are gate signals, and Vu is an output voltage of the converter.
【００３５】第１のサンプルホールド回路ＳＨ1 の動作
信号ＳＰ１はＰＷＭ制御の搬送波信号（キャリア信号）
Ｘ，Ｙに同期して与えられ、Ｘ＝＋Ｅmax （Ｙ＝−Ｅma
x ）のとき動作するようにしている。また、第２のサン
プルホールド回路ＳＨ2 の動作信号ＳＰ２は前記ＳＨ1
の動作信号ＳＰ１より時間ｔs だけ遅れて与えられる。The operation signal SP1 of the first sample hold circuit SH1 is a PWM control carrier signal (carrier signal).
It is given in synchronization with X and Y, and X = + Emax (Y = -Ema
x) when it works. Further, the operation signal SP2 of the second sample hold circuit SH2 is
Is delayed by the time ts from the operation signal SP1.
【００３６】図３の時刻ｔi で、第１のサンプルホール
ド回路ＳＨ1 を動作させ、上記元の電圧指令値ｅu と第
２のサンプルホールド回路ＳＨ2 に保持されていた誤差
信号Δｅの和を取り込む。最初、Δｅ＝０とした場合、
加算値はｅ1 ＝ｅ＋Δｅ＝＋０．６・Ｅb となる。故
に、＋Ｅa ＜ｅ1 ≦＋Ｅb となるので、信号補正回路Ｆ
Ｘの出力はｅ2 ＝＋Ｅb となり、ＰＷＭ制御回路ＰＷＭ
Ｃに入力される。ＰＷＭ制御回路ＰＷＭＣでは、新たな
電圧指令値ｅ2 と三角波Ｘ，Ｙとを比較し、素子Ｓ1 〜
Ｓ4 のゲート信号ｇ1 ，ｇ2 を作る。すなわち、 ｅ2 ＞Ｘのとき、ｇ1 ＝１で、Ｓ1 をオン、Ｓ3 をオフ ｅ2 ≦Ｘのとき、ｇ1 ＝０で、Ｓ1 をオフ、Ｓ3 をオン ｅ2 ＜Ｙのとき、ｇ2 ＝１で、Ｓ4 をオン、Ｓ2 をオフ ｅ2 ≧Ｙのとき、ｇ2 ＝０で、Ｓ4 をオフ、Ｓ2 をオン させる。また、直流電源電圧をＶd1＝Ｖd2＝Ｖd ／２と
した場合、インバータの出力電圧Ｖu は、 Ｓ1 とＳ2 がオンのとき、Ｖu ＝＋Ｖd ／２ Ｓ2 とＳ3 がオンのとき、Ｖu ＝０ Ｓ3 とＳ4 がオンのとき、Ｖu ＝−Ｖd ／２At time ti in FIG. 3, the first sample-hold circuit SH1 is operated to take in the sum of the original voltage command value eu and the error signal .DELTA.e held in the second sample-hold circuit SH2. First, when Δe = 0,
The added value is e1 = e + Δe = + 0.6 · Eb. Therefore, since + Ea <e1 ≤ + Eb, the signal correction circuit F
The output of X becomes e2 = + Eb, and the PWM control circuit PWM
Input to C. In the PWM control circuit PWMC, the new voltage command value e2 is compared with the triangular waves X and Y, and the elements S1 ...
The gate signals g1 and g2 of S4 are generated. That is, when e2> X, g1 = 1 and S1 is turned on, S3 is turned off. When e2 ≤X, g1 = 0, S1 is turned off, and S3 is turned on. When e2 <Y, g2 = 1 and S4. Is turned on and S2 is turned off. When e2≥Y, when g2 = 0, S4 is turned off and S2 is turned on. When the DC power supply voltage is Vd1 = Vd2 = Vd / 2, the output voltage Vu of the inverter is as follows: when S1 and S2 are on, Vu = + Vd / 2 S2 and S3 are on, Vu = 0 S3. When S4 is on, Vu = -Vd / 2
【００３７】となる。この場合、最小オン時間Δｔだ
け、素子Ｓ1 がオン（Ｓ3 はオフ）となる。故に、イン
バータの出力電圧の平均値Ｖu は前記電圧指令値ｅ2 ＝
＋Ｅb に比例した値となる。従って、元の電圧指令値ｅ
u ＝０．６・Ｅb をそのまま入力した場合に比較する
と、Ｅb −ｅ1 ＝０．４・Ｅb に比例した分だけ余分に
電圧を出力することになる。時刻ｔi より、時間ｔs だ
け遅れて第２のサンプルホールド回路ＳＨ2 を動作さ
せ、誤差信号Δｅ＝ｅ1 −Ｅb ＝−０．４・Ｅb を保持
する。[0037] In this case, the element S1 is turned on (S3 is turned off) for the minimum on-time Δt. Therefore, the average value Vu of the output voltage of the inverter is the voltage command value e2 =
The value is proportional to + Eb. Therefore, the original voltage command value e
Compared with the case where u = 0.6 · Eb is input as it is, an extra voltage is output by an amount proportional to Eb−e1 = 0.4 · Eb. After the time ti, the second sample hold circuit SH2 is operated with a delay of time ts to hold the error signal .DELTA.e = e1 -Eb = -0.4.Eb.
【００３８】この誤差信号Δｅは、次の電圧指令値ｅu
＝＋０．６・Ｅb と加算され、時刻ｔi+1 で、再び第１
のサンプルホールド回路ＳＨ1 が動作し、信号ｅ1 ＝ｅ
u ＋Δｅ＝０．２・Ｅb が信号補正回路ＦＸに入力され
る。故に、今度は、−Ｅa ≦ｅ1 ≦＋Ｅa となり、ｅ2
＝０がＰＷＭ制御回路に入力される。ｅ2 ＝０では、ゲ
ート信号のパルス幅は零となり、変換器の出力電圧Ｖu
は零となる。言い換えると、出力パルスが１つだけ削除
されたことになる。故に、元の電圧指令値ｅuをそのま
ま使用した場合より、０．６・Ｅb に比例した分だけ少
ない電圧が出力されたことになる。前回の制御で０．４
・Ｅb に比例した分だけ多く出力されているので、合計
では、０．２・Ｅb に比例した分だけ少なくなってい
る。このとき、誤差信号はΔｅ＝ｅ1 −ｅ2 ＝０．２・
Ｅb となって、サンプルホールドされる。This error signal Δe is the next voltage command value eu
= + 0.6Eb is added, and at time ti + 1, the first value is added again.
Sample hold circuit SH1 operates, and signal e1 = e
u + Δe = 0.2 · Eb is input to the signal correction circuit FX. Therefore, this time, -Ea≤e1≤ + Ea, and e2
= 0 is input to the PWM control circuit. When e2 = 0, the pulse width of the gate signal becomes zero, and the converter output voltage Vu
Is zero. In other words, only one output pulse has been deleted. Therefore, as compared with the case where the original voltage command value eu is used as it is, a voltage which is smaller by the amount proportional to 0.6.Eb is output. 0.4 in the last control
・ Since more output is produced in proportion to Eb, the total output is reduced in proportion to 0.2 Eb. At this time, the error signal is Δe = e1 -e2 = 0.2 ·
It becomes Eb and is sample-held.
【００３９】さらに、時刻ｔi+2 で、信号ｅu ＝＋０．
６・Ｅb が入ってきた場合、上記誤差信号Δｅ＝０．２
・Ｅb が加算され、第１のサンプルホールド回路ＳＨ1
からｅ1 ＝ｅu ＋Δｅ＝０．８・Ｅb が信号補正回路Ｆ
Ｘに入力される。故に、＋Ｅa ＜ｅ1 ≦＋Ｅb となっ
て、ＰＷＭ制御回路ＰＷＭＣにｅ2 ＝＋Ｅb が与えら
れ、最小オン時間Δｔだけ、素子Ｓ1 がオン（Ｓ3 はオ
フ）となる。故に、元の電圧指令値ｅu をそのまま使用
した場合より、０．４・Ｅb に比例した分だけ多く電圧
が出力されたことになる。前回までの制御で０．２・Ｅ
b に比例した分だけ少なく出力されているので、合計で
は、０．２・Ｅb に比例した分だけ多くなっている。こ
のとき、誤差信号Δｅ＝ｅ1 −ｅ2 ＝０．２・Ｅb とな
って、サンプルホールドされる。すなわち、第２のサン
プルホールド回路ＳＨ2 は今までの誤差電圧の合計（積
算値）を保持するものである。Further, at time ti + 2, the signal eu = + 0.
When 6 · Eb comes in, the error signal Δe = 0.2
.Eb is added to the first sample hold circuit SH1
To e1 = eu + .DELTA.e = 0.8.Eb is the signal correction circuit F
Input to X. Therefore, + Ea <e1 ≤ + Eb, and e2 = + Eb is given to the PWM control circuit PWMC, and the element S1 is turned on (S3 is off) for the minimum on-time Δt. Therefore, as compared with the case where the original voltage command value eu is used as it is, more voltage is output in proportion to 0.4 · Eb. 0.2 · E by the control up to the last time
Since the output is reduced by the amount proportional to b, the total is increased by the amount proportional to 0.2 · Eb. At this time, the error signal .DELTA.e = e1 -e2 = 0.2.Eb and the sample and hold. That is, the second sample hold circuit SH2 holds the total (integrated value) of the error voltages so far.
【００４０】時刻ｔi+3 ，ｔi+4 ，ｔi+5 ，…でも同様
に誤差信号Δｅを加味しながら、新たな電圧指令値ｅ2
がＰＷＭ制御回路ＰＷＭＣに与えられる。この時、誤差
信号ΔｅはＰＷＭ制御の搬送波の１サイクル毎に補正さ
れ、その絶対値が０．５・Ｅb より大きくなることはな
い。従って、電圧指令値ｅu が急激に変化しないかぎ
り、変換器の出力電圧の平均値Ｖu は元の電圧指令値ｅ
u に比例した値となる。また、素子のオン時間（あるい
はオフ時間）は最小オン時間Δｔより短くなることはな
い。At time ti + 3, ti + 4, ti + 5, ... Similarly, the new voltage command value e2 is added while adding the error signal Δe.
Is given to the PWM control circuit PWMC. At this time, the error signal Δe is corrected every cycle of the carrier wave of the PWM control, and its absolute value never becomes larger than 0.5 · Eb. Therefore, unless the voltage command value eu changes rapidly, the average value Vu of the output voltage of the converter is the original voltage command value e.
The value is proportional to u. Further, the on-time (or off-time) of the element does not become shorter than the minimum on-time Δt.
【００４１】図４は元の電圧指令値ｅu が小さい値で、
正から負に変化したときのＰＷＭ制御動作を示すもの
で、記号は図３と同じである。時刻ｔi 〜ｔｉ＋7 まで
の各信号の値を表すと、次のようになる。 時刻ｔi で、ｅu ＝１．２Ｅb 、ｅ1 ＝１．２Ｅb 、ｅ
2 ＝１．２Ｅb 、Δｅ＝０、時刻ｔi+1 で、ｅu ＝０．
９Ｅb 、ｅ1 ＝０．９Ｅb 、ｅ2 ＝Ｅb 、Δｅ＝−０．
１Ｅb 、時刻ｔi+2 で、ｅu ＝０．６Ｅb 、ｅ1 ＝０．
５Ｅb 、ｅ2 ＝Ｅb 、Δｅ＝−０．５Ｅb 、時刻ｔi+3
で、ｅu ＝０．３Ｅb 、ｅ1 ＝−０．２Ｅb 、ｅ2 ＝
０、Δｅ＝−０．２Ｅb 、時刻ｔi+4 で、ｅu ＝０、ｅ
1 ＝−０．２Ｅb 、ｅ2 ＝０、Δｅ＝−０．２Ｅb 、時
刻ｔi+5 で、ｅu ＝−０．３Ｅb 、ｅ1 ＝−０．５Ｅb
、ｅ2 ＝−Ｅb 、Δｅ＝＋０．５Ｅb 、時刻ｔi+6
で、ｅu ＝−０．６Ｅb 、ｅ1 ＝−０．１Ｅb 、ｅ2 ＝
０、Δｅ＝−０．１Ｅb 、時刻ｔi+7 で、ｅu ＝−０．
９Ｅb 、ｅ1 ＝−Ｅb 、ｅ2 ＝−Ｅb 、Δｅ＝０、FIG. 4 shows that the original voltage command value eu is small,
This shows the PWM control operation when changing from positive to negative, and the symbols are the same as in FIG. The value of each signal from time ti to ti + 7 is as follows. At time ti, eu = 1.2Eb, e1 = 1.2Eb, e
2 = 1.2Eb, .DELTA.e = 0, at time ti + 1, eu = 0.
9Eb, e1 = 0.9Eb, e2 = Eb, .DELTA.e = -0.
1Eb, at time ti + 2, eu = 0.6Eb, e1 = 0.
5Eb, e2 = Eb, .DELTA.e = -0.5Eb, time ti + 3
Where eu = 0.3Eb, e1 = -0.2Eb, e2 =
0, .DELTA.e = -0.2Eb, at time ti + 4, eu = 0, e
1 = -0.2Eb, e2 = 0, .DELTA.e = -0.2Eb, at time ti + 5, eu = -0.3Eb, e1 = -0.5Eb.
, E2 = -Eb, .DELTA.e = + 0.5Eb, time ti + 6
Where eu = -0.6Eb, e1 = -0.1Eb, e2 =
0, .DELTA.e = -0.1Eb, at time ti + 7, eu = -0.
9Eb, e1 = -Eb, e2 = -Eb, .DELTA.e = 0,
【００４２】この場合でも、誤差信号Δｅの絶対値は
０．５Ｅb より大きくなることない。また、Δｅはその
時刻まで誤差分の積算値を示すもので、時刻ｔi+7 の時
点では、たまたまΔｅ＝０となっている。Even in this case, the absolute value of the error signal Δe never exceeds 0.5Eb. Further, .DELTA.e shows the integrated value of the error until that time, and .DELTA.e = 0 happens to be 0 at the time ti + 7.
【００４３】また、ゲート信号ｇ1 ，ｇ2 は、パルス幅
が最小オン時間Δｔより必ず広くなっており、しかも、
インバータの出力電圧Ｖu の平均値は元の電圧指令値ｅ
u に比例した値となり、従来問題となっていた制御不能
領域は無くなる。The gate signals g1 and g2 have a pulse width that is always wider than the minimum on-time Δt, and
The average value of the output voltage Vu of the inverter is the original voltage command value e
The value becomes proportional to u, and the uncontrollable area, which has been a problem in the past, disappears.
【００４４】ＰＷＭ制御の三角波Ｘ，Ｙと新しい電圧指
令値ｅ2 を比較し、ゲート信号ｇ1，ｇ2 を作る場合、
当該比較をデジタル的に行えばあまり問題はないが、ア
ナログ的に比較すると、ｅ2 ＝０のとき若干問題が残
る。すなわち、電圧ドリフト等により、三角波Ｘ，Ｙの
零点がずれた場合、ｅ2 ＝０でも三角波ＸあるいはＹと
を交差し、ゲート信号ｇ1 あるいはｇ2 を最小オン時間
Δｔより短い時間「１」にしてしまう。素子を保護する
ため上記ゲート信号は最小オン時間まで広げられ、Δｔ
の幅の出力電圧Ｖu が発生し、ｅ2 ＝０に比例しなくな
る。When the triangular wave signals X and Y of PWM control are compared with the new voltage command value e2 to generate the gate signals g1 and g2,
If the comparison is performed digitally, there will be no problem, but if compared analogically, a problem remains when e2 = 0. That is, when the zero points of the triangular waves X and Y are deviated due to voltage drift or the like, even if e2 = 0, the triangular waves X or Y are crossed and the gate signal g1 or g2 is set to "1" for a time shorter than the minimum on-time .DELTA.t. .. To protect the device, the gate signal is extended to the minimum on-time, Δt
An output voltage Vu having a width of .epsilon. Is generated and is not proportional to e2 = 0.
【００４５】図５はこの問題点を解決するための手法の
一例を示したもので、ＰＷＭ制御の三角波ＸおよびＹを
図示のように零点を中心として±δの間、削ってしま
う。電圧指令値ｅ2 は＋Ｅb ，０，−Ｅb とステップ状
に変化するので、０＜δ＜Ｅbの値に選べばよい。すな
わち、電圧指令値ｅ2 が、時刻ｔi で零になった場合、
必ず、Ｙ＜ｅ2 ＜Ｘとなり、ゲート信号は、ｇ1 ＝０，
ｇ2 ＝０となって上記問題は解決される。FIG. 5 shows an example of a method for solving this problem, in which the triangular waves X and Y of the PWM control are deleted for ± δ around the zero point as shown. Since the voltage command value e2 changes stepwise as + Eb, 0, -Eb, a value of 0 <δ <Eb may be selected. That is, when the voltage command value e2 becomes zero at time ti,
Be sure that Y <e2 <X, and the gate signal is g1 = 0,
The above problem is solved by setting g2 = 0.
【００４６】図６は本発明の制御装置の別の実施例を示
すブロック図である。図中、Ｃu ，Ｃ1 ，Ｃ2 は比較
器、Ｇu ( Ｓ）は電流制御補償回路、Ａ1 ，Ａ2 は加減
算器、ＳＨ1 ，ＳＨ2 ，ＳＨ3 はサンプルホールド回
路、ＦＸは信号補正回路、ＴＲＧは三角波発生器、ＬＢ
１，ＬＢ２はシュミット回路、ＰＷＭＣはパルス幅変調
制御回路である。FIG. 6 is a block diagram showing another embodiment of the control device of the present invention. In the figure, Cu, C1 and C2 are comparators, Gu (S) is a current control compensation circuit, A1 and A2 are adder / subtractors, SH1, SH2 and SH3 are sample and hold circuits, FX is a signal correction circuit, and TRG is a triangular wave generator. , LB
1, LB2 is a Schmitt circuit, and PWMC is a pulse width modulation control circuit.
【００４７】図１と異なる所は、パルス幅変調制御回路
ＰＷＭＣの構成である。図７に図６のＰＷＭ動作を説明
するためのタイムチャートを示す。すなわち、ＰＷＭ制
御の搬送波として２つの三角波ＸおよびＹ′を用いる
が、Ｘは０〜＋Ｅmax の間で変化する三角波、Ｙ′はＸ
と同相で、−Ｅmax 〜０の間で変化する三角波である。
新たな電圧指令値ｅ2 と三角波Ｘと比較し、素子Ｓ1 と
Ｓ3 のゲート信号ｇ1を作る。すなわち、 ｅ2 ＞Ｘのとき、ｇ1 ＝１で、Ｓ1 ：オン（Ｓ3 ：オ
フ） ｅ2 ≦Ｘのとき、ｇ1 ＝０で、Ｓ1 ：オフ（Ｓ3 ：オ
ン）The difference from FIG. 1 is the configuration of the pulse width modulation control circuit PWMC. FIG. 7 shows a time chart for explaining the PWM operation of FIG. That is, two triangular waves X and Y'are used as carrier waves for PWM control, where X is a triangular wave varying between 0 and + Emax, and Y'is X.
Is a triangular wave which is in phase with and changes between −Emax and 0.
The new voltage command value e2 is compared with the triangular wave X to generate the gate signal g1 of the elements S1 and S3. That is, when e2> X, g1 = 1 and S1: ON (S3: OFF). When e2 ≤ X, g1 = 0 and S1: OFF (S3: ON).
【００４８】とする。また、新たな電圧指令値ｅ2 を第
３のサンプルホールド回路ＳＨ3 でサンプルホールド
し、その値ｅ3 と三角波Ｙ′を比較して、素子Ｓ2 とＳ
4 のゲート信号ｇ2 を作る。すなわち、 ｅ3 ＜Ｙ′のとき、ｇ2 ＝１で、Ｓ4 ：オン（Ｓ2 ：オ
フ） ｅ3 ≧Ｙ′のとき、ｇ2 ＝０で、Ｓ4 ：オフ（Ｓ2 ：オ
ン）とする。ここで、第３のサンプルホールド回路ＳＨ
3 は三角波Ｙ′が−Ｅmax になったときに動作させる。It is assumed that Further, the new voltage command value e2 is sampled and held by the third sample and hold circuit SH3, the value e3 is compared with the triangular wave Y ', and the elements S2 and S2 are compared.
Generate a gate signal g2 of 4. That is, when e3 <Y ', g2 = 1 and S4: on (S2: off). When e3 .gtoreq.Y', g2 = 0 and S4: off (S2: on). Here, the third sample hold circuit SH
3 is operated when the triangular wave Y'becomes -Emax.
【００４９】すなわち、時刻ｔi で第１のサンプルホー
ルド回路ＳＨ1 を動作させ、ｅ1 ＝ｅu ＋Δｅを保持す
る。信号補正回路ＦＸを介して、新たな電圧指令値ｅ2
を求め、当該信号ｅ2 と三角波Ｘを比較し、上記のよう
にゲート信号ｇ1 を求める。このとき、時刻ｔi から時
間ｔs だけ経った時点で、第２のサンプルホールド回路
ＳＨ2 を動作させ、誤差信号Δｅ＝ｅ1 −ｅ2 を保持し
ておく。That is, at the time ti, the first sample hold circuit SH1 is operated to hold e1 = eu + .DELTA.e. A new voltage command value e2 is sent via the signal correction circuit FX.
Then, the signal e2 is compared with the triangular wave X to obtain the gate signal g1 as described above. At this time, the second sample-and-hold circuit SH2 is operated at a point of time ts after the time ti to hold the error signal .DELTA.e = e1 -e2.
【００５０】一方、時刻ｔi ′で、第３のサンプルホー
ルド回路ＳＨ3 を動作させ、信号ｅ3 として三角波Ｙ′
と比較する。この場合、ｔi ′〜ｔi+1 ′の期間、ｅ3
＞Ｙ′なので、ゲート信号ｇ2 ＝０となる。On the other hand, at the time ti ', the third sample-hold circuit SH3 is operated to generate the triangular wave Y'as the signal e3.
Compare with. In this case, e3 during the period from ti 'to ti + 1'
Since> Y ', the gate signal g2 = 0.
【００５１】同様に、時刻ｔi+1 でＳＨ1 を動作させ、
信号ｅ1 ＝ｅu ＋Δｅ を保持し、信号補正回路ＦＸを
介して新たな電圧指令値ｅ2 を求め、当該信号ｅ2 と三
角波Ｘを比較し、ゲート信号ｇ1 を求める。Similarly, SH1 is operated at time ti + 1,
The signal e1 = eu + Δe is held, a new voltage command value e2 is obtained through the signal correction circuit FX, the signal e2 is compared with the triangular wave X, and the gate signal g1 is obtained.
【００５２】すなわち、三角波Ｘと比較する電圧指令値
ｅ2 はｔi ，ｔi+1 ，ｔi+2 ，ｔi+3 ，…のタイミング
で保持されたサンプルホールド値を用い、三角波Ｙ′と
比較する電圧指令値ｅ3 はｔi ′，ｔi+1 ′，ｔi+2
′，ｔi+3 ′，…のタイミングで保持されたサンプル
ホールド値を用いる。このようにすることにより、三角
波Ｘと三角波Ｙ′の位相が任意の角度ずれてもＰＷＭ制
御が可能となる。That is, the voltage command value e2 to be compared with the triangular wave X is the voltage command value to be compared with the triangular wave Y'using the sample hold value held at the timings ti, ti + 1, ti + 2, ti + 3, .... The value e3 is ti ', ti + 1', ti + 2
The sample hold value held at the timing of ', ti + 3', ... Is used. By doing so, the PWM control can be performed even if the phases of the triangular wave X and the triangular wave Y ′ are deviated by an arbitrary angle.
【００５３】以上のように、本実施例の中性点クランプ
式電力変換器の制御装置によれば、元の電圧指令値ｅ
が、−Ｅb ＜ｅ＜＋Ｅb の範囲に入った場合、素子の最
小オン時間Δｔを満足するパルスを発生させるか、それ
ともパルスを削除するかを選択しながら、平均値的に前
記電圧指令値ｅに比例した電圧を変換器から発生するこ
とができ、従来問題となっていた制御不能領域をなくす
ことができる。As described above, according to the control unit for the neutral point clamp type power converter of this embodiment, the original voltage command value e
Is within the range of −Eb <e <+ Eb, the voltage command value e is averagely selected while selecting whether to generate a pulse satisfying the minimum on-time Δt of the element or delete the pulse. A voltage proportional to the voltage can be generated from the converter, and the uncontrollable region, which has been a problem in the past, can be eliminated.
【００５４】なお、図１の信号補正回路ＦＸのレベル設
定値Ｅb は、最小オン時間Δｔを満足するように選べば
よく、搬送波信号の最大値をＥmax 、キャリア周波数を
ｆcとした場合、 Ｅb ＞Δｔ・Ｅmax ・ｆc を満足すればよい。また、レベル設定値Ｅa は、０≦Ｅ
a ≦Ｅb の範囲で自由に選ぶことができる。The level setting value Eb of the signal correction circuit FX shown in FIG. 1 may be selected so as to satisfy the minimum on-time Δt. When the maximum value of the carrier signal is Emax and the carrier frequency is fc, Eb> It is only necessary to satisfy Δt · Emax · fc. Further, the level set value Ea is 0 ≦ E
It can be freely selected within the range of a ≤ Eb.
【００５５】以上は中性点クランプ式電力変換器のＵ相
分について説明したが、Ｖ相、Ｗ相についても同様に実
現できる。また、３相３線式負荷の場合も同様に達成で
きることは言うまでもない。Although the U-phase component of the neutral point clamp type power converter has been described above, the V-phase and W-phase components can be similarly realized. It goes without saying that the same can be achieved in the case of a three-phase, three-wire type load.
【００５６】また、実施例では直流電力を交流電力に変
換するインバータについて説明したが、交流電力を直流
電力に変換するコンバータについても同様に適用するこ
とができるのは言うまでもない。Further, in the embodiment, the inverter for converting the DC power into the AC power has been described, but it goes without saying that the same can be applied to the converter for converting the AC power into the DC power.
【００５７】[0057]
【発明の効果】本発明によれば、ＰＷＭ制御入力信号ｅ
が小さくなっても素子の最小オン時間あるいは最小オフ
時間Δｔによって制御不能になることはなくなり、当該
入力記号ｅに比例した出力電圧Ｖu が得られるようにな
る。すなわち、変換器の素子の最小オン、オフ時間を確
保し、かつ入力信号ｅが小さいときでも当該入力信号に
比例した出力電圧を発生させ、制御不能領域をなくした
中性点クランプ式電力変換器のＰＷＭ制御装置を提供す
ることができる。According to the present invention, the PWM control input signal e
Even if becomes smaller, the control does not become uncontrollable due to the minimum on time or the minimum off time Δt of the element, and the output voltage Vu proportional to the input symbol e can be obtained. That is, the neutral point clamp type power converter that secures the minimum on / off time of the elements of the converter, generates the output voltage proportional to the input signal e even when the input signal e is small, and eliminates the uncontrollable region. The PWM control device can be provided.
【図１】本発明の中性点クランプ式電力変換器の制御装
置の実施例を示す主回路構成図と制御回路ブロック図。FIG. 1 is a main circuit configuration diagram and a control circuit block diagram showing an embodiment of a control device for a neutral point clamp type power converter of the present invention.
【図２】図１の制御装置の動作を説明するための特性曲
線図。FIG. 2 is a characteristic curve diagram for explaining the operation of the control device of FIG.
【図３】図１の制御装置のＰＷＭ制御動作を説明するた
めのタイムチャート。FIG. 3 is a time chart for explaining a PWM control operation of the control device of FIG.
【図４】図１の制御装置のＰＷＭ制御動作を説明するた
めのタイムチャート。FIG. 4 is a time chart for explaining a PWM control operation of the control device of FIG.
【図５】図１の制御装置のＰＷＭ制御動作を説明するた
めのタイムチャート。5 is a time chart for explaining a PWM control operation of the control device in FIG.
【図６】本発明の制御装置の別の実施例を示す制御回路
ブロック図。FIG. 6 is a block diagram of a control circuit showing another embodiment of the control device of the present invention.
【図７】図６の装置のＰＷＭ制御動作を説明するための
タイムチャート。7 is a time chart for explaining a PWM control operation of the device in FIG.
【図８】従来の中性点クランプ式電力変換器の制御方法
を説明するための主回路構成図。FIG. 8 is a main circuit configuration diagram for explaining a control method of a conventional neutral point clamp type power converter.
【図９】従来の制御装置を説明するためのタイムチャー
ト。FIG. 9 is a time chart for explaining a conventional control device.
【図１０】従来の制御装置を説明するためのタイムチャ
ート図。FIG. 10 is a time chart diagram for explaining a conventional control device.
Ｖd1，Ｖd2…直流電圧源、Ｓ1 〜Ｓ4 …自己消弧素子、
Ｄ1 〜Ｄ4 …フリーホイリングダイオード、Ｄ5 ，Ｄ6
…クランプ用ダイオード、ＬＯＡＤ…負荷、ＣＴu …電
流検出器、Ｃu ，Ｃ1 ，Ｃ2 …比較器、Ｇu(Ｓ）…電流
制御補償回路、ＳＨ1 〜ＳＨ3 …サンプルホールド回
路、Ａ1 ，Ａ2 …加減算器、ＦＸ…信号補正回路、ＰＷ
ＭＣ…ＰＷＭ制御回路、ＴＲＧ…三角波発生器、ＬＢ
１，ＬＢ２…シュミット回路。Vd1, Vd2 ... DC voltage source, S1 to S4 ... Self-extinguishing element,
D1-D4 ... Freewheeling diode, D5, D6
... Clamping diode, LOAD ... Load, CTu ... Current detector, Cu, C1, C2 ... Comparator, Gu (S) ... Current control compensation circuit, SH1 to SH3 ... Sample and hold circuit, A1, A2 ... Adder / subtractor, FX ... Signal correction circuit, PW
MC: PWM control circuit, TRG: Triangle wave generator, LB
1, LB2 ... Schmitt circuit.
Claims (1)
d に対し、 ＋Ｖd ／２，０，−Ｖd ／２の３レベルの出力電圧を発
生する中性点クランプ式電力変換器と、 この電力変換器に電圧指令値ｅを与える手段と、 当該元の電圧指令値ｅに誤差信号Δｅのサンプルホール
ド値を加算する加算器と、 この加算器の出力信号を一定周期毎にサンプルホールド
する第１のサンプルホールド回路と、 この第１のサンプルホールド回路の出力信号ｅ1 ＝ｅ＋
Δｅを入力し、この信号ｅ1 をあるレベル設定値Ｅa ，
Ｅb （０≦Ｅa ≦Ｅb ）と比較し、 −Ｅb ＞ｅ1 のとき、ｅ2 ＝ｅ1 −Ｅb ≦ｅ1 ＜−Ｅa のとき、ｅ2 ＝−Ｅb −Ｅa ≦ｅ1 ≦＋Ｅa のとき、ｅ2 ＝０ ＋Ｅa ＜ｅ1 ≦＋Ｅb のとき、ｅ2 ＝＋Ｅb ＋Ｅb ＜ｅ1 のとき、ｅ2 ＝ｅ1 となるように新たな電圧指令値ｅ2 を出力する信号補正
回路と、 この信号補正回路の入力信号ｅ1 と出力信号ｅ2 との差
から前記誤差信号Δｅ＝ｅ1 −ｅ2 を求める減算器と、 この減算器の誤差信号Δｅを一定周期毎にサンプルホー
ルドする第２のサンプルホールド回路と、 前記新たな電圧指令値ｅ2 を入力とするＰＷＭ制御回路
と、 を具備した中性点クランプ式電力変換器の制御装置。1. A DC voltage source Vd and this DC power supply voltage Vd
With respect to d, a neutral point clamp type power converter that generates three-level output voltage of + Vd / 2, 0, -Vd / 2, a means for giving a voltage command value e to this power converter, and the original An adder that adds the sample hold value of the error signal Δe to the voltage command value e, a first sample hold circuit that samples and holds the output signal of this adder at fixed intervals, and an output of this first sample hold circuit Signal e1 = e +
.DELTA.e is input, and this signal e1 is set to a certain level set value Ea,
Compared with Eb (0≤Ea≤Eb), when -Eb> e1, e2 = e1 -Eb≤e1 <-Ea, when e2 = -Eb-Ea≤e1≤ + Ea, e2 = 0 + Ea < When e1 ≤ + Eb, when e2 = + Eb + Eb <e1, a signal correction circuit that outputs a new voltage command value e2 so that e2 = e1 and an input signal e1 and an output signal e2 of this signal correction circuit A subtractor for obtaining the error signal .DELTA.e = e1 -e2 from the difference, a second sample and hold circuit for sampling and holding the error signal .DELTA.e of the subtractor at constant intervals, and the new voltage command value e2 as inputs A neutral point clamp type power converter control device comprising a PWM control circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4011112A JP3053945B2 (en) | 1992-01-24 | 1992-01-24 | Neutral point clamp type power converter controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4011112A JP3053945B2 (en) | 1992-01-24 | 1992-01-24 | Neutral point clamp type power converter controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05207752A true JPH05207752A (en) | 1993-08-13 |
| JP3053945B2 JP3053945B2 (en) | 2000-06-19 |
Family
ID=11768931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4011112A Expired - Fee Related JP3053945B2 (en) | 1992-01-24 | 1992-01-24 | Neutral point clamp type power converter controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3053945B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013255350A (en) * | 2012-06-07 | 2013-12-19 | Fuji Electric Co Ltd | Control device for three-level power conversion circuit |
| JP2015195640A (en) * | 2014-03-31 | 2015-11-05 | ダイキン工業株式会社 | PWM signal generator |
| JP2019176647A (en) * | 2018-03-29 | 2019-10-10 | 株式会社ダイヘン | Inverter device |
-
1992
- 1992-01-24 JP JP4011112A patent/JP3053945B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013255350A (en) * | 2012-06-07 | 2013-12-19 | Fuji Electric Co Ltd | Control device for three-level power conversion circuit |
| JP2015195640A (en) * | 2014-03-31 | 2015-11-05 | ダイキン工業株式会社 | PWM signal generator |
| JP2019176647A (en) * | 2018-03-29 | 2019-10-10 | 株式会社ダイヘン | Inverter device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3053945B2 (en) | 2000-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1261123B1 (en) | Method for controlling pwm pulse | |
| US5274542A (en) | Control device of neutral point clamped power inverter apparatus | |
| TW200924366A (en) | Matrix converter | |
| TW200414660A (en) | Pulse width modulation method and device thereof, power conversion method and power converter | |
| WO2017056258A1 (en) | Power control method and power control device | |
| JP5154359B2 (en) | Power converter | |
| JP3053945B2 (en) | Neutral point clamp type power converter controller | |
| JP3222489B2 (en) | Control method of three-phase three-wire neutral point-clamped inverter | |
| JPH10225142A (en) | Dead time compensation circuit for inverter | |
| JP2577514B2 (en) | Control method of neutral point clamp type power converter | |
| JP4234082B2 (en) | Power converter | |
| JP2006109541A (en) | Controller for power converter | |
| JP2005295625A (en) | Power converter | |
| JPH1052062A (en) | Controller for three-level inverter | |
| JP2588352B2 (en) | Control device for power converter | |
| JP2006014532A (en) | Three-level power converting device | |
| JP3253694B2 (en) | Neutral point clamp type power converter controller | |
| JPH05207753A (en) | Control method for clamped neutral point type inverter | |
| JP2738138B2 (en) | Control method of current source PWM converter | |
| JPH04295279A (en) | Controller of neutral point clamp type power converter | |
| JP3024708B2 (en) | Current type inverter | |
| JP3024709B2 (en) | Current source inverter | |
| JP4279520B2 (en) | Control device for self-excited power converter | |
| JPH04275057A (en) | Controller for neutral point clamp type power conversion device | |
| JP2000253672A (en) | Inverter apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |