JPH05206769A - Automatic gain control circuit - Google Patents
Automatic gain control circuitInfo
- Publication number
- JPH05206769A JPH05206769A JP7214691A JP7214691A JPH05206769A JP H05206769 A JPH05206769 A JP H05206769A JP 7214691 A JP7214691 A JP 7214691A JP 7214691 A JP7214691 A JP 7214691A JP H05206769 A JPH05206769 A JP H05206769A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- shift register
- circuit
- digital
- automatic gain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ディジタル処理によっ
て信号に対する利得を制御する自動利得制御回路に関
し、特に乗算器を用いずにこのような処理を行うことが
できる自動利得制御回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an automatic gain control circuit which controls a gain for a signal by digital processing, and more particularly to an automatic gain control circuit which can perform such processing without using a multiplier. ..
【０００２】伝送装置等においては、伝送路の損失を補
償するために増幅器を使用するが、伝送路の損失は種々
の要因によって変化するため、ディジタル処理によって
信号に対する利得を制御して出力レベルを一定に保つ、
自動利得制御回路を必要とする。In a transmission device or the like, an amplifier is used for compensating the loss of the transmission line. However, since the loss of the transmission line changes due to various factors, the gain for the signal is controlled by digital processing to control the output level. Keep constant,
Requires an automatic gain control circuit.
【０００３】このような自動利得制御回路は、乗算器を
使用しないで自動利得制御の処理を行うことができるも
のであることが要望される。It is desired that such an automatic gain control circuit be capable of performing automatic gain control processing without using a multiplier.
【０００４】[0004]
【従来の技術】図３は、従来の自動利得制御回路を示し
たものであって、１１はアナログディジタル（Ａ／Ｄ）
変換器、１２は乗算器、１３はパワー演算部、１４は制
御部である。2. Description of the Related Art FIG. 3 shows a conventional automatic gain control circuit, in which 11 is an analog digital (A / D).
A converter, 12 is a multiplier, 13 is a power calculation unit, and 14 is a control unit.
【０００５】伝送路等からの減衰歪みを受けたアナログ
信号からなる入力信号は、Ａ／Ｄ変換器１１によってデ
ィジタル信号に変換される。ディジタル化された信号
は、乗算器１２において係数Ｋを乗算されて出力を発生
する。この際、出力を乗算器を用いたパワー演算部１３
に加えて二乗の演算を行って信号パワーを求める。制御
部１４では、パワー演算部１３で求められた信号パワー
をある目標パワーと比較して、信号パワーが目標パワー
よりも大きい場合は乗算器１２における係数をある一定
の制御量αだけ小さいＫ−αとし、信号パワーが目標パ
ワーよりも小さい場合は乗算器１２における係数をある
一定の制御量αだけ大きいＫ＋αとする制御を、ある時
定数をもって行う。これによって帰還制御が行われて、
乗算器１２の出力は一定振幅に制御される。An input signal composed of an analog signal that has been subjected to attenuation distortion from a transmission line or the like is converted into a digital signal by an A / D converter 11. The digitized signal is multiplied by a coefficient K in a multiplier 12 to produce an output. At this time, the output is a power calculator 13 using a multiplier.
In addition to the above, the squared operation is performed to obtain the signal power. In the control unit 14, the signal power obtained by the power calculation unit 13 is compared with a certain target power, and if the signal power is larger than the target power, the coefficient in the multiplier 12 is reduced by a certain control amount α K−. When the signal power is α and the signal power is smaller than the target power, the control in which the coefficient in the multiplier 12 is increased by K + α by a certain control amount α is performed with a certain time constant. Feedback control is performed by this,
The output of the multiplier 12 is controlled to have a constant amplitude.
【０００６】[0006]
【発明が解決しようとする課題】図３に示された従来の
自動利得制御回路では、その構成上、乗算器を必要とす
る。乗算器は一般に回路規模が大きく、そのため、従来
の自動利得制御回路は、回路規模が大きくなることを避
けられないという問題があった。The conventional automatic gain control circuit shown in FIG. 3 requires a multiplier because of its structure. Since the multiplier generally has a large circuit scale, the conventional automatic gain control circuit has a problem that the circuit scale cannot be increased.
【０００７】本発明は、このような従来技術の課題を解
決しようとするものであって、乗算器を使用することな
く構成できる、自動利得制御回路を提供することを目的
としている。The present invention is intended to solve the problems of the prior art, and an object thereof is to provide an automatic gain control circuit which can be constructed without using a multiplier.
【０００８】[0008]
【課題を解決するための手段】本発明は、図１にその原
理的構成を示すように、アナログ入力信号をディジタル
化するアナログディジタル変換手段と、このディジタル
化された信号を置数し制御信号に応じて任意の方向に任
意のビット数シフトするシフトレジスタと、一定サンプ
ルごとにこのディジタル信号の絶対値の平均を求める平
均化手段と、この平均化された出力と目標値とを比較し
てシフトレジスタに対するシフト方向とシフト量とを示
す制御信号を発生する制御手段とを備えたことを特徴と
するものである。SUMMARY OF THE INVENTION The present invention has an analog-digital conversion means for digitizing an analog input signal and a control signal for digitizing the digitized signal, as shown in FIG. A shift register for shifting an arbitrary number of bits in an arbitrary direction in accordance with the above, averaging means for averaging the absolute value of this digital signal for each constant sample, and comparing the averaged output with a target value. The present invention is characterized by including control means for generating a control signal indicating a shift direction and a shift amount for the shift register.
【０００９】また本発明は、図２にその一実施例を示す
ように、アナログ入力信号をディジタル化するアナログ
ディジタル変換器１１と、このディジタル化された信号
を置数し制御信号に応じて任意の方向に任意のビット数
シフトする双方向シフトレジスタ２１と、このディジタ
ル信号の絶対値を求める絶対値回路２２と、一定サンプ
ルごとにこの絶対値回路２２の出力の平均値を求める平
均値回路２３と、この平均値回路２３の出力と目標値と
を比較して大小の関係と比率とを求める比較器２４と、
この比較器２４の比較結果に応じて双方向シフトレジス
タ２１のディジタル信号をシフトする方向とシフト量と
を示す制御信号を発生する判定器２５とを備えたことを
特徴とするものである。Further, the present invention, as one embodiment thereof is shown in FIG. 2, has an analog-digital converter 11 for digitizing an analog input signal, and an optional digitized signal corresponding to a control signal. , A bidirectional shift register 21 for shifting an arbitrary number of bits in the direction, an absolute value circuit 22 for obtaining the absolute value of this digital signal, and an average value circuit 23 for obtaining the average value of the output of this absolute value circuit 22 for every fixed sample And a comparator 24 that compares the output of the average value circuit 23 with a target value to obtain a magnitude relationship and a ratio.
It is characterized by including a judging device 25 for generating a control signal indicating a direction and a shift amount of the digital signal of the bidirectional shift register 21 according to the comparison result of the comparator 24.
【００１０】[0010]
【作用】アナログディジタル変換手段１において、アナ
ログ信号からなる入力信号をディジタル信号に変換す
る。このディジタル化された信号は、シフトレジスタ２
に置数される。シフトレジスタ２は、外部から与えられ
る制御信号に応じて、置数されたディジタル信号を、任
意の方向に任意のビット数シフトすることができるもの
である。一方、平均化手段３によって、ディジタル化さ
れた信号から一定数のサンプルごとに、その絶対値の平
均を求める。そして制御手段４によって、この平均化さ
れた出力と予め与えられた目標値とを比較して、両者の
大小の関係と比率とから、シフトレジスタ２に対するシ
フト方向とシフト量とを示す制御信号を発生する。The analog-to-digital conversion means 1 converts an input signal consisting of an analog signal into a digital signal. This digitized signal is transferred to the shift register 2
Is registered in. The shift register 2 is capable of shifting the digital signal, which has been registered, in any direction by any number of bits according to a control signal given from the outside. On the other hand, the averaging means 3 obtains the average of the absolute values of the fixed number of samples from the digitized signal. Then, the control means 4 compares the averaged output with a target value given in advance, and based on the magnitude relationship and ratio of the two, a control signal indicating the shift direction and the shift amount for the shift register 2 is obtained. Occur.
【００１１】これによって、入力信号の平均値が目標値
より大きいときは、シフトレジスタ２に置数されたディ
ジタル信号を右にシフトし、入力信号の平均値が目標値
より小さいとき、シフトレジスタ２に置数されたディジ
タル信号を左にシフトして出力を発生する。この際、入
力信号の平均値と目標値との比率６ｄＢごとに１ビット
シフトする。従って、シフトレジスタ２の出力は、１ビ
ットの誤差すなわち６ｄＢの範囲内で、一定になるよう
に制御される。As a result, when the average value of the input signal is larger than the target value, the digital signal registered in the shift register 2 is shifted to the right, and when the average value of the input signal is smaller than the target value, the shift register 2 is shifted. The digital signal registered in is shifted to the left to generate an output. At this time, 1 bit is shifted for every 6 dB of the ratio between the average value of the input signal and the target value. Therefore, the output of the shift register 2 is controlled to be constant within an error of 1 bit, that is, within 6 dB.
【００１２】[0012]
【実施例】図２は、本発明の一実施例を示したものであ
って、図３におけると同じものを同じ番号で示し、２１
は双方向シフトレジスタ、２２は絶対値回路、２３は平
均値回路、２４は比較器、２５は判定器である。FIG. 2 shows an embodiment of the present invention, in which the same parts as those in FIG.
Is a bidirectional shift register, 22 is an absolute value circuit, 23 is an average value circuit, 24 is a comparator, and 25 is a determiner.
【００１３】伝送路等からの減衰歪みを受けたアナログ
信号からなる入力信号Ｘ（Ｔ）は、Ａ／Ｄ変換器１１に
よってディジタル信号に変換される。このディジタル信
号は、双方向シフトレジスタ２１に入力される。双方向
シフトレジスタ２１は、ディジタル信号を置数して、任
意の方向に任意のビット数だけシフトすることができる
ものである。An input signal X (T), which is an analog signal subjected to attenuation distortion from a transmission line or the like, is converted into a digital signal by an A / D converter 11. This digital signal is input to the bidirectional shift register 21. The bidirectional shift register 21 can register digital signals and shift them in an arbitrary direction by an arbitrary number of bits.
【００１４】一方、絶対値回路２２は、Ａ／Ｄ変換器１
１からのディジタル信号出力の絶対値を求めて出力す
る。平均値回路２３は、絶対値回路２２からの絶対値の
出力の平均値を演算して出力する。比較器２４は、平均
値回路２３からの出力と予め用意されているある目標値
とを比較して、両者の大小の関係と比率とを示す出力を
発生する。判定器２５は、比較器２４における比較結果
に基づいて、双方向シフトレジスタ２１に対して、シフ
ト方向を制御する信号と、シフト量を制御する信号とを
出力する。On the other hand, the absolute value circuit 22 includes the A / D converter 1
The absolute value of the digital signal output from 1 is calculated and output. The average value circuit 23 calculates and outputs the average value of the absolute value outputs from the absolute value circuit 22. The comparator 24 compares the output from the average value circuit 23 with a certain target value prepared in advance, and generates an output indicating the magnitude relationship and ratio of the two. The determiner 25 outputs a signal for controlling the shift direction and a signal for controlling the shift amount to the bidirectional shift register 21 based on the comparison result of the comparator 24.
【００１５】判定器２５は、平均値回路２３の出力値が
目標値より大きいときは、双方向シフトレジスタ２１に
置数されたディジタル信号を右にシフトし、平均値回路
２３の出力値が目標値より小さいときは、双方向シフト
レジスタ２１に置数されたディジタル信号を左にシフト
するようにシフト方向の制御を行うとともに、平均値回
路２３の出力値と目標値との比率６ｄＢごとに１ビット
シフトするようにシフト量の制御を行う。例えば、平均
値回路２３の出力値が目標値の２倍のときは、双方向シ
フトレジスタ２１の置数を１ビット右へシフトし、平均
値回路２３の出力値が目標値の０．５倍のときは、双方
向シフトレジスタ２１の置数を１ビット左へシフトす
る。When the output value of the average value circuit 23 is larger than the target value, the determiner 25 shifts the digital signal registered in the bidirectional shift register 21 to the right, and the output value of the average value circuit 23 is set to the target value. When the value is smaller than the value, the shift direction is controlled so that the digital signal registered in the bidirectional shift register 21 is shifted to the left, and 1 is set for every 6 dB of the ratio between the output value of the average value circuit 23 and the target value. The shift amount is controlled so as to perform bit shift. For example, when the output value of the average value circuit 23 is twice the target value, the register number of the bidirectional shift register 21 is shifted right by 1 bit, and the output value of the average value circuit 23 is 0.5 times the target value. In the case of, the register number of the bidirectional shift register 21 is shifted left by 1 bit.
【００１６】従って、入力信号のレベルが変化した場合
でも、双方向シフトレジスタ２１の出力は、１ビットの
誤差すなわち６ｄＢの範囲内で、一定になるように制御
される。Therefore, even if the level of the input signal changes, the output of the bidirectional shift register 21 is controlled to be constant within a 1-bit error, that is, within 6 dB.
【００１７】[0017]
【発明の効果】以上説明したように本発明によれば、デ
ィジタル処理によって信号に対する利得を制御する自動
利得制御回路において、入力信号の絶対値の平均値を演
算し、その結果を目標値と比較して入力ディジタル値を
シフトすることによって、出力振幅が一定になるように
したので、乗算器を用いることなく、かつ簡単な回路
で、自動利得制御回路を実現することができる。As described above, according to the present invention, in the automatic gain control circuit for controlling the gain for a signal by digital processing, the average value of the absolute values of the input signals is calculated and the result is compared with the target value. Since the output amplitude is made constant by shifting the input digital value, the automatic gain control circuit can be realized with a simple circuit without using a multiplier.
【図１】本発明の原理的構成を示す図である。FIG. 1 is a diagram showing a principle configuration of the present invention.
【図２】本発明の一実施例を示す図である。FIG. 2 is a diagram showing an embodiment of the present invention.
【図３】従来の自動利得制御回路を示す図である。FIG. 3 is a diagram showing a conventional automatic gain control circuit.
１ アナログディジタル変換手段 ２ シフトレジスタ ３ 平均化手段 ４ 制御手段 1 analog-to-digital conversion means 2 shift register 3 averaging means 4 control means
Claims (2)
ナログディジタル変換手段（１）と、該ディジタル化さ
れた信号を置数し制御信号に応じて任意の方向に任意の
ビット数シフトするシフトレジスタ（２）と、一定サン
プルごとに該ディジタル信号の絶対値の平均を求める平
均化手段（３）と、該平均化された出力と目標値とを比
較して前記シフトレジスタ（２）に対するシフト方向と
シフト量とを示す前記制御信号を発生する制御手段
（４）とを備えたことを特徴とする自動利得制御回路。1. An analog-to-digital conversion means (1) for digitizing an analog input signal, and a shift register (2) for registering the digitized signal and shifting it by an arbitrary number of bits in an arbitrary direction according to a control signal. ), An averaging means (3) for averaging the absolute value of the digital signal for each fixed sample, and the averaged output and a target value are compared to shift the shift direction and shift with respect to the shift register (2). An automatic gain control circuit comprising: a control means (4) for generating the control signal indicating a quantity.
ナログディジタル変換器（１１）と、該ディジタル化さ
れた信号を置数し制御信号に応じて任意の方向に任意の
ビット数シフトする双方向シフトレジスタ（２１）と、
該ディジタル信号の絶対値を求める絶対値回路（２２）
と、一定サンプルごとに該絶対値回路（２２）の出力の
平均値を求める平均値回路（２３）と、該平均値回路
（２３）の出力と目標値とを比較して大小の関係と比率
とを求める比較器（２４）と、該比較器（２４）の比較
結果に応じて前記双方向シフトレジスタ（２１）のディ
ジタル信号をシフトする方向とシフト量とを示す前記制
御信号を発生する判定器（２５）とを備えたことを特徴
とする自動利得制御回路。2. An analog-digital converter (11) for digitizing an analog input signal, and a bidirectional shift register for registering the digitized signal and shifting it by an arbitrary number of bits in an arbitrary direction according to a control signal. (21),
Absolute value circuit (22) for obtaining the absolute value of the digital signal
And an average value circuit (23) for obtaining the average value of the output of the absolute value circuit (22) for each fixed sample, and the output of the average value circuit (23) and the target value are compared to obtain a magnitude relationship and a ratio. And a determination for generating the control signal indicating the shift direction and the shift amount of the digital signal of the bidirectional shift register (21) according to the comparison result of the comparator (24). (25) and an automatic gain control circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7214691A JPH05206769A (en) | 1991-03-13 | 1991-03-13 | Automatic gain control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7214691A JPH05206769A (en) | 1991-03-13 | 1991-03-13 | Automatic gain control circuit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05206769A true JPH05206769A (en) | 1993-08-13 |
Family
ID=13480838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7214691A Withdrawn JPH05206769A (en) | 1991-03-13 | 1991-03-13 | Automatic gain control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05206769A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1462684A1 (en) | 2003-03-25 | 2004-09-29 | Mituhiro Kanao | Piston device |
| JP2006129234A (en) * | 2004-10-29 | 2006-05-18 | Hitachi Kokusai Electric Inc | Wireless equipment and automatic gain control program |
-
1991
- 1991-03-13 JP JP7214691A patent/JPH05206769A/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1462684A1 (en) | 2003-03-25 | 2004-09-29 | Mituhiro Kanao | Piston device |
| JP2006129234A (en) * | 2004-10-29 | 2006-05-18 | Hitachi Kokusai Electric Inc | Wireless equipment and automatic gain control program |
| JP4629408B2 (en) * | 2004-10-29 | 2011-02-09 | 株式会社日立国際電気 | Radio and its automatic gain control program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2533062Y2 (en) | Analog-to-digital conversion circuit | |
| US4355304A (en) | Digital compandor | |
| KR970019506A (en) | AGC device simultaneously satisfying sufficient impedance matching characteristics and linear AGC characteristics | |
| TWI524665B (en) | Auto gain adjusting device and method thereof | |
| EP1179890A2 (en) | Method and apparatus for analog-to-digital conversion using attenuated analog signals | |
| JPH04212072A (en) | Digital measuring circuit for analog electric signal | |
| JPH0666615B2 (en) | Automatic gain control method | |
| JPH05206769A (en) | Automatic gain control circuit | |
| JPH04227120A (en) | Analog-digital converter | |
| US6072367A (en) | Electronic balance adjusting circuit | |
| JPS6211170A (en) | Power detection circuit | |
| JPH0734540B2 (en) | A / D converter | |
| JP3616483B2 (en) | Automatic gain control circuit for radar receiver | |
| JPS592431A (en) | Analog-digital converter | |
| JPH0157308B2 (en) | ||
| JP2005214849A (en) | Automatic gain control circuit | |
| JP6869847B2 (en) | Analog-to-digital converter and probe for ultrasonic diagnostic equipment using it | |
| JP4892899B2 (en) | Digital signal processing system | |
| JP2008278032A (en) | Analog-to-digital conversion circuit and digital-to-analog conversion circuit | |
| JPH07105679B2 (en) | Audio equipment | |
| JP2001211125A (en) | Detector circuit | |
| JPH03217898A (en) | Envelope follower | |
| JPH04111536A (en) | A/d converter | |
| JPH0499982A (en) | A/d converter | |
| JPH02244202A (en) | Control device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |