JPH0520396A - Circuit data connection tracing system - Google Patents
Circuit data connection tracing systemInfo
- Publication number
- JPH0520396A JPH0520396A JP3172605A JP17260591A JPH0520396A JP H0520396 A JPH0520396 A JP H0520396A JP 3172605 A JP3172605 A JP 3172605A JP 17260591 A JP17260591 A JP 17260591A JP H0520396 A JPH0520396 A JP H0520396A
- Authority
- JP
- Japan
- Prior art keywords
- connection
- circuit
- information
- hierarchy
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、電子計算機を用いて電
子回路の設計を行う電子回路自動設計装置に利用され、
特に、回路データを入力して記憶装置に格納し、回路素
子間の接続関係を追跡処理する回路データ接続追跡シス
テムに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is used in an electronic circuit automatic designing apparatus for designing an electronic circuit using an electronic computer,
In particular, the present invention relates to a circuit data connection tracking system for inputting circuit data, storing it in a storage device, and tracking processing of connection relationships between circuit elements.
【０００２】[0002]
【従来の技術】従来の回路データ接続追跡システムは、
階層構造を有する回路データを入力後、階層構造を展開
して平坦にした構造を生成して記憶装置に格納し、この
階層無しの格納構造をもとに、回路素子間の接続関係を
追跡処理していた。BACKGROUND OF THE INVENTION Conventional circuit data connection tracking systems
After inputting circuit data having a hierarchical structure, expand the hierarchical structure to generate a flattened structure and store it in a storage device. Based on this storage structure without hierarchy, trace the connection relationship between circuit elements. Was.
【０００３】図１０はかかる従来の回路データ接続追跡
システムの一例を示すブロック構成図である。FIG. 10 is a block diagram showing an example of such a conventional circuit data connection tracking system.
【０００４】本従来例の回路データ接続追跡システム４
は、回路データ１を入力して階層毎に接続情報を作成し
記憶装置３に格納する階層毎接続情報作成手段５と、作
成された階層毎接続情報をもとに階層展開を行い平坦な
接続情報を作成し記憶装置３に格納する平坦接続情報作
成手段６と、この作成された平坦接続情報をもとに回路
素子の接続を追跡し出力データ２を出力する接続追跡処
理手段７とを含んでいる。Circuit data connection tracking system 4 of this prior art example
Is a connection information creating means 5 for each layer that inputs the circuit data 1 to create connection information for each layer and stores the connection information in the storage device 3 and a flat connection by performing layer expansion based on the created connection information for each layer. It includes flat connection information creating means 6 for creating information and storing it in the storage device 3, and connection tracking processing means 7 for tracking the connection of circuit elements based on the created flat connection information and outputting output data 2. I'm out.
【０００５】次に、本従来例の動作について図１１に示
す流れ図を参照して説明する。Next, the operation of this conventional example will be described with reference to the flow chart shown in FIG.
【０００６】未入力の回路図データ１が存在する限り回
路データ１の入力を行い（ステップＳ２１、Ｓ２２）、
入力した回路データ１の階層構造通りの階層毎接続情報
を作成し記憶装置３に格納する（ステップＳ２３）。そ
して回路データ１の入力が終了した段階で階層展開処理
を行い、全ての階層構造を取り払った平坦接続情報を生
成して記憶装置３に格納する（ステップＳ２４）。回路
素子間そして、この平坦接続情報をもとに接続関係追跡
処理を行い結果を出力データ２として出力する（ステッ
プＳ２５）。Circuit data 1 is input as long as there is uninput circuit diagram data 1 (steps S21 and S22),
The connection information for each layer according to the layered structure of the input circuit data 1 is created and stored in the storage device 3 (step S23). Then, when the input of the circuit data 1 is completed, the hierarchical expansion processing is performed to generate the flat connection information in which all the hierarchical structures are removed and store it in the storage device 3 (step S24). Between the circuit elements and based on this flat connection information, the connection relation tracking process is performed and the result is output as output data 2 (step S25).
【０００７】[0007]
【発明が解決しようとする課題】この従来の回路データ
接続追跡システムでは、回路の階層構造を全展開して平
坦にした接続情報を生成して格納しなければならないの
で、接続情報を電子計算機の主記憶（記憶装置３）に格
納するに際し、大規模な回路データになると接続情報を
格納することができないために処理が不可能になる欠点
があった。さらに、平坦接続情報の中では回路下位階層
内で閉じた回路素子間の接続情報が回路中での下位階層
の出現回数分存在するので、同じ接続関係であるにもか
かわらず複数回処理されることになり、処理時間が長く
なる欠点があった。In this conventional circuit data connection tracking system, since it is necessary to fully develop the flat structure of the circuit to generate and store the flattened connection information, the connection information is stored in the computer. When storing the data in the main memory (memory device 3), there is a drawback that the processing cannot be performed because the connection information cannot be stored in the case of large-scale circuit data. Further, in the flat connection information, the connection information between the circuit elements closed in the circuit lower layer is present for the number of times of appearance of the lower layer in the circuit, so that it is processed multiple times despite the same connection relationship. Therefore, there is a drawback that the processing time becomes long.
【０００８】本発明の目的は、前記の欠点を除去するこ
とにより、階層構造を有する回路データの接続追跡を、
小容量の記憶装置で、重複なく高速に行うことができる
回路接続追跡システムを提供することにある。An object of the present invention is to eliminate the above-mentioned drawbacks and to trace the connection of circuit data having a hierarchical structure.
An object of the present invention is to provide a circuit connection tracking system that can be performed at high speed without duplication with a small-capacity storage device.
【０００９】[0009]
【課題を解決するための手段】本発明は、階層構造を有
する回路データを入力して階層毎の接続情報を作成し記
憶装置に格納する階層毎接続情報作成手段を備えた回路
データ接続追跡システムにおいて、前記記憶装置に格納
された回路データについて、異階層データ間の参照付け
した第一の格納構造情報、下位階層を有する回路素子の
上位階層と下位階層との端子の対応関係付けした第二の
格納構造情報および下位階層を有する回路素子の参照状
態の階層付けした第三の格納構造情報を作成し前記記憶
装置に格納する格納構造情報作成手段と、前記階層毎接
続情報ならびに前記第一、第二および第三の格納構造情
報により前記回路データの接続関係の追跡を行う接続追
跡処理手段とを備えたことを特徴とする。DISCLOSURE OF THE INVENTION The present invention provides a circuit data connection tracking system provided with a hierarchy-specific connection information creating means for inputting circuit data having a hierarchical structure to create connection information for each hierarchy and storing it in a storage device. In the circuit data stored in the storage device, the first storage structure information referred to between different hierarchical data, and the second correlation information of the terminals of the upper layer and the lower layer of the circuit element having the lower layer. Storage structure information and storage structure information creating means for creating the third storage structure information in which the reference state of the circuit element having the lower hierarchy is hierarchized and stored in the storage device, the connection information for each hierarchy, and the first, Connection tracking processing means for tracking the connection relationship of the circuit data based on the second and third storage structure information.
【００１０】[0010]
【作用】階層毎接続情報と、異階層データ間参照付けし
た第一の格納構造情報、下位階層を有する回路素子の上
位階層と下位階層との端子の対応付けした第二の格納構
造情報、および下位階層を有する回路素子の参照状態の
階層付けした第三の格納構造情報とを用いて、接続追跡
処理手段は回路データの追跡処理を行う。これにより、
回路データが格納された記憶領域中を第二の格納構造情
報に従って異階層に渡って再帰的に移動を行って全回路
データの追跡処理が可能となる。The connection information for each layer, the first storage structure information referred to between different layer data, the second storage structure information in which the terminals of the upper layer and the lower layer of the circuit element having the lower layer are associated with each other, and The connection tracking processing means performs the tracking processing of the circuit data by using the hierarchically stored third storage structure information of the reference state of the circuit element having the lower hierarchy. This allows
According to the second storage structure information, the memory area in which the circuit data is stored can be moved recursively across different layers to trace all the circuit data.
【００１１】従って、接続情報としては、階層展開する
ことなく、追跡時の階層間の移動のために必要な格納構
造情報のみ生成すればよいので、データ量は少なくな
り、記憶装置の記憶容量を縮減できる。さらに、複数回
配置されている下位階層内で閉じた接続関係の処理はた
だ一回の処理でよくなり、処理の高速化ができる。Therefore, as the connection information, only the storage structure information necessary for the movement between the layers at the time of tracking is generated without expanding the layers, so that the amount of data is reduced and the storage capacity of the storage device is reduced. Can be reduced. Furthermore, the processing of the connection relation closed in the lower hierarchy arranged a plurality of times only needs to be performed once, and the processing speed can be increased.
【００１２】[0012]
【実施例】以下、本発明の実施例について図面を参照し
て説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００１３】図１は本発明の一実施例の要部を示すブロ
ック構成図である。FIG. 1 is a block diagram showing the essential parts of an embodiment of the present invention.
【００１４】本実施例は、階層構造を有する回路データ
１を入力して階層毎の接続情報を作成し記憶装置３に格
納する階層毎接続情報作成手段５を備えた回路データ接
続追跡システム４ａにおいて、本発明の特徴とするとこ
ろの、記憶装置３に格納された回路データ１について、
異階層データ間の参照付けした第一の格納構造情報、下
位階層を有する回路素子の上位階層と下位階層との端子
の対応関係付けした第二の格納構造情報および下位階層
を有する回路素子の参照状態の階層付けした第三の格納
構造情報を作成し記憶装置３に格納する格納構造情報作
成手段８と、階層毎接続情報ならびに前記第一、第二お
よび第三の格納構造情報により前記回路データの接続関
係の追跡を行い結果を出力データ２として出力する接続
追跡処理手段７ａとを備えている。In this embodiment, the circuit data connection tracking system 4a is provided with a layer-by-layer connection information creating means 5 for inputting circuit data 1 having a hierarchical structure to create connection information for each layer and storing it in the storage device 3. Regarding the circuit data 1 stored in the storage device 3, which is a feature of the present invention,
First storage structure information referred to between different layer data, second storage structure information associated with terminals of upper layer and lower layer of a circuit element having a lower layer, and reference of circuit element having a lower layer The storage structure information creating means 8 for creating the third hierarchical storage structure information and storing it in the storage device 3, and the circuit data based on the connection information for each hierarchy and the first, second and third storage structure information. Connection tracking processing means 7a for tracking the connection relationship of the above and outputting the result as output data 2.
【００１５】次に、本実施例の動作について図２に示す
流れ図を参照して説明する。未入力の回路データ１が存
在する限り回路データ入力を行い（ステップＳ１、Ｓ
２）、入力データの階層構造通りの階層毎接続情報を作
成する（ステップＳ３）。さらに、回路データ入力の時
点で、異階層データ間である階層データ中にある下位階
層を持つ素子が参照されているという状態に対して、上
位対下位の参照関係付けを行い第一の格納構造情報
（１）として記憶装置３に格納していく（ステップＳ
４）。Next, the operation of this embodiment will be described with reference to the flow chart shown in FIG. Circuit data is input as long as there is uninput circuit data 1 (steps S1, S
2), connection information for each layer is created according to the hierarchical structure of the input data (step S3). Further, at the time of inputting the circuit data, a reference relation of upper to lower is made to the state that an element having a lower hierarchy in the hierarchy data between different hierarchy data is referenced, and the first storage structure The information (1) is stored in the storage device 3 (step S
4).
【００１６】そして、回路データ入力の終了後（ステッ
プＳ２）、階層間の接続関係の切り口であるところの下
位階層を有する素子の端子について、上位階層参照側と
下位階層被参照側との間に対応付けを行い第二の格納構
造情報（２）として記憶装置３に格納する（ステップＳ
４）。さらに、下位階層を有する回路素子の参照側とし
ての参照状態の階層構造を階層毎接続情報をもとに生成
し第三の格納構造情報（３）として記憶装置３に格納す
る（ステップＳ５）。After the circuit data is input (step S2), the terminals of the element having the lower layer, which is the cut-off point of the connection between layers, are placed between the upper layer reference side and the lower layer referenced side. Correlation is performed and the second storage structure information (2) is stored in the storage device 3 (step S).
4). Further, the hierarchical structure in the reference state as the reference side of the circuit element having the lower hierarchy is generated based on the connection information for each hierarchy and stored in the storage device 3 as the third storage structure information (3) (step S5).
【００１７】以上の処理の結果の階層毎接続情報格納構
造情報（１）、格納構造情報（２）および格納構造情報
（３）を対象にして、回路データ中の全ての接続関係を
抽出して追跡する。あるいは、任意の回路素子に関する
接続関係を追跡するなどの、接続関係追跡処理を行い結
果を出力データ２として出力する（ステップＳ６）。そ
の際、異階層にまたがる接続関係の追跡時には、格納構
造情報（２）を使って、上位階層から下位階層へ、ある
いは、下位階層から上位階層への移動を行うが、一つの
接続関係が多くの階層間にまたがっている場合も考えら
れるので、本実施例では、一つの接続関係の追跡処理時
に階層移動をした時点で再帰的に１階層内での追跡処理
を行うようにしている。All the connection relationships in the circuit data are extracted by targeting the connection information storage structure information (1), storage structure information (2) and storage structure information (3) for each layer obtained as a result of the above processing. Chase. Alternatively, a connection relationship tracking process such as tracking the connection relationship regarding an arbitrary circuit element is performed, and the result is output as output data 2 (step S6). At that time, when tracing the connection relation across different layers, the storage structure information (2) is used to move from the upper layer to the lower layer or from the lower layer to the upper layer, but one connection relation is common. In this embodiment, the tracing process within one layer is recursively performed when the layer is moved during the tracing process of one connection relationship, since the layer may extend over the layers.
【００１８】以下、図２〜図９を用いて本実施例の動作
を具体的例について説明する。A specific example of the operation of this embodiment will be described below with reference to FIGS.
【００１９】図３（ａ）および（ｂ）は、本実施例で生
成する格納構造を説明する第一の回路データ具体例の論
理回路図である。本回路は図３（ａ）に示されているＴ
階層の回路図（以下、Ｔ回路図という。）１１と、その
下位の図３（ｂ）に示されているＭ階層の回路図（以
下、Ｍ回路図という。）１２との２階層構造であり、Ｔ
階層中にＭ階層の回路素子がＭ１、Ｍ２と２個配置され
ている。3A and 3B are logic circuit diagrams of a first concrete example of circuit data for explaining the storage structure generated in this embodiment. This circuit has the T shown in FIG.
It has a two-layer structure of a circuit diagram (hereinafter referred to as T circuit diagram) 11 of a hierarchy and a circuit diagram (hereinafter referred to as M circuit diagram) 12 of an M layer shown in FIG. Yes, T
Two circuit elements of M layers are arranged in the layers, M1 and M2.
【００２０】図４（ａ）および（ｂ）ならびに図５
（ａ）、（ｂ）および（ｃ）は、図３（ａ）および
（ｂ）の具体例の接続情報の格納構造を示す説明図であ
る。4A and 4B and FIG.
(A), (b) and (c) is an explanatory view showing a storage structure of the connection information in the specific example of Figs. 3 (a) and (b).
【００２１】図４（ａ）のＴ接続情報２１は、同図で示
されるＴ階層の階層内での接続情報であり、接続関係を
持つ複数の素子のピンがネットとして対応づけられてい
る。同様に、図４（ｂ）のＭ接続情報２２はＭ階層内で
の接続情報である。また、図５（ａ）は異階層データ間
の参照関係付けを示す格納構造情報（１）２３であり、
Ｔ階層が上位階層としてＭ階層を参照していることを表
す構造である。図５（ｂ）は、下位階層を有する回路素
子であるところのＴ階層中の素子Ｍ１およびＭ２の各ピ
ンについて、Ｍ階層中の対応する端子との対応付けを格
納した格納構造情報（２）２４であり、Ｍ階層がＭ１と
Ｍ２の２回参照されていることから、各々２対１の関係
となっている。図５（ｃ）は、下位階層を有してＴ階層
中に参照されている回路素子Ｍ１とＭ２の参照状態とし
ての階層構造の格納構造情報（３）２５であり、本図に
示すように木構造として生成されている。The T connection information 21 shown in FIG. 4A is connection information within the T layer shown in FIG. 4, and pins of a plurality of elements having a connection relationship are associated with each other as a net. Similarly, the M connection information 22 in FIG. 4B is connection information within the M layer. Further, FIG. 5A is storage structure information (1) 23 indicating reference association between different hierarchical data,
This is a structure showing that the T layer refers to the M layer as an upper layer. FIG. 5B shows storage structure information (2) storing the correspondence between each pin of the devices M1 and M2 in the T layer, which is a circuit element having a lower layer, and the corresponding terminal in the M layer. 24, and since the M layer is referenced twice, M1 and M2, there is a two-to-one relationship. FIG. 5C shows the storage structure information (3) 25 of the hierarchical structure as the reference state of the circuit elements M1 and M2 which have the lower hierarchy and are referred to in the T hierarchy, and as shown in this figure. It is generated as a tree structure.
【００２２】以上の格納構造の生成後、本実施例での接
続関係追跡処理は以下の手順で行われる。回路データ中
の全ての接続関係を抽出する際には、まず、図３（ａ）
のＴ回路図１１中で閉じたネットＮ１、Ｎ２、Ｎ４、Ｎ
７、Ｎ８、Ｎ９、Ｎ１０、Ｎ１１およびＮ１２は図４
（ａ）のＴ接続情報２１のみで追跡可能である。同様
に、図３（ｂ）のＭ回路図１２中のネットＮ３は図４
（ｂ）のＭ接続情報２２のみで追跡可能である。After the above storage structure is generated, the connection relation tracking process in this embodiment is performed in the following procedure. When extracting all the connection relations in the circuit data, first, FIG.
T circuit of FIG. 11, closed nets N1, N2, N4, N
7, N8, N9, N10, N11 and N12 are shown in FIG.
It can be tracked only by the T connection information 21 in (a). Similarly, the net N3 in the M circuit diagram 12 of FIG.
It can be tracked only by the M connection information 22 in (b).
【００２３】二つの階層間にまたがる接続関係について
は上位の階層側から追跡処理が開始され、例えば、図３
（ａ）のＴ回路図１１のネットＮ３については、図４
（ａ）のＴ接続情報２１内で回路素子Ｃ１のＯＵＴピン
への接続が追跡され、回路素子Ｍ１のＩＮ２ピンへの接
続については、図５（ｂ）の格納構造情報（２）２４の
Ｍ１のＩＮ２ピンから下位のＭ階層での端子ＩＮ２に階
層移動し、図４（ｂ）のＭ接続情報２２からネットＮ２
を介してもう一つの接続先である図３（ｂ）のＭ回路図
１２中の回路素子Ｃ１のＩＮ２ピンとの接続が追跡され
る。同様に、図３（ａ）のＴ回路図１１中のネットＮ
５、Ｎ７、Ｎ８、Ｎ９およびＮ１０についても、図５
（ｂ）の格納構造情報（２）２４を使用して階層間の異
動が行われる。Regarding the connection relationship between two layers, the tracking process is started from the upper layer side, for example, as shown in FIG.
(A) T circuit FIG. 4 shows the net N3 in FIG.
The connection to the OUT pin of the circuit element C1 is tracked in the T connection information 21 of (a), and the connection to the IN2 pin of the circuit element M1 is M1 of the storage structure information (2) 24 of FIG. 5B. From the IN2 pin to the terminal IN2 in the lower M layer, and from the M connection information 22 in FIG.
The connection with the IN2 pin of the circuit element C1 in the M circuit diagram 12 of FIG. 3B, which is another connection destination, is traced via the. Similarly, the net N in the T circuit diagram 11 of FIG.
5, N7, N8, N9 and N10 are also shown in FIG.
Transfer between layers is performed using the storage structure information (2) 24 of (b).
【００２４】回路データ中の全ての接続関係を抽出する
もう一つの手段として、回路素子を起点に階層構造を削
除した状態での接続関係を追跡する場合には、階層毎接
続情報を上位の階層から、本具体例ではＴ接続情報２１
およびＭ接続情報２２の順で読んでいき、下位階層を有
しない最下位レベルの回路素子の接続先を追跡する。下
位の階層中の回路素子の接続先が上位階層に渡っている
場合、例えば、図３（ｂ）のＭ回路図１２中の回路素子
Ｃ２のＯＵＴピンの接続関係を追跡する場合には、図５
（ｃ）の格納構造情報（３）２５により階層ＭがＭ１と
Ｍ２の２回参照されていることが判明するので、図５
（ｂ）の格納構造情報（２）２４に従って、Ｍ階層中の
ＯＵＴ１端子からＭ１のＯＵＴ１ピンを得てその接続先
を図４（ａ）のＴ接続情報２１から得、また、Ｍ２のＯ
ＵＴ１ピンを得てその接続先を得るという参照回数分の
追跡を行う。同じ手順を用いることにより、回路を平坦
にした状態での任意の回路素子について、格納構造情報
（３）２５により、上位の階層構造を獲得することによ
り接続関係を追跡処理することが可能である。As another means for extracting all the connection relations in the circuit data, when the connection relations are traced from the circuit element as a starting point to the state where the hierarchical structure is deleted, the connection information for each layer is set to the upper layer. Therefore, in this specific example, the T connection information 21
The M connection information 22 is read in this order, and the connection destination of the lowest level circuit element having no lower hierarchy is tracked. When the connection destination of the circuit element in the lower layer extends to the upper layer, for example, when tracing the connection relationship of the OUT pin of the circuit element C2 in the M circuit diagram 12 of FIG. 5
Since it is found from the storage structure information (3) 25 in (c) that the hierarchy M is referenced twice, M1 and M2, FIG.
According to the storage structure information (2) 24 of (b), the OUT1 pin of M1 is obtained from the OUT1 terminal in the M layer, the connection destination thereof is obtained from the T connection information 21 of FIG.
Tracking is performed for the reference number of times to obtain the UT1 pin and obtain the connection destination. By using the same procedure, it is possible to trace the connection relationship by acquiring the higher hierarchical structure from the storage structure information (3) 25 for an arbitrary circuit element in the state where the circuit is flattened. ..
【００２５】図６（ａ）、（ｂ）および（ｃ）ならびに
図７（ａ）、（ｂ）および（ｃ）は、第二の回路データ
具体例の論理回路図である。また、図８はその格納構造
（３）を示す説明図である。FIGS. 6A, 6B and 6C and FIGS. 7A, 7B and 7C are logic circuit diagrams of the second specific example of circuit data. FIG. 8 is an explanatory diagram showing the storage structure (3).
【００２６】本具体例では、図６（ａ）のＴ回路図３１
と、図６（ｂ）のＭ１回路図３２と、図６（ｃ）のＭ２
回路図３３と、図７（ａ）のＭ３回路図３４と、図７
（ｂ）のＭ４回路図３５と、図７（ｃ）のＭ５回路図３
６とを有している。すなわち、階層Ｍ２が、階層Ｔ中に
２回参照されている階層Ｍ１中に１回と、階層Ｔ中に１
回の合計３回参照されている。また階層Ｍ５は図７
（ｃ）に示すようにＩＮ端子から回路素子を経ずにＯＵ
Ｔ端子に直接接続する構造となっている。In this specific example, the T circuit diagram 31 of FIG.
And FIG. 32 shows the M1 circuit diagram of FIG. 6B and M2 of FIG. 6C.
Circuit diagram 33, M3 circuit diagram 34 of FIG. 7 (a), and FIG.
M4 circuit diagram 35 of (b) and M5 circuit diagram 3 of FIG. 7 (c)
6 and 6. That is, the hierarchy M2 is referred to twice in the hierarchy T, once in the hierarchy M1, and once in the hierarchy T.
Referenced a total of 3 times. The hierarchy M5 is shown in FIG.
As shown in (c), OU does not pass through the circuit element from the IN terminal.
The structure is such that it is directly connected to the T terminal.
【００２７】本具体例で、図６（ｃ）のＭ２回路図３３
中のネットＮ１は回路を平坦にした状態では３箇所に出
現するが、本実施例では１箇所分の記憶領域に対して１
回のみの処理を行えばよい。本具体例で例えばＭ１−２
中のＭ２中の回路素子Ｃ２のＩＮピンの接続関係を追跡
する場合には、図８の格納構造情報（３）３７を使っ
て、Ｍ２−２の参照状態を得て階層間の移動を行うが、
階層Ｍ５に関してはＩＮ端子からＯＵＴ端子への接続を
得て、すぐに階層Ｔに上がり階層Ｔ中のＣ１のＯＵＴ３
ピンへの接続を得ることになる。In this example, the M2 circuit diagram 33 of FIG. 6C is used.
The net N1 in the middle appears at three places in the state where the circuit is flattened, but in the present embodiment, it is 1 for the storage area for one place.
It is sufficient to perform the processing only once. In this specific example, for example, M1-2
In order to trace the connection relationship of the IN pin of the circuit element C2 in M2 of the inside, the storage structure information (3) 37 of FIG. 8 is used to obtain the reference state of M2-2 and move between layers. But,
As for the layer M5, when the connection from the IN terminal to the OUT terminal is obtained, the layer immediately rises to the layer T and OUT3 of C1 in the layer T
You will get a connection to the pin.
【００２８】このように、接続関係の追跡時において
は、階層間を上位に移動する際にはもとの参照箇所に移
動しなければならないので、本実施例では階層内での接
続関係の追跡処理を下位階層を有する素子の端子を介し
て上位へあるいは下位へ移動する場合に再帰的に行って
いる。As described above, when the connection relationship is traced, it is necessary to move to the original reference point when moving between layers, so in the present embodiment, the connection relationship is traced within the hierarchy. The processing is recursively performed when moving to the upper level or the lower level via the terminal of the element having the lower hierarchy.
【００２９】図９は階層内の接続関係追跡処理の詳細を
示す流れ図である。追跡処理の起点となる階層内での接
続関係追跡処理として、未処理の階層内での接続先が存
在する限り（ステップＳ１１）接続先を順次処理し、接
続先の回路素子の種類を判断し（ステップＳ１２）、端
子である場合には上位階層へ移動する処理に入り（ステ
ップＳ１３）、最下位の回路素子である場合には目的の
接続先の一つとして獲得し（ステップＳ１４）、下位階
層を有する回路素子である場合には下位階層へ移動する
処理に入る（ステップＳ１５）。FIG. 9 is a flow chart showing the details of the connection relation tracking processing within the hierarchy. As a connection relationship tracking process in the layer that is the starting point of the tracking process, as long as there is a connection destination in the unprocessed layer (step S11), the connection destinations are sequentially processed to determine the type of circuit element of the connection destination. (Step S12), if it is a terminal, the process to move to the upper layer is started (Step S13), and if it is the lowest circuit element, it is acquired as one of the target connection destinations (Step S14), If the circuit element has a layer, the process moves to a lower layer (step S15).
【００３０】ここで、ステップＳ１３の上位階層へ移動
する処理およびステップＳ１５の下位階層へ移動する処
理の中で階層内での接続関係追跡処理が再帰的に呼ばれ
るので、目的の接続先の一つが獲得されると、処理は起
点の階層の次の接続先の処理に入ることができる。ステ
ップＳ１３の上位階層へ移動する処理では、直前のステ
ップＳ１５の下位階層へ移動する処理以前の処理階層の
参照状態を記憶しておき、同じ参照状態としての上位階
層へ移動する。Here, since the connection relationship tracking processing within the hierarchy is recursively called in the processing of moving to the higher hierarchy of step S13 and the processing of moving to the lower hierarchy of step S15, one of the target connection destinations is Once obtained, processing can proceed to the processing of the next connection destination in the origin hierarchy. In the process of moving to the upper layer in step S13, the reference state of the process layer before the process of moving to the lower layer of the immediately preceding step S15 is stored, and the process moves to the upper layer with the same reference state.
【００３１】[0031]
【発明の効果】以上説明したように、本発明は、階層構
造を展開せずに回路データの接続情報を記憶装置に格納
し、追跡時の階層間移動のために必要な格納構造情報の
みを生成して接続関係追跡処理を行うので、格納構造情
報を保存する主記憶の使用容量を削減して、大規模回路
データを処理することを可能にし、また、複数回配置さ
れている下位階層内で閉じた接続関係の処理はただ一回
で済ますので、処理時間を高速にできる効果がある。As described above, according to the present invention, the connection information of the circuit data is stored in the storage device without expanding the hierarchical structure, and only the storage structure information necessary for the movement between the layers at the time of tracking is stored. Since the connection relationship tracking process is performed to generate, the used capacity of the main memory for storing the storage structure information can be reduced, and large-scale circuit data can be processed. Also, in the lower hierarchy arranged multiple times. Since the processing of connection relations closed by is only necessary once, there is an effect that the processing time can be shortened.
【図１】本発明の一実施例の要部を示すブロック構成
図。FIG. 1 is a block diagram showing a main part of an embodiment of the present invention.
【図２】その動作を示す流れ図。FIG. 2 is a flowchart showing the operation.
【図３】その対象とする論理回路図。FIG. 3 is a target logic circuit diagram.
【図４】その接続情報の格納構造情報を示す説明図。FIG. 4 is an explanatory diagram showing storage structure information of the connection information.
【図５】その接続情報の格納構造情報を示す説明図。FIG. 5 is an explanatory diagram showing storage structure information of the connection information.
【図６】その対象とする論理回路図。FIG. 6 is a target logic circuit diagram.
【図７】その対象とする論理回路図。FIG. 7 is a target logic circuit diagram.
【図８】その格納構造情報を示す説明図。FIG. 8 is an explanatory diagram showing the storage structure information.
【図９】その接続追跡処理を示す流れ図。FIG. 9 is a flowchart showing the connection tracking process.
【図１０】従来例の要部を示すブロック構成図。FIG. 10 is a block diagram showing a main part of a conventional example.
【図１１】その動作を示す流れ図。FIG. 11 is a flowchart showing the operation.
１ 回路データ ２ 出力データ ３ 記憶装置 ４、４ａ 回路データ連続追跡システム ５ 階層毎接続情報作成手段 ６ 平坦接続情報作成手段 ７、７ａ 接続追跡処理手段 ８ 格納構造情報作成手段 １１、３１ Ｔ回路図 １２ Ｍ回路図 ２１ Ｔ接続情報 ２２ Ｍ接続情報 ２３ 格納構造情報（１） ２４ 格納構造情報（２） ２５、３７ 格納構造情報（３） ３２ Ｍ１回路図 ３３ Ｍ２回路図 ３４ Ｍ３回路図 ３５ Ｍ４回路図 ３６ Ｍ５回路図 Ｃ１〜Ｃ４ 回路素子 ＩＮ１〜ＩＮ４、ＩＮ、ＯＵＴ１〜ＯＵＴ２、ＯＵＴ
端子 Ｍ１〜Ｍ５、Ｍ１−１、Ｍ１−２ （下位階層を有す
る）回路素子 Ｎ１〜Ｎ１２ ネット Ｓ１〜Ｓ１０、Ｓ１１〜Ｓ１５、Ｓ２１〜Ｓ２６ ステ
ップDESCRIPTION OF SYMBOLS 1 circuit data 2 output data 3 storage device 4 and 4a circuit data continuous tracking system 5 connection information creating means for each layer 6 flat connection information creating means 7 and 7a connection tracking processing means 8 storage structure information creating means 11 and 31 T circuit diagram 12 M circuit diagram 21 T connection information 22 M connection information 23 Storage structure information (1) 24 Storage structure information (2) 25, 37 Storage structure information (3) 32 M1 circuit diagram 33 M2 circuit diagram 34 M3 circuit diagram 35 M4 circuit diagram 36 M5 circuit diagram C1 to C4 circuit elements IN1 to IN4, IN, OUT1 to OUT2, OUT
Terminals M1 to M5, M1-1, M1-2 (having lower layers) Circuit elements N1 to N12 Nets S1 to S10, S11 to S15, S21 to S26 Steps
Claims (1)
階層毎の接続情報を作成し記憶装置に格納する階層毎接
続情報作成手段を備えた回路データ接続追跡システムに
おいて、 前記記憶装置に格納された回路データについて、異階層
データ間の参照付けした第一の格納構造情報、下位階層
を有する回路素子の上位階層と下位階層との端子の対応
関係付けした第二の格納構造情報および下位階層を有す
る回路素子の参照状態の階層付けした第三の格納構造情
報を作成し前記記憶装置に格納する格納構造情報作成手
段と、 前記階層毎接続情報ならびに前記第一、第二および第三
の格納構造情報により前記回路データの接続関係の追跡
を行う接続追跡処理手段とを備えたことを特徴とする回
路データ接続追跡システム。Claim: What is claimed is: 1. A circuit data connection tracking system, comprising: connection information creating means for each layer that inputs circuit data having a hierarchical structure to create connection information for each layer and stores the connection information in a storage device. Regarding the circuit data stored in the storage device, the first storage structure information referred to between different hierarchical data, the second storage in which the terminals of the upper layer and the lower layer of the circuit element having the lower layer are associated with each other. Storage structure information creating means for creating structure information and third storage structure information in which a reference state of a circuit element having a lower hierarchy is created and stored in the storage device; connection information for each hierarchy; and the first and second connection information And a connection tracking processing means for tracking the connection relation of the circuit data based on the third storage structure information.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17260591A JP3293640B2 (en) | 1991-07-12 | 1991-07-12 | Circuit data connection tracking system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17260591A JP3293640B2 (en) | 1991-07-12 | 1991-07-12 | Circuit data connection tracking system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0520396A true JPH0520396A (en) | 1993-01-29 |
| JP3293640B2 JP3293640B2 (en) | 2002-06-17 |
Family
ID=15944967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17260591A Expired - Fee Related JP3293640B2 (en) | 1991-07-12 | 1991-07-12 | Circuit data connection tracking system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3293640B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005182728A (en) * | 2003-12-15 | 2005-07-07 | Tokyu Car Corp | Transport machine design support apparatus |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04309178A (en) * | 1991-04-08 | 1992-10-30 | Fujitsu Ltd | Method for preparing and managing symbolic data base at logic simulation |
-
1991
- 1991-07-12 JP JP17260591A patent/JP3293640B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04309178A (en) * | 1991-04-08 | 1992-10-30 | Fujitsu Ltd | Method for preparing and managing symbolic data base at logic simulation |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005182728A (en) * | 2003-12-15 | 2005-07-07 | Tokyu Car Corp | Transport machine design support apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3293640B2 (en) | 2002-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3022315B2 (en) | Circuit extraction method | |
| US20070094622A1 (en) | Methods, Apparatus and Computer Program Products for Generating Selective Netlists that Include Interconnection Influences at Pre-Layout and Post-Layout Design Stages | |
| JPH10321728A (en) | Hierarchization wiring processing method and medium for hierarchization wiring processing program recording in layout system of semiconductor integrated circuit | |
| JP3293640B2 (en) | Circuit data connection tracking system | |
| US5825659A (en) | Method for local rip-up and reroute of signal paths in an IC design | |
| US6862722B2 (en) | Extendable method for revising patterned microelectronic conductor layer layouts | |
| US20020026625A1 (en) | Method for dividing a terminal in automatic interconnect routing processing, a computer program for implementing same, and an automatic interconnect routing processor using the method | |
| JPH07287051A (en) | Input data creation device for logic simulation | |
| JP2872216B1 (en) | Macro design method | |
| JPWO2003036523A1 (en) | Simulation method, simulation program, and display processing method | |
| JP3156544B2 (en) | Circuit extraction device | |
| Rose | Computer aided design of printed wiring boards | |
| US6412103B1 (en) | Routing method removing cycles in vertical constraint graph | |
| JPH09114871A (en) | Circuit extraction device | |
| JPH04225216A (en) | Exposure-data transmitting method | |
| JP2924486B2 (en) | Hierarchical structure expansion method for design data of integrated circuits. | |
| KR950033925A (en) | Design method of large scale integrated circuit | |
| JPS62121579A (en) | Functional block developing system | |
| CN113255283A (en) | Global wiring method for rapidly removing closed loop and redundant node | |
| JP2925160B2 (en) | Logic synthesis method | |
| JP3641063B2 (en) | Macro library generator | |
| JPS6182276A (en) | Integrated circuit mask design verification device | |
| Kuo | Design for yield enhancement and reconfiguration in large area VLSI/WSI architectures | |
| JPS61144648A (en) | Hierarchical element discrimination system | |
| JPH11145435A (en) | Method of sampling data on connection of hierarchical circuit and record medium recorded with program thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |