JPH05189346A - ディスク制御装置 - Google Patents
ディスク制御装置Info
- Publication number
- JPH05189346A JPH05189346A JP4020453A JP2045392A JPH05189346A JP H05189346 A JPH05189346 A JP H05189346A JP 4020453 A JP4020453 A JP 4020453A JP 2045392 A JP2045392 A JP 2045392A JP H05189346 A JPH05189346 A JP H05189346A
- Authority
- JP
- Japan
- Prior art keywords
- data
- writing
- error flag
- cache memory
- abnormality
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【目的】 ディスクキャッシュメモリ内のデータの書込
み時の異常の有無及びその書込み経路を知る。 【構成】 プロセッサからの書込み要求に応答し、デー
タと、そのプロセッサ及び書込みを行ったディレクタの
番号（経路情報）と、そのデータ書込み時における異常
の有無を示すエラーフラグとを、キャッシュメモリ２０
の最小アクセス単位である物理セクタに書込む。プロセ
ッサからの読出し要求に応答し、キャッシュメモリ２０
からエラーフラグを読出す。そのフラグが異常有の旨を
示したとき経路情報を、その読出し要求を発したプロセ
ッサ１に送出する。 【効果】 データ書込み時の異常の有無及びその書込み
経路が分り、その原因を知ることができる。
み時の異常の有無及びその書込み経路を知る。 【構成】 プロセッサからの書込み要求に応答し、デー
タと、そのプロセッサ及び書込みを行ったディレクタの
番号（経路情報）と、そのデータ書込み時における異常
の有無を示すエラーフラグとを、キャッシュメモリ２０
の最小アクセス単位である物理セクタに書込む。プロセ
ッサからの読出し要求に応答し、キャッシュメモリ２０
からエラーフラグを読出す。そのフラグが異常有の旨を
示したとき経路情報を、その読出し要求を発したプロセ
ッサ１に送出する。 【効果】 データ書込み時の異常の有無及びその書込み
経路が分り、その原因を知ることができる。
Description
【０００１】
【技術分野】本発明はディスク制御装置に関し、特にキ
ャッシュメモリを有し、このキャッシュメモリのみにフ
ァイルを記録する高速ファイル制御を行う装置に関す
る。
ャッシュメモリを有し、このキャッシュメモリのみにフ
ァイルを記録する高速ファイル制御を行う装置に関す
る。
【０００２】
【従来技術】従来、この種のディスク制御装置では、ホ
ストプロセッサとキャッシュメモリとの間のデータ転送
を複数のセクタからなる物理セクタ単位で行っている。
そして、キャッシュメモリのみにデータを書込み／読出
しする高速ファイルモードにおいて、ホストプロセッサ
からキャッシュメモリに対するデータの書込みがエラー
になると、その書込みがエラーになった物理セクタのデ
ィスク装置上での物理的なアドレスを複数記録する書込
みエラー登録領域にその旨を登録していた。キャッシュ
メモリ上のデータを読出す場合は、その書込みエラー登
録領域に、読出しデータの物理アドレスが登録されてい
るか否かによって処理を行っていた。
ストプロセッサとキャッシュメモリとの間のデータ転送
を複数のセクタからなる物理セクタ単位で行っている。
そして、キャッシュメモリのみにデータを書込み／読出
しする高速ファイルモードにおいて、ホストプロセッサ
からキャッシュメモリに対するデータの書込みがエラー
になると、その書込みがエラーになった物理セクタのデ
ィスク装置上での物理的なアドレスを複数記録する書込
みエラー登録領域にその旨を登録していた。キャッシュ
メモリ上のデータを読出す場合は、その書込みエラー登
録領域に、読出しデータの物理アドレスが登録されてい
るか否かによって処理を行っていた。
【０００３】しかし、上述した従来のディスク制御装置
では、ホストプロセッサからキャッシュメモリへの書込
みデータ転送において書込みエラー登録領域の容量を越
える多数の書込みエラーが発生した場合、全ての書込み
エラーの登録が不可能なため、書込みエラーが発生した
データを書込み正常なデータとみなして読出すケースが
あり、データ化けの原因になるという欠点があった。
では、ホストプロセッサからキャッシュメモリへの書込
みデータ転送において書込みエラー登録領域の容量を越
える多数の書込みエラーが発生した場合、全ての書込み
エラーの登録が不可能なため、書込みエラーが発生した
データを書込み正常なデータとみなして読出すケースが
あり、データ化けの原因になるという欠点があった。
【０００４】また、その書込みエラー登録領域にはデー
タの物理アドレスが登録されていただけであるため、ど
の部位でエラーが発生したのか又はどの経路でエラーが
発生したのかが分からないという欠点もあった。
タの物理アドレスが登録されていただけであるため、ど
の部位でエラーが発生したのか又はどの経路でエラーが
発生したのかが分からないという欠点もあった。
【０００５】
【発明の目的】本発明は上述した従来の欠点を解決する
ためになされたものであり、その目的はキャッシュメモ
リ上の全てのデータについて、書込みエラーの有無及び
そのエラーの発生経路等を特定できるディスク制御装置
を提供することである。
ためになされたものであり、その目的はキャッシュメモ
リ上の全てのデータについて、書込みエラーの有無及び
そのエラーの発生経路等を特定できるディスク制御装置
を提供することである。
【０００６】
【発明の構成】本発明によるディスク制御装置は、ディ
スクキャッシュメモリと、上位装置からの書込み要求に
応答し、データ及び該データの書込み時における異常の
有無を示すエラーフラグ並びに自書込み部のＩＤ情報と
を、前記ディスクキャッシュメモリの最小アクセス単位
である物理セクタに書込むＮ個（Ｎは２以上の整数）の
書込み部と、上位装置からの読出し要求に応答し、前記
エラーフラグを読出す読出し部と、このエラーフラグが
異常有の旨を示したとき前記ＩＤ情報を前記読出し要求
を発した上位装置に送出する送出部とを有することを特
徴とする。
スクキャッシュメモリと、上位装置からの書込み要求に
応答し、データ及び該データの書込み時における異常の
有無を示すエラーフラグ並びに自書込み部のＩＤ情報と
を、前記ディスクキャッシュメモリの最小アクセス単位
である物理セクタに書込むＮ個（Ｎは２以上の整数）の
書込み部と、上位装置からの読出し要求に応答し、前記
エラーフラグを読出す読出し部と、このエラーフラグが
異常有の旨を示したとき前記ＩＤ情報を前記読出し要求
を発した上位装置に送出する送出部とを有することを特
徴とする。
【０００７】本発明による他のディスク制御装置は、デ
ィスクキャッシュメモリと、Ｎ個（Ｎは２以上の整数）
の上位装置からの書込み要求に応答し、データ及び該デ
ータの書込み時における異常の有無を示すエラーフラグ
並びに該書込み要求を発した上位装置のＩＤ情報とを、
前記ディスクキャッシュメモリの最小アクセス単位であ
る物理セクタに書込む書込み部と、上位装置からの読出
し要求に応答し、前記エラーフラグを読出す読出し部
と、このエラーフラグが異常有の旨を示したとき前記Ｉ
Ｄ情報を前記読出し要求を発した上位装置に送出する送
出部とを有することを特徴とする。
ィスクキャッシュメモリと、Ｎ個（Ｎは２以上の整数）
の上位装置からの書込み要求に応答し、データ及び該デ
ータの書込み時における異常の有無を示すエラーフラグ
並びに該書込み要求を発した上位装置のＩＤ情報とを、
前記ディスクキャッシュメモリの最小アクセス単位であ
る物理セクタに書込む書込み部と、上位装置からの読出
し要求に応答し、前記エラーフラグを読出す読出し部
と、このエラーフラグが異常有の旨を示したとき前記Ｉ
Ｄ情報を前記読出し要求を発した上位装置に送出する送
出部とを有することを特徴とする。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００９】図１は本発明の一実施例によるディスク制
御装置を含むディスクシステムの構成を示すブロック図
である。図において、本システムは、１台のディスク制
御装置200 に対して、３台のホストプロセッサ１１，１
２及び１３が接続され、１台のディスク装置１０にデー
タの読み書きを行うものである。
御装置を含むディスクシステムの構成を示すブロック図
である。図において、本システムは、１台のディスク制
御装置200 に対して、３台のホストプロセッサ１１，１
２及び１３が接続され、１台のディスク装置１０にデー
タの読み書きを行うものである。
【００１０】ディスク制御装置200 は、４台のディレク
タ（Director）２１〜２４を含んで構成され、各ディレ
クタは夫々３台のホストプロセッサ１１〜１３に接続さ
れている。このディスク制御装置200 にはキャッシュメ
モリ２０が設けられており、４台のディレクタで共有さ
れる。このキャッシュメモリ２０に対してアクセスをす
ることで、高速ファイル制御が実現される。
タ（Director）２１〜２４を含んで構成され、各ディレ
クタは夫々３台のホストプロセッサ１１〜１３に接続さ
れている。このディスク制御装置200 にはキャッシュメ
モリ２０が設けられており、４台のディレクタで共有さ
れる。このキャッシュメモリ２０に対してアクセスをす
ることで、高速ファイル制御が実現される。
【００１１】また、ディスク制御装置200 内の４台のデ
ィレクタ２１〜２４はディスク装置１０を共有してい
る。
ィレクタ２１〜２４はディスク装置１０を共有してい
る。
【００１２】したがって、キャッシュメモリ２０又はデ
ィスク装置１０への書込み又は読出しの経路は全部で１
２本あることになる。ディスク装置１０としては、磁気
ディスク装置、光ディスク装置等が該当する。
ィスク装置１０への書込み又は読出しの経路は全部で１
２本あることになる。ディスク装置１０としては、磁気
ディスク装置、光ディスク装置等が該当する。
【００１３】次に、図２を参照して各ディレクタの内部
構成を説明する。各ディレクタは、同一の内部構成であ
るため、ここでは図１中のディレクタ２１に着目して説
明する。図において、ディレクタ２１は、ホストインタ
フェース１を介して各ホストプロセッサと接続され、ま
たディスクインタフェース２を介してディスク装置と接
続され、さらにキャッシュインタフェース３を介してキ
ャッシュメモリと接続されている。これらインタフェー
ス１〜３は、データ転送制御手段４で連結され、動作モ
ードに応じて択一的に接続される。
構成を説明する。各ディレクタは、同一の内部構成であ
るため、ここでは図１中のディレクタ２１に着目して説
明する。図において、ディレクタ２１は、ホストインタ
フェース１を介して各ホストプロセッサと接続され、ま
たディスクインタフェース２を介してディスク装置と接
続され、さらにキャッシュインタフェース３を介してキ
ャッシュメモリと接続されている。これらインタフェー
ス１〜３は、データ転送制御手段４で連結され、動作モ
ードに応じて択一的に接続される。
【００１４】キャッシュインタフェース３は、キャッシ
ュメモリへの転送時には、データ転送制御手段４からの
データと、経路情報書込み用レジスタ５内の情報と、エ
ラーフラグ用レジスタ６のフラグとを択一的に転送す
る。また、キャッシュメモリからの転送時には、データ
転送制御手段４と経路情報読出し用レジスタ７とエラー
フラグ用レジスタ６とへ各情報が分割して転送される。
なお、各ブロックは全てマイクロプロセッサ８によって
制御される。
ュメモリへの転送時には、データ転送制御手段４からの
データと、経路情報書込み用レジスタ５内の情報と、エ
ラーフラグ用レジスタ６のフラグとを択一的に転送す
る。また、キャッシュメモリからの転送時には、データ
転送制御手段４と経路情報読出し用レジスタ７とエラー
フラグ用レジスタ６とへ各情報が分割して転送される。
なお、各ブロックは全てマイクロプロセッサ８によって
制御される。
【００１５】図３（ｂ）を参照すると、キャッシュメモ
リにはデータ記憶部201 とディレクトリ部202 とがあ
る。データ記憶部201 はデータを物理セクタ単位で保持
し、複数の物理セクタでブロックを形成している。
リにはデータ記憶部201 とディレクトリ部202 とがあ
る。データ記憶部201 はデータを物理セクタ単位で保持
し、複数の物理セクタでブロックを形成している。
【００１６】このブロックはディスク装置上の記憶エリ
アに対応しており、ディスク装置への書込み、読出しは
このブロック単位で行われる。これらのブロックがディ
スク装置のどのエリアに対応するかはディレクトリ部20
2 に記憶されている。キャッシュインタフェース３との
データのやりとりは、物理セクタ単位で行われる。
アに対応しており、ディスク装置への書込み、読出しは
このブロック単位で行われる。これらのブロックがディ
スク装置のどのエリアに対応するかはディレクトリ部20
2 に記憶されている。キャッシュインタフェース３との
データのやりとりは、物理セクタ単位で行われる。
【００１７】物理セクタ中には、同図（ａ）に示されて
いるようにデータＤ及び経路情報Ｋ並びにエラーフラグ
Ｆが格納される。データＤはいずれかのホストプロセッ
サから送られたデータであり、経路情報Ｋとエラーフラ
グＦとはディレクタで付与された情報である。
いるようにデータＤ及び経路情報Ｋ並びにエラーフラグ
Ｆが格納される。データＤはいずれかのホストプロセッ
サから送られたデータであり、経路情報Ｋとエラーフラ
グＦとはディレクタで付与された情報である。
【００１８】ここで、経路情報とは、そのデータの書込
み要求を発したホストプロセッサを特定するための識別
情報（ＩＤ情報）及びその物理セクタに対して書込みを
行ったディレクタを特定するための識別情報（ＩＤ情
報）であり、具体的にはホストプロセッサ番号及びディ
レクタ番号である。つまり、その物理セクタに対するデ
ータ書込み処理に関与したホストプロセッサ及びディレ
クタを、これら識別情報で特定することにより、エラー
の発生原因をつきとめることができるのである。
み要求を発したホストプロセッサを特定するための識別
情報（ＩＤ情報）及びその物理セクタに対して書込みを
行ったディレクタを特定するための識別情報（ＩＤ情
報）であり、具体的にはホストプロセッサ番号及びディ
レクタ番号である。つまり、その物理セクタに対するデ
ータ書込み処理に関与したホストプロセッサ及びディレ
クタを、これら識別情報で特定することにより、エラー
の発生原因をつきとめることができるのである。
【００１９】また、エラーフラグは、例えば１ビットの
情報であり、その物理セクタへのデータ書込み時にデー
タ転送異常が発生したとき“１”データ書込みが正常に
終了したとき“０”となる。なお、データ自体の誤りの
有無を示すものではない。
情報であり、その物理セクタへのデータ書込み時にデー
タ転送異常が発生したとき“１”データ書込みが正常に
終了したとき“０”となる。なお、データ自体の誤りの
有無を示すものではない。
【００２０】かかる構成とされた本例のディスク制御装
置の動作について図４及び図５のフローチャートを参照
して説明する。
置の動作について図４及び図５のフローチャートを参照
して説明する。
【００２１】まず、データ書込み時の動作が示されてい
る図４において、いずれかのホストプロセッサにより高
速データ書込み命令が出されると、マイクロプロセッサ
８はホストインタフェース１を介してこの命令を受ける
（ステップ４１）。マイクロプロセッサ８は、まず命令
のあったホストプロセッサと自身のディレクタとを示す
番号（経路情報）を経路情報書込み用レジスタ５にセッ
トし、データ転送制御手段４をホストインタフェース１
からキャッシュインタフェース３への接続に設定する
（ステップ４２）。そして、ホストからデータが転送さ
れるとデータはキャッシュメモリ２０に書込まれる（ス
テップ４３）。ホストからのデータ転送に異常がなけれ
ばマイクロプロセッサ８はそのホストに対して正常終了
報告をする（ステップ４４→４５）。
る図４において、いずれかのホストプロセッサにより高
速データ書込み命令が出されると、マイクロプロセッサ
８はホストインタフェース１を介してこの命令を受ける
（ステップ４１）。マイクロプロセッサ８は、まず命令
のあったホストプロセッサと自身のディレクタとを示す
番号（経路情報）を経路情報書込み用レジスタ５にセッ
トし、データ転送制御手段４をホストインタフェース１
からキャッシュインタフェース３への接続に設定する
（ステップ４２）。そして、ホストからデータが転送さ
れるとデータはキャッシュメモリ２０に書込まれる（ス
テップ４３）。ホストからのデータ転送に異常がなけれ
ばマイクロプロセッサ８はそのホストに対して正常終了
報告をする（ステップ４４→４５）。
【００２２】このとき、なんらかの異常が検出された場
合、例えばデータ転送の終了の信号が検出されなかった
場合は、マイクロプロセッサ８はエラーフラグ用レジス
タ６にエラーを示すフラグをセットし（ステップ４４→
４８）、ホストプロセッサに対し、異常終了報告をする
（ステップ４９）。
合、例えばデータ転送の終了の信号が検出されなかった
場合は、マイクロプロセッサ８はエラーフラグ用レジス
タ６にエラーを示すフラグをセットし（ステップ４４→
４８）、ホストプロセッサに対し、異常終了報告をする
（ステップ４９）。
【００２３】正常終了又は異常終了の報告が終わるとマ
イクロプロセッサ８はデータに続けて経路情報書込み用
レジスタ５の内容をキャッシュメモリ２０に転送し（ス
テップ４６）、続いてエラーフラグ用レジスタ６の内容
を転送する（ステップ４６）、続いてエラーフラグ用レ
ジスタ６の内容を転送する（ステップ４７）。以上で物
理セクタが記録されることになる。
イクロプロセッサ８はデータに続けて経路情報書込み用
レジスタ５の内容をキャッシュメモリ２０に転送し（ス
テップ４６）、続いてエラーフラグ用レジスタ６の内容
を転送する（ステップ４６）、続いてエラーフラグ用レ
ジスタ６の内容を転送する（ステップ４７）。以上で物
理セクタが記録されることになる。
【００２４】なお、マイクロプロセッサ８は、これら一
連の動作中で、いつでも、エラーが検出されると、ただ
ちにエラーフラグ用レジスタ６にエラーを示すフラグ
“１”をセットする。従って、エラーフラグ用レジスタ
６は動作開始時には、クリア（“０”）されている。エ
ラーが検出されなければこのクリア状態のまま転送され
記録される。
連の動作中で、いつでも、エラーが検出されると、ただ
ちにエラーフラグ用レジスタ６にエラーを示すフラグ
“１”をセットする。従って、エラーフラグ用レジスタ
６は動作開始時には、クリア（“０”）されている。エ
ラーが検出されなければこのクリア状態のまま転送され
記録される。
【００２５】次に、データ読出し時の動作が示されてい
る図５において、いずれかのホストプロセッサからデー
タ読出し命令が出されると、マイクロプロセッサ８はこ
れを受信し（ステップ５１）、キャッシュメモリ２０上
のある物理セクタをアクセスし、データを転送させる。
データ部は、ホストインタフェース１からホストプロセ
ッサへ転送され（ステップ５２）、経路情報は経路情報
読出し用レジスタ７へ転送され（ステップ５３）、エラ
ーフラグはエラーフラグ用レジスタ６へ転送される（ス
テップ５４）。
る図５において、いずれかのホストプロセッサからデー
タ読出し命令が出されると、マイクロプロセッサ８はこ
れを受信し（ステップ５１）、キャッシュメモリ２０上
のある物理セクタをアクセスし、データを転送させる。
データ部は、ホストインタフェース１からホストプロセ
ッサへ転送され（ステップ５２）、経路情報は経路情報
読出し用レジスタ７へ転送され（ステップ５３）、エラ
ーフラグはエラーフラグ用レジスタ６へ転送される（ス
テップ５４）。
【００２６】マイクロプロセッサ８はエラーフラグ用レ
ジスタ６を読み、エラーを示す状態であれば、ホストプ
ロセッサへエラーを報告し（ステップ５５→５６）、さ
らに経路情報読出し用レジスタ７の内容をホストへ正常
終了報告をする（ステップ５８）。
ジスタ６を読み、エラーを示す状態であれば、ホストプ
ロセッサへエラーを報告し（ステップ５５→５６）、さ
らに経路情報読出し用レジスタ７の内容をホストへ正常
終了報告をする（ステップ５８）。
【００２７】エラーの報告及び経路情報の内容により、
書込み異常の存在を知ることができるとともに、エラー
の発生した部位や経路を特定できるのである。そして、
各部位の交換、修理等を行うことにより、システムの保
守性が向上する。
書込み異常の存在を知ることができるとともに、エラー
の発生した部位や経路を特定できるのである。そして、
各部位の交換、修理等を行うことにより、システムの保
守性が向上する。
【００２８】本例においては、図１に示されているよう
に、４台のディレクタを含んで構成され、３台のホスト
プロセッサに共有されるディスク制御装置の場合を説明
したが、ディレクタやホストプロセッサの数は、それに
限定されるものではない。ディレクタを２台以上含んで
構成される場合は、データとディレクタのＩＤ情報とを
同一の物理セクタに格納すれば、少なくとも書込みに関
与したディレクタを特定できる。また、２台以上のホス
トプロセッサに共有される場合は、データとホストプロ
セッサのＩＤ情報とを同じ物理セクタに格納すれば、少
なくとも書込み要求を発したホストプロセッサを特定で
きる。
に、４台のディレクタを含んで構成され、３台のホスト
プロセッサに共有されるディスク制御装置の場合を説明
したが、ディレクタやホストプロセッサの数は、それに
限定されるものではない。ディレクタを２台以上含んで
構成される場合は、データとディレクタのＩＤ情報とを
同一の物理セクタに格納すれば、少なくとも書込みに関
与したディレクタを特定できる。また、２台以上のホス
トプロセッサに共有される場合は、データとホストプロ
セッサのＩＤ情報とを同じ物理セクタに格納すれば、少
なくとも書込み要求を発したホストプロセッサを特定で
きる。
【００２９】なお、データとエラーフラグとを同一の物
理セクタに格納することにより、これらを同時に読出せ
るため、データとエラーアドレスとを別々に記憶してい
た従来装置に比べ、高速に処理できる。
理セクタに格納することにより、これらを同時に読出せ
るため、データとエラーアドレスとを別々に記憶してい
た従来装置に比べ、高速に処理できる。
【００３０】
【発明の効果】以上説明したように本発明は、データ及
びそのデータの書込み時における異常の有無を示すエラ
ーフラグ並びに書込み時の経路情報を、同一の物理セク
タに格納することにより、キャッシュメモリ上の全ての
データについての書込みエラーの有無を知ることがで
き、また、その書込み処理に関与した部位や経路を特定
でき、システムの保守性が向上するという効果がある。
びそのデータの書込み時における異常の有無を示すエラ
ーフラグ並びに書込み時の経路情報を、同一の物理セク
タに格納することにより、キャッシュメモリ上の全ての
データについての書込みエラーの有無を知ることがで
き、また、その書込み処理に関与した部位や経路を特定
でき、システムの保守性が向上するという効果がある。
【図１】本発明の実施例によるディスク制御装置を含む
ディスクシステムの構成を示すブロック図である。
ディスクシステムの構成を示すブロック図である。
【図２】図１中のディレクタの内部構成を示すブロック
図である。
図である。
【図３】キャッシュメモリの格納領域を示す概念図であ
る。
る。
【図４】データ書込み処理時の動作手順を示すフローチ
ャートである。
ャートである。
【図５】データ読出し処理時の動作手順を示すフローチ
ャートである。
ャートである。
１ ホストインタフェース ２ ディスクインタフェース ３ キャッシュインタフェース ４ データ転送制御手段 ５ 経路情報書込み用レジスタ ６ エラーフラグ用レジスタ ７ 経路情報読出し用レジスタ ８ マイクロプロセッサ １０ ディスク装置 １１〜１３ ホストプロセッサ ２０ キャッシュメモリ ２１〜２４ ディレクタ
Claims (3)
- 【請求項１】 ディスクキャッシュメモリと、上位装置
からの書込み要求に応答し、データ及び該データの書込
み時における異常の有無を示すエラーフラグを、前記デ
ィスクキャッシュメモリの最小アクセス単位である物理
セクタに書込む書込み部とを有することを特徴とするデ
ィスク制御装置。 - 【請求項２】 ディスクキャッシュメモリと、上位装置
からの書込み要求に応答し、データ及び該データの書込
み時における異常の有無を示すエラーフラグ並びに自書
込み部のＩＤ情報とを、前記ディスクキャッシュメモリ
の最小アクセス単位である物理セクタに書込むＮ個（Ｎ
は２以上の整数）の書込み部と、上位装置からの読出し
要求に応答し、前記エラーフラグを読出す読出し部と、
このエラーフラグが異常有の旨を示したとき前記ＩＤ情
報を前記読出し要求を発した上位装置に送出する送出部
とを有することを特徴とするディスク制御装置。 - 【請求項３】 ディスクキャッシュメモリと、Ｎ個（Ｎ
は２以上の整数）の上位装置からの書込み要求に応答
し、データ及び該データの書込み時における異常の有無
を示すエラーフラグ並びに該書込み要求を発した上位装
置のＩＤ情報とを、前記ディスクキャッシュメモリの最
小アクセス単位である物理セクタに書込む書込み部と、
上位装置からの読出し要求に応答し、前記エラーフラグ
を読出す読出し部と、このエラーフラグが異常有の旨を
示したとき前記ＩＤ情報を前記読出し要求を発した上位
装置に送出する送出部とを有することを特徴とするディ
スク制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4020453A JPH05189346A (ja) | 1992-01-09 | 1992-01-09 | ディスク制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4020453A JPH05189346A (ja) | 1992-01-09 | 1992-01-09 | ディスク制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05189346A true JPH05189346A (ja) | 1993-07-30 |
Family
ID=12027495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4020453A Pending JPH05189346A (ja) | 1992-01-09 | 1992-01-09 | ディスク制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05189346A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010049613A (ja) * | 2008-08-25 | 2010-03-04 | Nec Corp | ストレージ装置、ストレージ性能管理方法及びストレージ性能管理プログラム |
| JP2010237839A (ja) * | 2009-03-30 | 2010-10-21 | Nec Corp | ＰＣＩ−Ｅｘｐｒｅｓｓ通信システム、及びＰＣＩ−Ｅｘｐｒｅｓｓ通信方法 |
-
1992
- 1992-01-09 JP JP4020453A patent/JPH05189346A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010049613A (ja) * | 2008-08-25 | 2010-03-04 | Nec Corp | ストレージ装置、ストレージ性能管理方法及びストレージ性能管理プログラム |
| JP2010237839A (ja) * | 2009-03-30 | 2010-10-21 | Nec Corp | ＰＣＩ−Ｅｘｐｒｅｓｓ通信システム、及びＰＣＩ−Ｅｘｐｒｅｓｓ通信方法 |
| US8489795B2 (en) | 2009-03-30 | 2013-07-16 | Nec Corporation | PCI-Express communication system and PCI-Express communication method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100345632B1 (ko) | 기억 장치 및 그 제어 방법 | |
| EP0147794B1 (en) | Error recovery method and apparatus | |
| US6408369B1 (en) | Internal copy for a storage controller | |
| JP4252139B2 (ja) | 記憶装置システム | |
| JPH07281840A (ja) | ２重化ディスク記録装置 | |
| US7480749B1 (en) | Main memory as extended disk buffer memory | |
| JP2001331377A (ja) | 再生エラーの処理方法及びこれを用いたディスク装置 | |
| JPH0316712B2 (ja) | ||
| JPH05189346A (ja) | ディスク制御装置 | |
| JP3128102B2 (ja) | 情報記録再生方式 | |
| JPH09282108A (ja) | ディスク装置 | |
| JP3794322B2 (ja) | データコピーシステム | |
| JP3275492B2 (ja) | 連動型ディスク装置 | |
| JP2637594B2 (ja) | 情報記録再生装置 | |
| JP4209108B2 (ja) | 記憶装置の制御方法およびこの方法に用いる記憶装置、ディスクアレイ装置、及びディスクコントローラ | |
| JPS6013360A (ja) | 記憶装置 | |
| JPS60101788A (ja) | 光デイスク制御装置 | |
| JPS63306567A (ja) | 回転型記憶装置 | |
| JPH02244463A (ja) | 記憶ディスク制御装置 | |
| JP2614130B2 (ja) | 磁気テープ装置 | |
| JPS6050672A (ja) | 回転形記憶装置の読取り制御方式 | |
| JPH0578109B2 (ja) | ||
| JPH02205914A (ja) | 光ディスク処理装置 | |
| JPS61134859A (ja) | メモリのバツクアツプ制御方式 | |
| JPH03164843A (ja) | 光ディスク処理装置 |