JPH05184716A - Pin ball game (pachinko) machine - Google Patents
Pin ball game (pachinko) machineInfo
- Publication number
- JPH05184716A JPH05184716A JP2197392A JP2197392A JPH05184716A JP H05184716 A JPH05184716 A JP H05184716A JP 2197392 A JP2197392 A JP 2197392A JP 2197392 A JP2197392 A JP 2197392A JP H05184716 A JPH05184716 A JP H05184716A
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- pair
- terminal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Pinball Game Machines (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、継続入賞口にパチンコ
球が飛入したとき、所定時間内の入賞装置の入賞確率を
増大させる状態を維持し始め、該入賞装置の入賞確率増
大状態中に継続入賞口にパチンコ球が再び飛入したと
き、再度、最初から入賞確率の増大状態を開始させるよ
うにしたパチンコ機の改良に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention, when a pachinko ball jumps into a continuous winning opening, begins to maintain a state of increasing the winning probability of a winning device within a predetermined time, while the winning probability of the winning device is increasing. When the pachinko ball re-enters the continuous winning hole, it relates to the improvement of the pachinko machine that starts the state of increasing the winning probability again from the beginning.
【０００２】[0002]
【従来の技術】従来、パチンコ機には入賞球により入賞
装置の入賞確率を増大させるものがある。この種のパチ
ンコ機は、遊技盤に打出されたパチンコ球が飛入可能な
入賞装置と、該入賞装置の両側部に設けられた一対の枢
軸の一端に固定され各枢軸の回動に応じて前記入賞装置
へのパチンコ球の飛入が可能な開成状態と不能な閉成状
態とを形成するための一対の可動片と、該可動片を駆動
するための一対の電気駆動部と、該電気駆動部および可
動片間に介装され該電気駆動部の動作に基いて前記可動
片を開閉成する一対の開閉機構とを設けている。2. Description of the Related Art Conventionally, there is a pachinko machine that increases a winning probability of a winning device by using a winning ball. This kind of pachinko machine is a prize winning device into which a pachinko ball hit on a game board can fly, and is fixed to one end of a pair of pivots provided on both sides of the prize winning device according to the rotation of each pivot. A pair of movable pieces for forming an open state and a closed state in which the pachinko ball can jump into the winning device, a pair of electric drive parts for driving the movable piece, and the electric A pair of opening / closing mechanisms that are interposed between the drive section and the movable piece and that open / close the movable piece based on the operation of the electric drive section are provided.
【０００３】さらに遊技盤には複数の特定入賞口を設け
るとともに、これらに異なった条件をそれぞれ設定し
て、電気駆動部は特定入賞口の入賞に応じ、開閉機構を
介して可動片を開閉成する。Further, the game board is provided with a plurality of specific winning openings, and different conditions are set for each, and the electric drive section opens and closes the movable piece through the opening / closing mechanism according to winning of the specific winning openings. To do.
【０００４】このことにより入賞装置は閉成状態から開
成状態に変動してパチンコ球を内部に飛入し易く、すな
わちパチンコ球の入賞確率を増大させる。さらにこの特
定入賞口の入賞による入賞確率増大状態に基いて、パチ
ンコ球が継続入賞口に入賞した場合、該態様とは別の態
様の入賞確率増大状態を作り出している。As a result, the prize winning device changes from the closed state to the open state so that the pachinko ball easily jumps inside, that is, the winning probability of the pachinko ball increases. Further, when the pachinko ball wins the continuous winning hole based on the winning probability increasing state due to the winning of the specific winning opening, a winning probability increasing state of a mode different from the mode is created.
【０００５】ところでパチンコ機の電気駆動部はソレノ
イドで構成されているのが一般的であり、ソレノイドの
励磁および励磁の解除に基いて各ソレノイドのロッドは
動作する。この動作時にあってはロッドとソレノイドと
が摺動しないことが望ましいが、部品および製品の精
度、パチンコ機自体の振動およびパチンコ球の衝撃など
に起因して両者間の摺動は避けられない。By the way, the electric drive section of a pachinko machine is generally constituted by a solenoid, and the rod of each solenoid operates based on the excitation and de-excitation of the solenoid. It is desirable that the rod and the solenoid do not slide during this operation, but due to the precision of parts and products, the vibration of the pachinko machine itself, the impact of the pachinko ball, and the like, sliding between them is unavoidable.
【０００６】このような摺動が継続した場合にはロッド
およびソレノイド素材が微少量ずつ削られ、削られた異
物によってロッドおよびソレノイドの当たりが変化する
ので、ロッドの動作不良の原因になり、円滑な可動片の
開閉動作が望めなくなる。When such sliding continues, the rod and solenoid materials are scraped by a small amount, and the scraped foreign matter changes the contact of the rod and solenoid. It is impossible to open and close the movable piece.
【０００７】そこで上記摺動に起因した摩滅を抑止する
ため、ロッド素材は、表皮がめっき加工などによってコ
ーティング膜で被覆され、これによりソレノイドに対す
る摩擦係数を小さくしている。Therefore, in order to suppress the abrasion due to the above sliding, the surface of the rod material is coated with a coating film by plating or the like, thereby reducing the friction coefficient with respect to the solenoid.
【０００８】従来から上記ソレノイドは、入賞装置の背
面側の背面部または側面部に一対が可動片に対応して配
設され、一対のソレノイドのロッドと一対の可動片とは
開閉機構によって連結され、ロッドまたは開閉機構には
一対の復帰スプリングが取付けてある。Conventionally, a pair of the solenoids has been arranged on the back surface or the side surface on the back side of the winning device so as to correspond to the movable pieces, and the rods of the pair of solenoids and the pair of movable pieces are connected by an opening / closing mechanism. , A pair of return springs are attached to the rod or the opening / closing mechanism.
【０００９】この種のパチンコ機には、ソレノイドのロ
ッドおよび開閉機構が可動片単位で独立に連結された機
種がある（特公平３ー７３３１６号公報参照）。これに
より一対の可動片は、一対のソレノイドおよび一対の開
閉機構により、それぞれ独立に開閉駆動され、上述した
可動片の開閉動作が発生した場合、可動片単位で夫々の
レノイドを交換していた。This type of pachinko machine includes a model in which a solenoid rod and an opening / closing mechanism are independently connected in units of movable pieces (see Japanese Patent Publication No. 3-73316). As a result, the pair of movable pieces are independently driven to be opened and closed by the pair of solenoids and the pair of opening / closing mechanisms, and when the above-described opening / closing operation of the movable pieces occurs, the respective renoids are exchanged in units of the movable pieces.
【００１０】[0010]
【発明が解決しようとする課題】ところがソレノイドは
入賞装置の背面側に設けられており、この箇所の近傍は
機構部材および電子部品が入り組み、複雑な凹凸形状を
形成しているため、ソレノイドの交換時には多くの工数
と作業時間とを要し、作業能率の低下を招くという問題
があった。However, the solenoid is provided on the back side of the prize winning device, and in the vicinity of this portion, mechanical members and electronic parts are intricately formed to form a complicated uneven shape. A large number of man-hours and working time are required at the time of replacement, which causes a problem of lowering work efficiency.
【００１１】またパチンコ遊技の性格上、入賞装置の開
放時にパチンコ球を入賞装置の両側から均等に入賞させ
ることは皆無に等しい。このことから一方の可動片にパ
チンコ球が集中的に衝突され易いので、その衝撃が開閉
機構を介して一方のロッドのみにされる。これによりロ
ッドの偏減りを招き易き、やがてロッドのコーティング
膜は摩滅してロッドの素材が露出される。Due to the nature of the pachinko game, it is almost impossible to evenly win the pachinko balls from both sides of the winning device when the winning device is opened. For this reason, the pachinko balls are likely to be intensively collided with one movable piece, so that the impact is applied only to one rod via the opening / closing mechanism. This tends to cause uneven distribution of the rod, and eventually the coating film of the rod is abraded and the material of the rod is exposed.
【００１２】このような場合にはロッドのソレノイドに
対する摩擦係数が増大するために、一方の可動片いいか
えれば頻繁に狙い打ちされ易い側の可動片に動作不良を
発生させる傾向が大きい。In such a case, since the friction coefficient of the rod with respect to the solenoid increases, there is a large tendency to cause a malfunction in one movable piece, that is, the movable piece on the side that is frequently subject to aiming.
【００１３】この状態のまま上記ロッドの摺動が継続さ
れた場合、入賞装置が入賞確率増大状態であるにもかか
わらず、可動片が入賞装置を充分な開放状態にせず、入
賞装置内にパチンコ球を入賞させにくく、遊技者に有利
な権利を行使しにくいので、遊技者の遊技意欲が減退す
る。When the sliding of the rod is continued in this state, the movable piece does not fully open the winning device even if the winning device is in the winning probability increasing state, and the pachinko machine is placed in the winning device. Since it is difficult to give a ball to the player and it is difficult to exercise a right that is advantageous to the player, the player's willingness to play decreases.
【００１４】さらには開閉機構に過大な負荷が係るた
め、ソレノイドを初めとする開閉機構など全駆動系の交
換を要するという経済的問題を招いていた。Furthermore, since an excessive load is applied to the opening / closing mechanism, there has been an economic problem that the entire drive system such as the opening / closing mechanism including the solenoid needs to be replaced.
【００１５】そこで本発明は一対のソレノイドの一方が
動作不良を発生させても、一対の可動片をともに良好に
動作させるパチンコ機の提供を目的としている。Therefore, an object of the present invention is to provide a pachinko machine that allows both the pair of movable pieces to operate well even if one of the pair of solenoids malfunctions.
【００１６】[0016]
【課題を解決するための手段】上記課題を解決するため
に本発明は、遊技盤に打出されたパチンコ球が両側から
飛入可能な入賞装置と、該入賞装置の両側部に設けられ
た一対の枢軸の一端に固定され各枢軸の回動に応じて前
記入賞装置へのパチンコ球の飛入が可能な開成状態と不
能な閉成状態とを形成するための一対の可動片と、該可
動片の各々に対応させて前記入賞装置の背面側に一体に
設けられ上下方向に駆動されるロッドを挿入するための
挿入口が夫々下方に向けられた一対のソレノイドと、該
ロッドの各駆動軸線と前記可動片の各枢軸とに直交する
長軸を有する一対の長孔が形成された前記ロッドの各々
を連結するための駆動板と、前記枢軸の他端に基端が固
定され先端が前記長孔内に移動自在な一対のクランク機
構と、前記入賞装置に設けられた継続入賞口への入賞に
基いて前記ソレノイドを所定回数だけ継続的に開閉駆動
するための制御回路と、からなる構成としている。Means for Solving the Problems In order to solve the above-mentioned problems, the present invention provides a winning device in which a pachinko ball hit on a game board can jump in from both sides, and a pair provided on both sides of the winning device. A pair of movable pieces which are fixed to one end of the pivot shaft and which form an open state and a closed state in which the pachinko ball can fly into the winning device in response to the rotation of each pivot shaft; A pair of solenoids, which are integrally provided on the rear surface side of the winning device corresponding to each of the pieces, and have insertion openings for inserting vertically driven rods, respectively, and drive axes of the rods. And a drive plate for connecting each of the rods in which a pair of elongated holes having a long axis orthogonal to the respective pivots of the movable piece are formed, and a base end is fixed to the other end of the pivot and the tip is A pair of crank mechanisms that can move freely in the long holes, Is a control circuit for continuously opening and closing a predetermined number of times said solenoid based on the winning of the continuation winning port provided, consisting Configuration and.
【００１７】[0017]
【作用】本発明は、このように構成されているので、ソ
レノイドが励磁されてロッドが吸引されると、ロッドの
吸引量が同一でなくても、その吸引量に関わらず、駆動
板は一対のクランク機構の動作量を均等にするので、一
方のロッドが良好に吸引されない場合、他方のロッドの
吸引によって一方のロッドの動作に基く可動片の動作を
補うことができる。Since the present invention is constructed in this way, when the solenoid is excited and the rod is attracted, even if the amount of attraction of the rod is not the same, the drive plates are Since the amount of movement of the crank mechanism is made uniform, when one rod is not sucked well, the movement of the movable piece based on the movement of one rod can be supplemented by the suction of the other rod.
【００１８】[0018]
【実施例】以下、本発明の一実施例について説明する。EXAMPLE An example of the present invention will be described below.
【００１９】図１において、１は本発明に係る入賞装置
で、この入賞装置１は、図示を省略した遊技盤に打出さ
れたパチンコ球が両側から飛入可能に形成されている。
入賞装置１の中央両側部には一対の枢軸１ａ，１ｂが設
けられ、枢軸１ａ，１ｂの一端には可動片としての一対
の案内羽根１ｃ，１ｄが固定されている。In FIG. 1, reference numeral 1 denotes a prize winning device according to the present invention. The prize winning device 1 is formed so that a pachinko ball hit on a game board (not shown) can enter from both sides.
A pair of pivots 1a and 1b are provided on both sides of the center of the winning device 1, and a pair of guide blades 1c and 1d as movable pieces are fixed to one ends of the pivots 1a and 1b.
【００２０】案内羽根１ｃ，１ｄは各枢軸１ａ，１ｂを
起点とする回動に応じて、パチンコ球を拾う方向に開成
する開成状態と、パチンコ球の飛入が不能な閉成状態と
を形成する。開成状態にあっては、案内羽根１ｃ，１ｄ
は入賞装置１へのパチンコ球の飛入を可能にする。The guide vanes 1c and 1d form an open state in which the pachinko balls are picked up and a closed state in which the pachinko balls cannot fly in accordance with the rotation about the respective pivots 1a and 1b. To do. In the open state, the guide vanes 1c, 1d
Enables the pachinko ball to enter the winning device 1.
【００２１】すなわち案内羽根１ｃは最大限水平になる
まで反時計方向に回動し、案内羽根１ｄは最大限水平に
なるまで時計方向に回動する。この案内羽根１ｃ，１ｄ
は図２に示すように開閉機構53を介し、電気駆動部とし
ての一対のソレノイド２ａ,２ｂに連結され、一対のロ
ッド２ｃ, ２ｄの動作に連係される。そして案内羽根１
ｃ，１ｄは、このソレノイド２ａ, ２ｂが駆動されるこ
とによって開閉機構53に開成される。That is, the guide blade 1c rotates counterclockwise until the maximum horizontal position, and the guide blade 1d rotates clockwise until the maximum horizontal position. This guide vane 1c, 1d
As shown in FIG. 2, is connected to a pair of solenoids 2a and 2b as an electric drive unit through an opening / closing mechanism 53, and is linked to the operation of a pair of rods 2c and 2d. And guide vane 1
c and 1d are opened by the opening / closing mechanism 53 by driving the solenoids 2a and 2b.
【００２２】ソレノイド２ａ, ２ｂは入賞装置１の背面
に配設された取付板54, 54に取付けられ、このソレノイ
ド２ａ, ２ｂの駆動軸線を上下方向に配置し、かつ、ソ
レノイド２ａ, ２ｂのロッド２ｃ，２ｄの頭部すなわち
ロッド２ｃ，２ｄが挿入されているソレノイド２ａ, ２
ｂの挿入口（図示省略）の開口部を下向きに設けてい
る。The solenoids 2a, 2b are attached to mounting plates 54, 54 provided on the back surface of the winning device 1, the drive axes of the solenoids 2a, 2b are arranged vertically, and the solenoids 2a, 2b are rods. Solenoids 2a, 2 into which heads 2c, 2d, namely rods 2c, 2d are inserted
The opening of the insertion port (not shown) of b is provided downward.
【００２３】これによりソレノイド２ａ，２ｂは入賞装
置１の横側、下側または上側から突出しないので、パチ
ンコ機（図示省略）の他の構成部材を入賞装置１の横
側、下側または上側に設置できる。As a result, the solenoids 2a and 2b do not project from the side, the bottom or the upper side of the winning device 1, so that other components of the pachinko machine (not shown) are placed on the side, the lower or the upper side of the winning device 1. Can be installed.
【００２４】開閉機構53は一対の駆動板55，55と、枢軸
１ａ，１ｂを軸着（固定）する一対の軸着部材56，56
と、軸着部材56，56および駆動板55，55間に掛け渡され
た一対の連係軸57，57とを主構成とし、軸着部材56，56
および連係軸57，57は一対のクランク機構を構成してい
る。The opening / closing mechanism 53 has a pair of drive plates 55, 55 and a pair of shaft mounting members 56, 56 for mounting (fixing) the pivots 1a, 1b.
And a pair of linking shafts 57, 57 hung between the shaft mounting members 56, 56 and the drive plates 55, 55 as main components.
And the linking shafts 57, 57 form a pair of crank mechanisms.
【００２５】各駆動板55，55はそれぞれロッド２ｃ，２
ｄに固定され、両駆動板55，55は連結部材63によって一
体に形成されている。これによりロッド２ｃ，２ｄは、
各々が駆動板55，55によって互いに連結されたことにな
る。The drive plates 55, 55 are rods 2c, 2 respectively.
The drive plates 55, 55 are integrally formed by a connecting member 63. As a result, the rods 2c and 2d are
The driving plates 55 and 55 are connected to each other.
【００２６】各駆動板55，55の一端には長孔58，58が穿
設される一方、他端には屈曲部59，59が形成されてい
る。長孔58，58は内部に連係軸57，57の先端を移動自在
に挿入させるもので、長孔58，58の長軸はソレノイド２
ａ, ２ｂの駆動軸線および枢軸１ａ，１ｂの軸線に直交
するように配置している。Long holes 58, 58 are formed at one end of each drive plate 55, 55, while bent portions 59, 59 are formed at the other end. The long holes 58, 58 allow the distal ends of the linking shafts 57, 57 to be movably inserted therein.
It is arranged so as to be orthogonal to the drive axes of a and 2b and the axes of pivots 1a and 1b.
【００２７】連係軸57，57の基端は軸着部材56，56に固
定されており、連係軸57，57は軸着部材56，56を挟んで
案内羽根１ｃ，１ｄとは反対側に位置している。そして
軸着部材56，56には連係軸57，57および枢軸１ａ，１ｂ
が平行に配置され、一対の長孔58，58の各長軸はロッド
２ｃ，２ｄの各駆動軸線と案内羽根１ｃ，１ｄの各枢軸
とに直交する。The base ends of the linkage shafts 57, 57 are fixed to the shaft mounting members 56, 56, and the linkage shafts 57, 57 are located on the opposite side of the guide blades 1c, 1d with the shaft mounting members 56, 56 interposed therebetween. is doing. Further, the shaft mounting members 56, 56 have link shafts 57, 57 and pivot shafts 1a, 1b.
Are arranged in parallel, and the long axes of the pair of long holes 58, 58 are orthogonal to the drive axes of the rods 2c, 2d and the pivots of the guide vanes 1c, 1d.
【００２８】屈曲部59，59はロッド２ｃ，２ｄが枢軸１
ａ，１ｂの軸線方向における振れの発生を防止するもの
で、屈曲部59，59の先端は取付板54, 54に可及的に接近
させてある。In the bent portions 59, 59, the rods 2c, 2d are the pivot 1
In order to prevent the a and 1b from swinging in the axial direction, the tips of the bent portions 59, 59 are made as close to the mounting plates 54, 54 as possible.
【００２９】60，60は取付鈎で、取付鈎60，60は駆動板
55，55の両端間におけるロッド２ｃ，２ｄの直下に突設
されている。取付鈎60，60は復帰スプリング61，61の一
端を取付けるためのもので、復帰スプリング61，61の他
端は取付板54, 54の下端部に突設した取付突部62，62に
取付けてある。60 and 60 are mounting hooks, and the mounting hooks 60 and 60 are drive plates.
Projections are provided directly under the rods 2c and 2d between both ends of the 55 and 55. The mounting hooks 60, 60 are for mounting one end of the return springs 61, 61, and the other ends of the return springs 61, 61 are mounted on the mounting projections 62, 62 projecting from the lower ends of the mounting plates 54, 54. is there.
【００３０】復帰スプリング61，61は、ソレノイド２
ａ, ２ｂの励磁が解除されたとき、ロッド２ｃ，２ｄお
よび駆動板55，55を自重と弾性力とによって駆動板55，
55を介してロッド２ｃ，２ｄを原位置に復帰させるため
のものである。The return springs 61, 61 are the solenoid 2
When the excitation of a and 2b is released, the rods 2c and 2d and the drive plates 55 and 55 are driven by their own weight and elastic force.
It is for returning the rods 2c and 2d to the original position via 55.
【００３１】軸着部材56，56は、一端に案内羽根１ｃ，
１ｄが軸着された枢軸１ａ，１ｂの他端が軸着され、裏
側には連係軸57，57の他端が軸着されている。また枢軸
１ａ，１ｂは入賞装置に穿設された挿入孔（図示省略）
に回動自在に挿入している。このためソレノイド２ａ,
２ｂが励磁されてロッド２ｃ，２ｄが吸引されると、ま
ず駆動板55，55が上方に移動されながら連係軸57，57を
上方に引き上げる。The shaft mounting members 56, 56 have guide vanes 1c,
The other ends of the pivot shafts 1a and 1b to which 1d is pivotally attached are pivotally attached, and the other ends of the linking shafts 57 and 57 are pivotally attached to the back side. The pivots 1a and 1b are insertion holes (not shown) formed in the winning device.
It is rotatably inserted in. Therefore, the solenoid 2a,
When 2b is excited and the rods 2c and 2d are attracted, first, the drive plates 55 and 55 are moved upward and the linkage shafts 57 and 57 are pulled up.
【００３２】このとき駆動板55，55は連結部材63によっ
て一体に形成され、かつ、ロッド２ｃ，２ｄを連結して
いるので、連係軸57，57の引き上げ量を均等にすること
ができる。At this time, since the drive plates 55, 55 are integrally formed by the connecting member 63 and connect the rods 2c, 2d, the pulling amounts of the connecting shafts 57, 57 can be made uniform.
【００３３】このため一対のソレノイド２ａ, ２ｂ、の
各々に製品精度のばらつきがあった場合およびロッド２
ｃ，２ｄが偏減りしている場合など、ロッド２ｃ，２ｄ
の吸引量が同一でなくても、その吸引量に関わらず、連
係軸57，57の引き上げ量を均等にすることができる。Therefore, when there is a variation in product accuracy between the pair of solenoids 2a and 2b, and when the rod 2
Rods 2c and 2d, such as when c and 2d are unevenly distributed
Even if the suction amounts are not the same, the pulling amounts of the linking shafts 57 can be equalized regardless of the suction amounts.
【００３４】すなわちソレノイド２ａ, ２ｂの励磁時に
ロッド２ｃ，２ｄの一方が吸引されない場合、駆動板5
5，55は他方の吸引に基いて一方を吸引するので、一対
の可動片がソレノイド２ａ, ２ｂ、駆動板55，55、軸着
部材56、連係軸57および枢軸１ａ，１ｂを介して確実に
開閉制御される。That is, when one of the rods 2c and 2d is not attracted when the solenoids 2a and 2b are excited, the drive plate 5
Since 5 and 55 suck one side based on the suction of the other side, the pair of movable pieces surely passes through the solenoids 2a and 2b, the drive plates 55 and 55, the shaft attachment member 56, the link shaft 57, and the pivot shafts 1a and 1b. It is controlled to open and close.
【００３５】これにより連係軸57，57は長孔58，58内を
ソレノイド２ａ, ２ｂ（中央）の方向に移動するため、
軸着部材56，56は枢軸１ａ，１ｂおよび上記挿入孔の軸
線を中心として、図２中外側に回動される。したがって
案内羽根１ｃ，１ｄは開成されることになる。As a result, the linking shafts 57, 57 move in the elongated holes 58, 58 in the direction of the solenoids 2a, 2b (center).
The shaft mounting members 56, 56 are rotated outward in FIG. 2 about the axes of the pivot shafts 1a, 1b and the insertion hole. Therefore, the guide vanes 1c and 1d are opened.
【００３６】また長孔58，58内には連係軸57，57が移動
自在に設けられているので、その形状によりパチンコ球
および案内羽根１ｃ，１ｄの衝突時の衝撃を吸収し、ソ
レノイド２ａ, ２ｂ、軸着部材56，56、連係軸57，57お
よび駆動板55，55に伝達される不要な外力を緩和する。
これにより装置の寿命を伸長させることができる。Further, since the linking shafts 57, 57 are movably provided in the elongated holes 58, 58, the shape of the linking shafts 57, 57 absorbs the impact at the time of collision between the pachinko ball and the guide blades 1c, 1d, and the solenoids 2a, The unnecessary external force transmitted to the 2b, the shaft attachment members 56, 56, the link shafts 57, 57 and the drive plates 55, 55 is reduced.
This can extend the life of the device.
【００３７】これに対し、ソレノイド２ａ, ２ｂの励磁
が解除されると、ロッド２ｃ，２ｄは駆動板55，55およ
びロッド２ｃ，２ｄの自重と、復帰スプリング61，61の
弾性力とによって原位置に復帰される。On the other hand, when the excitation of the solenoids 2a, 2b is released, the rods 2c, 2d are moved to their original positions by the weights of the drive plates 55, 55 and the rods 2c, 2d and the elastic force of the return springs 61, 61. Will be returned to.
【００３８】このことから、連係軸57，57は長孔58，58
内を外側方向に移動して、軸着部材56，56が枢軸１ａ，
１ｂおよび上記挿入孔の軸線を中心として、図２中内側
に回動されるので、案内羽根１ｃ，１ｄは閉成されるこ
とになる。From this, the linking shafts 57, 57 have the long holes 58, 58.
By moving the inside in the outward direction, the shaft-attaching members 56, 56 move the pivot 1a,
The guide vanes 1c and 1d are closed because they are rotated inward in FIG. 2 about the axis of 1b and the insertion hole.
【００３９】入賞装置１の下部には仕切り板３，３が立
設され、この仕切り板３，３の間は継続入賞口４とさ
れ、この継続入賞口４には継続入賞検出器として１８回
動作を行なわせるための１８回動作入賞球スイッチ５が
設けられている。Partition plates 3 and 3 are erected on the lower part of the winning device 1, and continuous winning openings 4 are provided between the partition plates 3 and 3. The continuous winning opening 4 is used as a continuous winning detector 18 times. An 18-time operation winning ball switch 5 is provided for performing the operation.
【００４０】このほかにも、他の二つの特定入賞口（図
示省略）が設けられていて、このほかの一の特定入賞口
には図３に示すように、１回動作を行なわせるための１
回動作入賞球スイッチ６が設けられ、このほかの二の特
定入賞口には図３に示すように２回動作を行なわせるた
めの２回動作入賞球スイッチ７が設けられている。In addition to the above, two other specific winning openings (not shown) are provided, and one other specific winning opening is provided for performing one operation as shown in FIG. 1
The two-way winning ball switch 6 is provided, and the other two special winning openings are provided with a two-way winning ball switch 7 for performing the two-time operation as shown in FIG.
【００４１】入賞装置１の前面には報知手段の一部とし
ての発光ダイオード８ａ〜８ｇが配置されている。On the front surface of the winning device 1, light emitting diodes 8a to 8g are arranged as a part of notifying means.
【００４２】図３および図４はソレノイド２ａ, ２ｂの
制御回路を示すもので、９はフリップフロップ回路、10
は８ビットバイナリカウンタ回路、11はシュミット回
路、12は遅延回路、13はリセット解除制御回路、14はシ
フトレジスタ、15は制御回路たるリセットタイミング回
路、16はクロック発振回路、17は報知手段としての発光
ダイオード点滅回路（図４参照）、さらに18は報知手段
としての効果音発生回路で（図４参照）、このうちフリ
ップフロップ回路９、８ビットバイナリカウンタ回路1
0、シュミット回路11、遅延回路12、シフトレジスタ1
4、リセットタイミング回路15、クロック発振回路16は
入賞確率増大制御装置を概略構成している。3 and 4 show a control circuit for the solenoids 2a and 2b, 9 is a flip-flop circuit and 10 is a control circuit.
Is an 8-bit binary counter circuit, 11 is a Schmitt circuit, 12 is a delay circuit, 13 is a reset release control circuit, 14 is a shift register, 15 is a reset timing circuit as a control circuit, 16 is a clock oscillation circuit, and 17 is a notification means. A light emitting diode blinking circuit (see FIG. 4) and a sound effect generating circuit 18 as a notifying means (see FIG. 4), of which a flip-flop circuit 9 and an 8-bit binary counter circuit 1
0, Schmitt circuit 11, delay circuit 12, shift register 1
4, the reset timing circuit 15 and the clock oscillation circuit 16 roughly constitute a winning probability increase control device.
【００４３】以下、これらの各回路の構成および機能を
説明する。なお図３および図４中に付された符号Ａ〜Ｋ
は、図３および図４間において同符号同士が互いに接続
されていることを示している。The configuration and function of each of these circuits will be described below. Note that reference characters A to K attached in FIGS. 3 and 4
Indicates that the same reference numerals are connected to each other between FIGS. 3 and 4.
【００４４】フリップフロップ回路９はセット端子Ｓ0,
Ｓ1,Ｓ2,Ｓ3 と、出力端子Ｑ0,Ｑ1,Ｑ2,Ｑ3 と、リセッ
ト端子Ｒ0,Ｒ1,Ｒ2,Ｒ3 と、接地端子Ｅ0 とを有し、こ
こではセット端子Ｓ3 、リセット端子Ｒ3 、出力端子Ｑ
3 は使用されていない。The flip-flop circuit 9 has a set terminal S0,
It has S1, S2, S3, output terminals Q0, Q1, Q2, Q3, reset terminals R0, R1, R2, R3, and a ground terminal E0. Here, set terminal S3, reset terminal R3, output terminal Q
3 is not used.
【００４５】電源電圧ＶDDは抵抗群を介してセット端子
Ｓ0,Ｓ1 およびシュミット回路11に接続されている。電
源電圧ＶDDは高電位側とされ、各スイッチ５，６，７
が、図３に示すように開成状態にあるときにはセット端
子Ｓ0,Ｓ1,Ｓ2 はＨ入力されている。The power supply voltage VDD is connected to the set terminals S0 and S1 and the Schmitt circuit 11 via a resistor group. The power supply voltage VDD is set to the high potential side, and each switch 5, 6, 7
However, as shown in FIG. 3, when in the open state, the set terminals S0, S1 and S2 are H-input.
【００４６】セット端子Ｓ0 は、スイッチ６が閉成され
ると、ＨからＬとなるようにされ、セット端子Ｓ1 は、
スイッチ７が閉成されるとＨからＬとなるようにされ、
セット端子Ｓ2 は、スイッチ５が閉成されるとＨからＬ
となるようにされている。When the switch 6 is closed, the set terminal S0 is changed from H to L, and the set terminal S1 is
When the switch 7 is closed, it is changed from H to L,
The set terminal S2 goes from H to L when the switch 5 is closed.
It is supposed to be.
【００４７】各出力端子Ｑ0 〜Ｑ2 は、各セット端子Ｓ
0 〜Ｓ2 がＨのとき、Ｌ出力とされ、各セット端子Ｓ0
〜Ｓ2 がＬのとき、Ｈ出力とされている。Each output terminal Q0 to Q2 is connected to each set terminal S.
When 0 to S2 is H, it is L output and each set terminal S0
When ~ S2 is L, it is H output.
【００４８】19，20はオア回路である。オア回路19は、
フリップフロップ９の出力端子Ｑ0〜Ｑ2 の少くとも１
つがＨのときＨ出力されるもので、オア回路20は出力端
子Ｑ0,Ｑ2 のいずれか１つがＨのときＨ出力するもので
あり、これらのオア回路19，20はリセットタイミング回
路15の各構成要素の出力を禁止する機能を有している。Reference numerals 19 and 20 are OR circuits. The OR circuit 19 is
At least 1 of the output terminals Q0 to Q2 of the flip-flop 9
The OR circuit 20 outputs H when one of them is H, and the OR circuit 20 outputs H when one of the output terminals Q0 and Q2 is H. These OR circuits 19 and 20 are components of the reset timing circuit 15. It has the function of prohibiting the output of elements.
【００４９】シュミット回路11はオアゲート21を有し、
入賞確率増大制御装置を制御するリセット解除制御回路
13はナンドゲートから構成され、ナンドゲート13の一入
力端子にはシュミット回路11の出力が入力され、ナンド
ゲート13の他の入力端子には遅延回路12を介してオア回
路19の出力が入力されている。The Schmitt circuit 11 has an OR gate 21,
Reset cancellation control circuit for controlling the winning probability increase control device
An output of the Schmitt circuit 11 is input to one input terminal of the NAND gate 13, and an output of the OR circuit 19 is input to the other input terminal of the NAND gate 13 via the delay circuit 12.
【００５０】遅延回路12は抵抗コンデンサ群から構成さ
れ、この遅延回路12の機能は８ビットバイナリカウンタ
回路10の構成とともに説明する。The delay circuit 12 is composed of a group of resistance capacitors, and the function of this delay circuit 12 will be described together with the structure of the 8-bit binary counter circuit 10.
【００５１】８ビットバイナリカウンタ回路10はリセッ
ト端子Ｒa,Ｒb と出力端子Ｑ0a〜Ｑ3a，Ｑ0b〜Ｑ3bと入
力端子Ｅa,Ｅb とを有している。入力端子Ｅa は図５に
示すようなクロック信号を発生するクロック発振回路16
に接続されていて、各出力端子Ｑ0a〜Ｑ3aは図５に示す
ような矩形信号を発生するようにされている。The 8-bit binary counter circuit 10 has reset terminals Ra and Rb, output terminals Q0a to Q3a and Q0b to Q3b, and input terminals Ea and Eb. The input terminal Ea is a clock oscillator circuit 16 for generating a clock signal as shown in FIG.
And the output terminals Q0a to Q3a are adapted to generate a rectangular signal as shown in FIG.
【００５２】出力端子Ｑ0aはクロック信号の周期の２倍
の周期を有し、第１番目のクロック信号が入力されたと
きに出力する機能を有し、出力端子Ｑ１ａはクロック信
号の周期の４倍の周期を有し、第２番目のクロック信号
が入力されたときに出力する機能を有し、出力端子Ｑ２
ａはクロック信号の周期の８倍の周期を有し、第４番目
のクロック信号が入力されたときに出力する機能を有
し、出力端子Ｑ3aはクロック信号の周期の１６倍の周期
を有し、第８番目のクロック信号が入力されたときに出
力する機能を有するものである。The output terminal Q0a has a cycle twice the cycle of the clock signal and has a function of outputting when the first clock signal is input, and the output terminal Q1a has a cycle four times the cycle of the clock signal. And has a function of outputting when the second clock signal is input, and the output terminal Q2
a has a cycle that is eight times the cycle of the clock signal, has the function of outputting when the fourth clock signal is input, and the output terminal Q3a has a cycle that is sixteen times the cycle of the clock signal. , And has a function of outputting when the eighth clock signal is input.
【００５３】出力端子Ｑ3aの出力は入力端子Ｅb に入力
され、出力端子Ｑ0bは図６に示すように出力端子Ｑ3aか
ら出力される矩形信号の２倍の周期を有し、出力端子Ｑ
3aから出力される矩形信号の第１番目の出力信号によっ
て出力する機能を有し、出力端子Ｑ１ｂはここでは使用
されておらず、出力端子Ｑ２ｂは出力端子Ｑ3aから出力
される矩形信号の８倍の周期を有し、出力端子Ｑ3aから
出力される矩形信号の第４番目の出力信号が入力された
ときに出力する機能を有し、出力端子Ｑ3bは出力端子Ｑ
3aから出力される矩形信号の１６倍の周期を有し、出力
端子Ｑ3aから出力される矩形信号の第８番目の出力信号
が入力されたときに出力する機能を有し、出力端子Ｑ3b
の出力はインバータ素子22を介してシフトレジスタ14の
入力端子ＣＰに入力されている。The output of the output terminal Q3a is input to the input terminal Eb, and the output terminal Q0b has a cycle twice as long as the rectangular signal output from the output terminal Q3a as shown in FIG.
It has a function of outputting by the first output signal of the rectangular signal output from 3a, the output terminal Q1b is not used here, and the output terminal Q2b is eight times the rectangular signal output from the output terminal Q3a. And has a function of outputting when the fourth output signal of the rectangular signal output from the output terminal Q3a is input, and the output terminal Q3b is an output terminal Q3.
It has a cycle 16 times as long as the rectangular signal output from 3a, and has a function of outputting when the eighth output signal of the rectangular signal output from output terminal Q3a is input.
Is output to the input terminal CP of the shift register 14 via the inverter element 22.
【００５４】シフトレジスタ14は入力端子ＣＰ、リセッ
ト端子Ｒ、電源電位端子Ｄ、出力端子Ｑ0,Ｑ1,Ｑ2 を有
し、リセット端子Ｒにはナンドゲート13からの出力が入
力され、電源電位端子Ｄは電源ＶDDと接続されている。The shift register 14 has an input terminal CP, a reset terminal R, a power supply potential terminal D, and output terminals Q0, Q1, Q2. The output from the NAND gate 13 is input to the reset terminal R, and the power supply potential terminal D is It is connected to the power supply VDD.
【００５５】シフトレジスタ14の出力端子Ｑ0 は図６に
示すように、出力端子Ｑ3aから出力される矩形信号の３
２倍の周期を有し、出力端子Ｑ3aからの第１６番目の矩
形信号が入力されたときに出力する機能を有するもので
あるがここでは使用されておらず、出力端子Ｑ1 は出力
端子Ｑ3aから出力される矩形信号の６４倍の周期を有
し、出力端子Ｑ3aからの第３２番目の矩形信号が入力さ
れたときに出力する機能を有し、出力端子Ｑ2 はここで
は使用されていない。The output terminal Q0 of the shift register 14 is, as shown in FIG. 6, three rectangular signals output from the output terminal Q3a.
It has a doubled cycle and has a function of outputting when the 16th rectangular signal from the output terminal Q3a is input, but it is not used here, and the output terminal Q1 is output from the output terminal Q3a. It has a period 64 times as long as the rectangular signal to be output and has a function of outputting when the 32nd rectangular signal from the output terminal Q3a is input, and the output terminal Q2 is not used here.
【００５６】図３に戻り、８ビットバイナリカウンタ回
路10のリセット端子Ｒa は遅延回路12に接続され、オア
回路19からの出力はここでは０．５秒遅れてリセット端
子Ｒa に入力されるようになっている。このリセット端
子Ｒa は、その入力がＬのとき出力端子Ｑ0aからの出力
を解放するものであり、その入力がＨのときにＱ0aの出
力を禁止するものである。Returning to FIG. 3, the reset terminal Ra of the 8-bit binary counter circuit 10 is connected to the delay circuit 12, and the output from the OR circuit 19 is input here to the reset terminal Ra with a delay of 0.5 seconds. Is becoming The reset terminal Ra releases the output from the output terminal Q0a when its input is L, and inhibits the output of Q0a when its input is H.
【００５７】８ビットバイナリカウンタ回路10のリセッ
ト端子Ｒb にはナンドゲート13の出力が入力され、リセ
ット端子Ｒb の入力がＨのときに、出力端子Ｑ0bからの
出力は禁止され、リセット端子Ｒb の入力がＬのときに
出力端子Ｑ0bからの出力は解放されるものである。そし
てリセット端子Ｒb の入力は、リセット端子Ｒa の入力
がＨとなると同時にＬとなるようにされている。The output of the NAND gate 13 is input to the reset terminal Rb of the 8-bit binary counter circuit 10. When the input of the reset terminal Rb is H, the output from the output terminal Q0b is prohibited and the input of the reset terminal Rb is changed. When L, the output from the output terminal Q0b is released. The input of the reset terminal Rb is set to L at the same time when the input of the reset terminal Ra becomes H.
【００５８】図４に示す発光ダイオード点滅回路17は２
個のシフトレジスタ23，24と、オア回路群25、発光ダイ
オード駆動回路26と、発光ダイオード群27とから概略構
成されている。The light emitting diode blinking circuit 17 shown in FIG.
Each of the shift registers 23 and 24, an OR circuit group 25, a light emitting diode drive circuit 26, and a light emitting diode group 27 are roughly configured.
【００５９】シフトレジスタ23は入力端子Ｄ，ＣＰとリ
セット端子Ｒと出力端子Ｑ0 〜Ｑ3とを有し、フリップ
フロップ回路９の出力端子Ｑ2 からの出力が入力され、
入力端子ＣＰには８ビットバイナリカウンタ回路10の出
力端子ＱOaからの出力が入力されている。The shift register 23 has input terminals D and CP, a reset terminal R, and output terminals Q0 to Q3, to which an output from the output terminal Q2 of the flip-flop circuit 9 is input,
The output from the output terminal QOa of the 8-bit binary counter circuit 10 is input to the input terminal CP.
【００６０】シフトレジスタ23の出力端子Ｑ0 〜Ｑ3 か
らの出力はノア回路28を介してシフトレジスタ23の入力
端子Ｄに帰還され、出力端子Ｑ0 からの出力はオア回路
29とオア回路35とに入力され、出力端子Ｑ1 からの出力
はオア回路30とオア回路34とに入力され、出力端子Ｑ2
からの出力はオア回路31とオア回路33とに入力され、出
力端子Ｑ3 からの出力はオア回路32に入力されている。The outputs from the output terminals Q0 to Q3 of the shift register 23 are fed back to the input terminal D of the shift register 23 via the NOR circuit 28, and the output from the output terminal Q0 is an OR circuit.
29 and the OR circuit 35, the output from the output terminal Q1 is input to the OR circuit 30 and the OR circuit 34, and the output terminal Q2.
The output from is input to the OR circuit 31 and the OR circuit 33, and the output from the output terminal Q3 is input to the OR circuit 32.
【００６１】発光ダイオード駆動回路26は入力端子Ｉ0
〜Ｉ6 と出力端子Ｑ0 〜Ｑ6 とを有し、オア回路29は出
力端子Ｑ0 からの出力を制御するものであり、オア回路
30は出力端子Ｑ1 からの出力を制御するものであり、オ
ア回路31は出力端子Ｑ2 からの出力を制御するものであ
り、オア回路32は出力端子Ｑ3 からの出力を制御するも
のであり、オア回路33は出力端子Ｑ4 からの出力を制御
するものであり、オア回路34は出力端子Ｑ5 からの出力
を制御するものであり、オア回路35は出力端子Ｑ6 から
の出力を制御するものであって、発光ダイオード８ａ,
８ｇはシフトレジスタ23の出力端子Ｑ0 からの出力によ
り点滅制御され、発光ダイオード８ｂ,８ｆはシフトレ
ジスタ23の出力端子Ｑ1 からの出力により点滅制御さ
れ、発光ダイオード８ｃ, ８ｅはシフトレジスタ23の出
力端子Ｑ2 からの出力により点滅制御され、発光ダイオ
ード８ｄはシフトレジスタ23の出力端子Ｑ3 からの出力
により点滅制御され、発光ダイオード群27は図２に示す
ように、各ダイオード列が上下から中央に向って点滅状
態が実現されるようにされ、ノアゲート28は、この各ダ
イオード列が上下から中央に向って点滅状態が実現完了
した後にこれをもう一度最初から繰返させる機能を有し
ている。The light emitting diode drive circuit 26 has an input terminal I0.
.About.I6 and output terminals Q0 to Q6, the OR circuit 29 controls the output from the output terminal Q0.
30 is for controlling the output from the output terminal Q1, the OR circuit 31 is for controlling the output from the output terminal Q2, and the OR circuit 32 is for controlling the output from the output terminal Q3. The circuit 33 controls the output from the output terminal Q4, the OR circuit 34 controls the output from the output terminal Q5, and the OR circuit 35 controls the output from the output terminal Q6. , Light emitting diode 8a,
8g is controlled by the output from the output terminal Q0 of the shift register 23, the light emitting diodes 8b, 8f are controlled by the output from the output terminal Q1 of the shift register 23, and the light emitting diodes 8c, 8e are controlled by the output terminal of the shift register 23. Blinking is controlled by the output from Q2, the light emitting diode 8d is controlled by the output from the output terminal Q3 of the shift register 23, and the light emitting diode group 27 is arranged such that each diode row is directed from the top to the bottom as shown in FIG. The blinking state is realized, and the NOR gate 28 has a function of repeating each of the diode rows from the top to the center after the blinking state is completed.
【００６２】なおシフトレジスタ（図４参照）23のリセ
ット端子Ｒは、その入力がＨのときにシフトレジスタ23
の出力端子Ｑ0 〜Ｑ3 からの出力を禁止する機能を有
し、発光ダイオード群27は、フリップフロップ回路９の
出力端子Ｑ2 からの出力がＨのときにはすべて消灯され
る。The reset terminal R of the shift register (see FIG. 4) 23 has a reset terminal R when the input is H.
Of the light-emitting diode group 27 is turned off when the output from the output terminal Q2 of the flip-flop circuit 9 is H.
【００６３】シフトレジスタ24はリセット端子Ｒa,Ｒb
と、入力端子Ｃa,Ｃb,Ｄb と出力端子Ｑ0a〜Ｑ3a，Ｑ0b
〜Ｑ２ｂとを有している。The shift register 24 has reset terminals Ra and Rb.
And input terminals Ca, Cb, Db and output terminals Q0a-Q3a, Q0b
To Q2b.
【００６４】シフトレジスタ24のリセット端子Ｒa,Ｒb
には後述するノアゲート36の出力が入力され、このノア
ゲート36にはフリップフロップ回路９の出力端子Ｑ2 か
らの出力が入力されている。ノアゲート36はこの出力端
子Ｑ2 からの出力がＬのときに出力がＨとなり、シフト
レジスタ24がリセットされることになり、フリップフロ
ップ回路９の出力端子Ｑ2 からの出力がＨのときに、ノ
アゲート36の出力がＬとなり、シフトレジスタ24はリセ
ットが解除されるようになっている。Reset terminals Ra and Rb of the shift register 24
The output of a NOR gate 36, which will be described later, is input to the input terminal, and the output from the output terminal Q2 of the flip-flop circuit 9 is input to the NOR gate 36. When the output from the output terminal Q2 is L, the output of the NOR gate 36 becomes H, and the shift register 24 is reset. When the output from the output terminal Q2 of the flip-flop circuit 9 is H, the NOR gate 36 is released. Output becomes L, and the reset of the shift register 24 is released.
【００６５】したがってシフトレジスタ23がリセット解
除状態にあるときにはシフトレジスタ24はリセット状態
とされ、シフトレジスタ23がリセット状態にあるときに
はシフトレジスタ24はリセット解除状態となるようにさ
れている。Therefore, when the shift register 23 is in the reset release state, the shift register 24 is in the reset state, and when the shift register 23 is in the reset state, the shift register 24 is in the reset release state.
【００６６】シフトレジスタ24の入力端子Ｃa,Ｃb には
インバータ素子37を介して、シュミット回路11からの出
力が入力されている。シフトレジスタ24の出力端子Ｑ0a
〜Ｑ3a〜Ｑ4b〜Ｑ6bは、順番にオア回路29〜35にそれぞ
れ接続され、出力端子Ｑ3aからの出力は入力端子Ｄb に
帰還されて、出力端子Ｑ4b〜Ｑ6bはこの出力端子Ｑ3aか
らの出力を受けて出力するようにされ、出力端子Ｑ6bか
らの出力はシュミット回路11の一部を構成するオアゲー
ト21の他入力端子に入力されている。The output from the Schmitt circuit 11 is input to the input terminals Ca and Cb of the shift register 24 via the inverter element 37. Output terminal Q0a of shift register 24
~ Q3a ~ Q4b ~ Q6b are sequentially connected to the OR circuits 29 ~ 35 respectively, the output from the output terminal Q3a is fed back to the input terminal Db, and the output terminals Q4b ~ Q6b receive the output from this output terminal Q3a. The output from the output terminal Q6b is input to the other input terminal of the OR gate 21 forming a part of the Schmitt circuit 11.
【００６７】オアゲート21は、シフトレジスタ24の出力
端子Ｑ6bからの出力がＬであって、かつ、オアゲート21
の入力端子がＨのときに出力がＨとなり、シフトレジス
タ24の出力端子Ｑ6bの出力がＬであって、かつ、オアゲ
ート21の一入力端子がＬのときに出力がＬとなり、シフ
トレジスタ24の出力端子Ｑ6bの出力がＨのときにはオア
ゲート21の一入力端子への入力がＬ或いはＨであるにか
かわらず出力がＨとなる。The OR gate 21 is such that the output from the output terminal Q6b of the shift register 24 is L and the OR gate 21
When the input terminal of the shift register 24 is H, the output is H, and when the output terminal Q6b of the shift register 24 is L and one input terminal of the OR gate 21 is L, the output is L, and When the output of the output terminal Q6b is H, the output becomes H regardless of whether the input to one input terminal of the OR gate 21 is L or H.
【００６８】オアゲート21は、１８回動作入賞球スイッ
チ５が１回開閉成されると、出力がＨからＬとなって、
シフトレジスタ24の出力端子Ｑ0aはＬからＨとなる。こ
れに伴なって、発光ダイオード８ａが点灯されるように
なっている。In the OR gate 21, when the winning prize ball switch 5 that operates 18 times is opened and closed once, the output changes from H to L,
The output terminal Q0a of the shift register 24 changes from L to H. Along with this, the light emitting diode 8a is turned on.
【００６９】１８回動作入賞球スイッチ５が繰返し８回
開閉されると、この順番に発光ダイオード８ａ〜８ｇが
点灯されるようになっている。すべての発光ダイオード
８ａ〜８ｇが点灯されると、シフトレジスタ24の出力端
子Ｑ6bからの出力がＨとなり、オアゲート21の他入力端
子の入力はＨとなるので、１８回動作入賞球スイッチ５
が８回開閉した後は１８回動作入賞球スイッチ５の開閉
にかかわらず、オアゲート21の出力がＨとなって、発光
ダイオード群27の点灯はその後行なわれないようにされ
ている。18 times operation When the winning ball switch 5 is repeatedly opened and closed 8 times, the light emitting diodes 8a to 8g are turned on in this order. When all the light emitting diodes 8a to 8g are turned on, the output from the output terminal Q6b of the shift register 24 becomes H and the other input terminals of the OR gate 21 become H, so that the 18-time winning ball switch 5 is operated.
After opening and closing 8 times, the output of the OR gate 21 becomes H and the light emitting diode group 27 is not turned on thereafter regardless of whether the winning ball switch 5 is opened or closed 18 times.
【００７０】リセットタイミング回路15は、図４に示す
アンド回路38とナンド回路39とノアゲート40とインバー
タ素子41とノアゲート42とアンド回路43とノア回路44と
を有している。The reset timing circuit 15 has an AND circuit 38, a NAND circuit 39, a NOR gate 40, an inverter element 41, a NOR gate 42, an AND circuit 43 and a NOR circuit 44 shown in FIG.
【００７１】アンド回路38には８ビットバイナリカウン
タ回路10の出力端子Ｑ１ａと出力端子Ｑ3aとの出力が入
力されている。The outputs of the output terminals Q1a and Q3a of the 8-bit binary counter circuit 10 are input to the AND circuit 38.
【００７２】ナンド回路39にはアンド回路38からの出力
と８ビットバイナリカウンタ回路10の出力端子Ｑ0bから
の出力とが入力されている。The output from the AND circuit 38 and the output from the output terminal Q0b of the 8-bit binary counter circuit 10 are input to the NAND circuit 39.
【００７３】ノアゲート40にはナンド回路39からの出力
とオア回路20からの出力とが入力されている。The output from the NAND circuit 39 and the output from the OR circuit 20 are input to the NOR gate 40.
【００７４】ノアゲート42にはインバータ素子41を介し
て８ビットバイナリカウンタ回路10の出力端子Ｑ２ｂか
らの出力とフリップフロップ回路９の出力端子Ｑ2 から
の出力とが入力されている。The output from the output terminal Q2b of the 8-bit binary counter circuit 10 and the output from the output terminal Q2 of the flip-flop circuit 9 are input to the NOR gate 42 via the inverter element 41.
【００７５】アンド回路43には８ビットバイナリカウン
タ回路10の出力端子Ｑ２ｂの出力とシフトレジスタ14の
出力端子Ｑ1 からの出力とが入力され、ノア回路44には
ノアゲート40と、ノアゲート42と、アンド回路43との各
出力と電源電圧とが入力されている。The AND circuit 43 receives the output from the output terminal Q2b of the 8-bit binary counter circuit 10 and the output from the output terminal Q1 of the shift register 14, and the NOR circuit 44 receives the NOR gate 40, the NOR gate 42, and the AND gate. Each output from the circuit 43 and the power supply voltage are input.
【００７６】ノア回路44からの出力はフリップフロップ
回路９の各リセット端子Ｒ0,Ｒ1,Ｒ2 に入力され、ノア
回路44からの出力がＬのとき、フリップフロップ回路９
の各出力端子Ｑ0 〜Ｑ2 の出力は禁止され、ノア回路44
の出力がＨのときフリップフロップ回路９の各出力端子
Ｑ0 〜Ｑ2 からの出力が解放されるようになっている。The output from the NOR circuit 44 is input to the reset terminals R0, R1 and R2 of the flip-flop circuit 9, and when the output from the NOR circuit 44 is L, the flip-flop circuit 9
The output of each output terminal Q0-Q2 of the
When the output of H is H, the outputs from the output terminals Q0 to Q2 of the flip-flop circuit 9 are released.
【００７７】ノア回路44はノアゲート40，42、アンド回
路43、電源電圧がＬのとき出力がＨとなり、フリップフ
ロップ回路９は、リセットが解除されている。The NOR circuit 44 outputs H when the NOR gates 40 and 42, the AND circuit 43, and the power supply voltage are L, and the reset of the flip-flop circuit 9 is released.
【００７８】アンド回路38とナンド回路39とノアゲート
40とは、ソレノイド２ａ, ２ｂを１回動作させるリセッ
トタイミング回路とされ、インバータ素子41とノアゲー
ト42とは、ソレノイド２ａ, ２ｂを２回動作させるリセ
ットタイミング回路とされ、アンド回路43はソレノイド
２ａ, ２ｂを１８回動作させるリセットタイミング回路
とされている。AND circuit 38, NAND circuit 39, and NOR gate
40 is a reset timing circuit that operates the solenoids 2a and 2b once, and the inverter element 41 and the NOR gate 42 are reset timing circuits that operate the solenoids 2a and 2b twice. It is a reset timing circuit that operates 2b 18 times.
【００７９】ノアゲート40は、フリップフロップ回路９
の出力端子Ｑ1,Ｑ2 の出力がＨのとき、その出力は常に
Ｌとされ、ノアゲート42は、フリップフロップ回路９の
出力端子Ｑ2 からの出力がＨのときに、その出力がＬと
なるようにされている。The NOR gate 40 is the flip-flop circuit 9
When the outputs of the output terminals Q1 and Q2 of H are H, the outputs are always L, and the NOR gate 42 outputs L when the output from the output terminal Q2 of the flip-flop circuit 9 is H. Has been done.
【００８０】ソレノイド２ａ, ２ｂはスイッチング回路
45，46に各々接続され、スイッチング回路45，46はオア
ゲート47，48に各々接続され、オアゲート47，48は８ビ
ットバイナリカウンタ回路10の出力端子Ｑ0bに接続され
ている。Solenoids 2a and 2b are switching circuits
The switching circuits 45 and 46 are connected to OR gates 47 and 48, respectively, and the OR gates 47 and 48 are connected to the output terminal Q0b of the 8-bit binary counter circuit 10.
【００８１】この８ビットバイナリカウンタ回路10の出
力端子Ｑ0bはアンド回路49に接続され、ノアゲート36と
アンド回路49とは効果音発生回路18を制御する機能を有
し、効果音発生回路18は、ここではソレノイド２ａ, ２
ｂが１８回動作中に効果音を発生するようにされてい
る。The output terminal Q0b of the 8-bit binary counter circuit 10 is connected to the AND circuit 49, the NOR gate 36 and the AND circuit 49 have a function of controlling the sound effect generating circuit 18, and the sound effect generating circuit 18 is Here, the solenoids 2a, 2
A sound effect is generated during the operation of b 18 times.
【００８２】50は、ソレノイド２ａ, ２ｂが１８回動作
中であることを表示する表示回路であり、ランプ52とア
ンド回路53とから概略構成されている。Reference numeral 50 is a display circuit for displaying that the solenoids 2a and 2b are operating 18 times, and is roughly composed of a lamp 52 and an AND circuit 53.
【００８３】このような入賞確率増大制御装置は、１回
動作入賞球スイッチ６、２回動作入賞球スイッチ７、１
８回動作入賞球スイッチ５がすべて開成中であって、フ
リップフロップ回路９のセット端子Ｓ0,Ｓ1,Ｓ2 の入力
がＨ、オアゲート21の一入力端子の入力がＨ、他入力端
子の入力がＬのときに以下のような動作をする。Such a winning probability increase control device has a one-time operation winning ball switch 6, a two-time operation winning ball switch 7, 1
When the eight-time winning ball switch 5 is all open, the input of the set terminals S0, S1, S2 of the flip-flop circuit 9 is H, the input of one input terminal of the OR gate 21 is H, and the input of the other input terminal is L. At the time of, it operates as follows.
【００８４】フリップフロップ回路９の出力端子Ｑ0 〜
Ｑ2 の出力はＬとなっており、オアゲート21の出力はＨ
であるので、ナンドゲート13の一入力端子にはＨが入力
され、他入力端子にはＬが入力されて、ナンドゲート13
からはＨが出力される。Output terminals Q0-of the flip-flop circuit 9
The output of Q2 is L and the output of OR gate 21 is H.
Therefore, H is input to one input terminal of the NAND gate 13, and L is input to the other input terminal of the NAND gate 13.
Outputs H.
【００８５】そのため８ビットバイナリカウンタ回路10
のリセット端子Ｒa の入力はＬとされ、８ビットバイナ
リカウンタ回路10のリセット端子Ｒb の入力はＨとされ
ている。Therefore, the 8-bit binary counter circuit 10
The input of the reset terminal Ra of is set to L, and the input of the reset terminal Rb of the 8-bit binary counter circuit 10 is set to H.
【００８６】したがって８ビットバイナリカウンタ回路
10のリセット端子Ｒa のリセットは解除され、出力端子
Ｑ0aからの出力は解放されていて、クロック発振回路16
からクロック信号は出力端子Ｑ0aから出力され、発光ダ
イオード群27は、図２に示すように各ダイオード列が上
下から中央に向って点滅状態が繰返される。Therefore, 8-bit binary counter circuit
The reset of the reset terminal Ra of 10 is released, the output from the output terminal Q0a is released, and the clock oscillation circuit 16
, A clock signal is output from the output terminal Q0a, and in the light emitting diode group 27, each diode row is repeatedly blinked from the top to the center as shown in FIG.
【００８７】一方、８ビットバイナリカウンタ回路10の
リセット端子Ｒb はリセットされ、出力端子Ｑ0b〜Ｑ3b
からの出力は禁止されていて、ソレノイド２ａ, ２ｂは
駆動されない状態にある。On the other hand, the reset terminal Rb of the 8-bit binary counter circuit 10 is reset and the output terminals Q0b to Q3b.
Output is prohibited and the solenoids 2a and 2b are not driven.
【００８８】また１回動作入賞球スイッチ６が閉成さ
れ、オアゲート21の他入力端子への入力がＬのとき、以
下のような動作をする。When the one-time winning ball switch 6 is closed and the input to the other input terminal of the OR gate 21 is L, the following operation is performed.
【００８９】１回動作入賞球スイッチ６が閉成される
と、フリップフロップ回路９のセット端子Ｓ0 はＨから
Ｌとされ、出力端子Ｑ0 からの出力はＬからＨとされ
る。その出力は遅延回路12を介して８ビットバイナリカ
ウンタ回路10のリセット端子Ｒaに入力されるとともに
ナンドゲート13の他入力端子に入力される。When the one-time winning ball switch 6 is closed, the set terminal S0 of the flip-flop circuit 9 is changed from H to L, and the output from the output terminal Q0 is changed from L to H. The output is input to the reset terminal Ra of the 8-bit binary counter circuit 10 via the delay circuit 12 and the other input terminal of the NAND gate 13.
【００９０】一方、オアゲート21はこのときＨを出力し
ており、その出力はナンドゲート13の一入力端子に入力
されていて、ナンドゲート13からは８ビットバイナリカ
ウンタ回路10のリセット端子Ｒb にＬが入力される。On the other hand, the OR gate 21 outputs H at this time, and its output is input to one input terminal of the NAND gate 13, and L is input from the NAND gate 13 to the reset terminal Rb of the 8-bit binary counter circuit 10. To be done.
【００９１】なおリセット端子Ｒb の入力は、フリップ
フロップ回路９の出力端子Ｑ0 の出力がＬからＨになっ
たときにＬとされる。The input of the reset terminal Rb is set to L when the output of the output terminal Q0 of the flip-flop circuit 9 changes from L to H.
【００９２】フリップフロップ回路９の出力端子Ｑ0 の
出力がＬからＨになると、８ビットバイナリカウンタ回
路10のリセット端子Ｒa は遅延回路12の微分回路による
時定数分の時間リセットされ、出力端子Ｑ0a〜Ｑ3aから
の出力は禁止される。When the output of the output terminal Q0 of the flip-flop circuit 9 changes from L to H, the reset terminal Ra of the 8-bit binary counter circuit 10 is reset by the differentiating circuit of the delay circuit 12 for a time corresponding to the time constant, and the output terminals Q0a ... Output from Q3a is prohibited.
【００９３】また８ビットバイナリカウンタ回路10のリ
セット端子Ｒb は、遅延回路12の積分回路の時定数によ
る遅れ時間経過後リセットが解除されて、出力端子Ｑ0b
〜Ｑ3bからは図６に示すような矩形信号が出力される。Further, the reset terminal Rb of the 8-bit binary counter circuit 10 is released from the reset after the delay time due to the time constant of the integrating circuit of the delay circuit 12 has elapsed, and the output terminal Q0b.
A rectangular signal as shown in FIG. 6 is output from Q3b.
【００９４】このためソレノイド２ａ, ２ｂは駆動され
るが、アンド回路38、ナンド回路39、ノアゲート40の１
回動作リセットタイミング回路によりナンド回路39から
Ｌが出力されたとき、ノア回路44からはＬが出力され、
フリップフロップ回路９のリセット端子Ｒ0,Ｒ1,Ｒ2 は
リセットされる（図７参照）。For this reason, the solenoids 2a and 2b are driven, but the AND circuit 38, the NAND circuit 39, and the NOR gate 40
When L is output from the NAND circuit 39 by the rotation operation reset timing circuit, L is output from the NOR circuit 44,
The reset terminals R0, R1, R2 of the flip-flop circuit 9 are reset (see FIG. 7).
【００９５】したがってフリップフロップ回路９の出力
端子Ｑ0,Ｑ1,Ｑ2 からの出力は禁止されることになり、
ソレノイド２ａ, ２ｂは図７に示すように０．５秒間だ
け駆動される。Therefore, the outputs from the output terminals Q0, Q1, Q2 of the flip-flop circuit 9 are prohibited,
The solenoids 2a and 2b are driven for 0.5 seconds as shown in FIG.
【００９６】さらに２回動作入賞球スイッチ７が閉成さ
れ、オアゲート21の他入力端子への入力がＬのとき、以
下のような動作をする。When the winning ball switch 7 is closed twice and the input to the other input terminal of the OR gate 21 is L, the following operation is performed.
【００９７】２回動作入賞球スイッチ７が閉成される
と、フリップフロップ回路９のセット端子Ｓ1 はＨから
Ｌとされ、出力端子Ｑ1 からの出力はＬからＨとされ
る。その出力は上記同様に遅延回路12を介して８ビット
バイナリカウンタ回路10のリセット端子Ｒa に入力され
るとともにナンドゲート13の他入力端子に入力される。When the double action winning ball switch 7 is closed, the set terminal S1 of the flip-flop circuit 9 is changed from H to L, and the output from the output terminal Q1 is changed from L to H. The output is input to the reset terminal Ra of the 8-bit binary counter circuit 10 via the delay circuit 12 as well as to the other input terminal of the NAND gate 13 as described above.
【００９８】一方、オアゲート21はこのときＨを出力し
ており、その出力はナンドゲート13の一入力端子に入力
されていて、ナンドゲート13からは８ビットバイナリカ
ウンタ回路10のリセット端子Ｒb にＬが入力される。On the other hand, the OR gate 21 outputs H at this time, and its output is input to one input terminal of the NAND gate 13, and L is input from the NAND gate 13 to the reset terminal Rb of the 8-bit binary counter circuit 10. To be done.
【００９９】なおこのときも、リセット端子Ｒb の入力
は、フリップフロップ回路９の出力端子Ｑ1 の出力がＬ
からＨになったときにＬとされる。Also at this time, the input of the reset terminal Rb is the output of the output terminal Q1 of the flip-flop circuit 9 being L.
It is set to L when it changes from H to H.
【０１００】フリップフロップ回路９の出力端子Ｑ1 の
出力がＬからＨになると、８ビットバイナリカウンタ回
路10のリセット端子Ｒa は遅延回路12の微分回路による
時定数分の時間リセットされ、出力端子Ｑ0a〜Ｑ3aから
の出力は禁止される。When the output of the output terminal Q1 of the flip-flop circuit 9 changes from L to H, the reset terminal Ra of the 8-bit binary counter circuit 10 is reset for a time corresponding to the time constant by the differentiation circuit of the delay circuit 12, and the output terminals Q0a ... Output from Q3a is prohibited.
【０１０１】また８ビットバイナリカウンタ回路10のリ
セット端子Ｒb は、リセットが解除されて、出力端子Ｑ
0b〜Ｑ3bからは図６に示すような矩形信号が出力され
る。The reset terminal Rb of the 8-bit binary counter circuit 10 is released from the reset state and the output terminal Q
Rectangular signals as shown in FIG. 6 are output from 0b to Q3b.
【０１０２】このためソレノイド２ａ, ２ｂは駆動され
るが、インバータ素子41、ノアゲート42の２回動作リセ
ットタイミング回路によりノアゲート42からＨが出力さ
れたとき、ノア回路44からはＬが出力され、フリップフ
ロップ回路９のリセット端子Ｒ0,Ｒ1,Ｒ2 はリセットさ
れる（図８参照）。For this reason, the solenoids 2a and 2b are driven, but when the NOR gate 42 outputs H by the two-time operation reset timing circuit of the inverter element 41 and the NOR gate 42, L is output from the NOR circuit 44 and the flip-flop is turned on. The reset terminals R0, R1 and R2 of the reset circuit 9 are reset (see FIG. 8).
【０１０３】したがってフリップフロップ回路９の出力
端子Ｑ0,Ｑ1,Ｑ2 からの出力は禁止されることになり、
８ビットバイナリカウンタ回路10のリセット端子Ｒb が
Ｈとなってリセットされるためソレノイド２ａ, ２ｂは
図８に示すように０．８秒間ずつ２回だけ駆動される。Therefore, the output from the output terminals Q0, Q1, Q2 of the flip-flop circuit 9 is prohibited,
Since the reset terminal Rb of the 8-bit binary counter circuit 10 becomes H and is reset, the solenoids 2a and 2b are driven only twice for 0.8 seconds each as shown in FIG.
【０１０４】以上、案内羽根１ｃ，１ｄの１回または２
回動作は第１状態である。As described above, the guide vanes 1c and 1d once or twice.
The turning operation is the first state.
【０１０５】さらにまた１８回動作入賞球スイッチ５が
閉成されるとき、以下のような動作をする。When the prize winning ball switch 5 is closed 18 times, the following operation is performed.
【０１０６】１８回動作入賞球スイッチ５が閉成される
と、オアゲート21の一入力端子には瞬間的にＬが入力さ
れ、このとき該オアゲート21の他入力端子にはシフトレ
ジスタ24の出力端子Ｑ6bからＬが入力されていて、オア
ゲート21からはＬが出力される。When the 18-time winning ball switch 5 is closed, L is momentarily input to one input terminal of the OR gate 21, and at this time, the other input terminal of the OR gate 21 is the output terminal of the shift register 24. L is input from Q6b, and L is output from the OR gate 21.
【０１０７】その出力はナンドゲート13の一入力端子に
入力され、このとき案内羽根１ｃ，１ｄが１回および２
回動作の途中であればナンドゲート13の他入力端子には
Ｈが入力されていることからナンドゲート13からは瞬間
的にＨが出力され、その出力は８ビットバイナリカウン
タ回路10のリセット端子Ｒb に入力される。The output is input to one input terminal of the NAND gate 13, and at this time, the guide vanes 1c and 1d rotate once and twice.
Since H is input to the other input terminal of the NAND gate 13 during the turn operation, H is output instantaneously from the NAND gate 13, and the output is input to the reset terminal Rb of the 8-bit binary counter circuit 10. To be done.
【０１０８】そのためリセット端子Ｒb は瞬間的にリセ
ットされ、８ビットバイナリカウンタ回路10の出力端子
Ｑ0bからの出力は禁止される。Therefore, the reset terminal Rb is momentarily reset and the output from the output terminal Q0b of the 8-bit binary counter circuit 10 is prohibited.
【０１０９】したがって１回および２回動作の途中で１
８回動作入賞球スイッチ５が閉成されると、その時点で
１回および２回動作は直ちに終了する。またオアゲート
21からの出力はフリップフロップ回路９のセット端子Ｓ
2 に入力され、出力端子Ｑ2からはＨが出力される。Therefore, it is set to 1 during the operation once and twice.
When the eight-time winning ball switch 5 is closed, the one-time and two-time operations immediately end. Also OR gate
The output from 21 is the set terminal S of the flip-flop circuit 9.
2 and H is output from the output terminal Q2.
【０１１０】その出力Ｈはオア回路20、オア回路19、遅
延回路12を介して上記同様、８ビットバイナリカウンタ
回路10のリセット端子Ｒa に入力されるとともにナンド
ゲート13の他入力端子に入力される。The output H is input to the reset terminal Ra of the 8-bit binary counter circuit 10 and the other input terminal of the NAND gate 13 through the OR circuit 20, the OR circuit 19 and the delay circuit 12 as described above.
【０１１１】一方、このときには１８回動作入賞球スイ
ッチ５は開成しており、オアゲート21の一入力端子には
Ｈが入力され、オアゲート21からはＨが出力されて、ナ
ンドゲート13の一入力端子はＨとされていて、ナンドゲ
ート13からはＬの出力が８ビットバイナリカウンタ回路
10のリセット端子Ｒb に入力される。On the other hand, at this time, the 18-time winning ball switch 5 is opened, H is input to one input terminal of the OR gate 21, H is output from the OR gate 21, and one input terminal of the NAND gate 13 is It is set to H, and the output of L from the NAND gate 13 is an 8-bit binary counter circuit.
It is input to the reset terminal Rb of 10.
【０１１２】なおこのときも上記同様、リセット端子Ｒ
b の入力は、フリップフロップ回路９の出力端子Ｑ2 の
出力がＬからＨになったときにＬとされる。At this time also, as in the above, the reset terminal R
The input of b is set to L when the output of the output terminal Q2 of the flip-flop circuit 9 changes from L to H.
【０１１３】フリップフロップ回路９の出力端子Ｑ2 の
出力がＬからＨになったときには８ビットバイナリカウ
ンタ回路10のリセット端子Ｒa はリセットされ、出力端
子Ｑ0a〜3aからの出力は禁止される。When the output of the output terminal Q2 of the flip-flop circuit 9 changes from L to H, the reset terminal Ra of the 8-bit binary counter circuit 10 is reset and the outputs from the output terminals Q0a to 3a are prohibited.
【０１１４】また８ビットバイナリカウンタ回路10のリ
セット端子Ｒb はリセットが解除されて、出力端子Ｑ0b
〜Ｑ3bからは図６に示すような矩形信号が出力される。The reset terminal Rb of the 8-bit binary counter circuit 10 is released from the reset state and the output terminal Q0b is released.
A rectangular signal as shown in FIG. 6 is output from Q3b.
【０１１５】このためソレノイド２ａ, ２ｂは駆動され
るが、アンド回路43の１８回動作リセットタイミング回
路により該アンド回路43からＨが出力されたとき、ノア
回路44からはＬが出力され、フリップフロップ回路９の
リセット端子Ｒ0,Ｒ1,Ｒ2 はリセットされる（図９参
照）。For this reason, the solenoids 2a, 2b are driven, but when the AND circuit 43 outputs 18H by the 18-time operation reset timing circuit, the NOR circuit 44 outputs L and the flip-flop The reset terminals R0, R1, R2 of the circuit 9 are reset (see FIG. 9).
【０１１６】したがってフリップフロップ回路９の出力
端子Ｑ0,Ｑ1,Ｑ2 からの出力は禁止されることになり、
ソレノイド２ａ, ２ｂは図９に示すように０．８秒ずつ
１８回だけ駆動される。このように、案内部材１ｃ, １
ｄの１８回開閉動作は第２状態である。Therefore, the outputs from the output terminals Q0, Q1, Q2 of the flip-flop circuit 9 are prohibited,
The solenoids 2a, 2b are driven 18 times each 0.8 seconds as shown in FIG. In this way, the guide members 1c, 1
The 18 times opening / closing operation of d is the second state.
【０１１７】このため有利な権利が発生している場合で
も、入賞装置１の閉成時には賞球を得ることができず、
入賞装置１の開成時に狙いを定めるように打球力及び打
球タイミングを調節しなければならない。Therefore, even when an advantageous right is generated, no prize ball can be obtained when the winning device 1 is closed,
The hitting force and hitting timing have to be adjusted so as to aim at the opening of the winning device 1.
【０１１８】なお案内羽根１ｃ，１ｄの１８回動作中
は、オア回路19の出力がＨとなっており、１８回動作中
に特定入賞口への１回および２回動作の入賞があっても
オア回路19の出力はＨのまま変化せず、したがってバイ
ナリカウンタ回路10はリセットされず、１回動作入賞球
スイッチ６および２回動作入賞球スイッチ７による１回
および２回動作の間の入賞による信号は無視されて１８
回動作がそのまま続行される。While the guide blades 1c and 1d are operating 18 times, the output of the OR circuit 19 is H, and even if there are one or two wins in the specific winning opening during the 18 times operation. The output of the OR circuit 19 does not change to H, and therefore the binary counter circuit 10 is not reset. Signal ignored 18
The operation continues as it is.
【０１１９】ノア回路44からの出力はフリップフロップ
回路９のリセット端子Ｒ0,Ｒ1,Ｒ2に入力されているた
め、１８回動作中に特定入賞口による１回および２回動
作の入賞があったとしても、１８回動作終了時にフリッ
プフロップ回路９の出力端子Ｑ0,Ｑ1,Ｑ2 がすべてリセ
ットされるので、１８回動作終了後、当該動作中の１回
および２回動作の入賞による１回および２回動作は行な
われない。Since the output from the NOR circuit 44 is input to the reset terminals R0, R1 and R2 of the flip-flop circuit 9, it is assumed that there is a one-time or two-time operation winning by the specific winning opening during the 18 times operation. Also, since the output terminals Q0, Q1, Q2 of the flip-flop circuit 9 are all reset at the end of the operation of 18 times, after the operation of 18 times is completed, once and twice by the winning of the once and twice operations during the operation. No action is taken.
【０１２０】またソレノイド２ａ, ２ｂが駆動中に、１
８回動作入賞球スイッチ５が再び閉成されたとき、オア
ゲート21の入力端子には該１８回動作入賞球スイッチ５
の閉成により瞬間的にＬが入力され、オアゲート21から
はそれに応じて瞬間的にＬが出力される。While the solenoids 2a and 2b are being driven, 1
When the 8 times operation winning ball switch 5 is closed again, the 18 times operation winning ball switch 5 is connected to the input terminal of the OR gate 21.
When L is closed, L is momentarily input, and the OR gate 21 momentarily outputs L accordingly.
【０１２１】その出力はナンドゲート13の一入力端子に
入力され、このとき該ナンドゲート13の他入力端子には
Ｈが入力されていることから、ナンドゲート13からは瞬
間的にＨが出力され、その出力は８ビットバイナリカウ
ンタ回路10のリセット端子Ｒb に入力される。The output is input to one input terminal of the NAND gate 13, and at this time, H is input to the other input terminal of the NAND gate 13. Therefore, the NAND gate 13 instantaneously outputs H, and its output Is input to the reset terminal Rb of the 8-bit binary counter circuit 10.
【０１２２】そのためリセット端子Ｒb は瞬間的にリセ
ットされ、８ビットバイナリカウンタ回路10の出力端子
Ｑ0bからの出力は瞬間的に禁止される（図１０参照）。
したがって８ビットバイナリカウンタ回路10の出力端子
Ｑ0bからの１８回動作矩形信号は図１０に示すように、
再度、最初から開始される。Therefore, the reset terminal Rb is momentarily reset, and the output from the output terminal Q0b of the 8-bit binary counter circuit 10 is momentarily prohibited (see FIG. 10).
Therefore, the 18-time operation rectangular signal from the output terminal Q0b of the 8-bit binary counter circuit 10 is as shown in FIG.
Once again, it starts from the beginning.
【０１２３】フリップフロップ回路９の出力端子Ｑ2 か
らのＨの出力は、さらにシフトレジスタ23のリセット端
子Ｒに入力されるとともにノアゲート36に入力される。
そのためシフトレジスタ23のセット端子Ｓ0 〜Ｑ3 から
の出力は禁止され、発光ダイオード８ａ〜８ｇはすべて
消灯する一方、ノアゲート36からＬが出力され、その出
力はシフトレジスタ24のリセット端子Ｒa,Ｒb に入力さ
れて、該リセット端子Ｒa,Ｒb のリセットは解除され
る。The H output from the output terminal Q2 of the flip-flop circuit 9 is further input to the reset terminal R of the shift register 23 and the NOR gate 36.
Therefore, the output from the set terminals S0 to Q3 of the shift register 23 is prohibited, all the light emitting diodes 8a to 8g are turned off, while the NOR gate 36 outputs L, and the output is input to the reset terminals Ra and Rb of the shift register 24. Then, the reset of the reset terminals Ra and Rb is released.
【０１２４】このときシフトレジスタ24の入力端子Ｃa,
Ｃb にはインバータ素子37を介して、１８回動作入賞球
スイッチ５の閉成に伴うオアゲート21からの出力が入力
されることになり、シフトレジスタ24の出力端子Ｑ0aか
らはＨが出力される。At this time, the input terminal Ca of the shift register 24,
The output from the OR gate 21 accompanying the closing of the 18-time winning ball switch 5 is input to Cb via the inverter element 37, and H is output from the output terminal Q0a of the shift register 24.
【０１２５】これに伴って、発光ダイオード８ａが点灯
される。以下同様、ソレノイド２ａ, ２ｂの１８回動作
中に１８回動作入賞球スイッチ５が繰返し８回開閉され
ると、この順番に発光ダイオード８ｂ〜８ｇが点灯され
る。Along with this, the light emitting diode 8a is turned on. Similarly, when the winning ball switch 5 operated 18 times is repeatedly opened and closed 8 times while the solenoids 2a and 2b are operated 18 times, the light emitting diodes 8b to 8g are turned on in this order.
【０１２６】すべての発光ダイオード８ａ〜８ｇが点灯
されると、シフトレジスタ24の出力端子Ｑ6bからはＨが
出力され、オアゲート21の他入力端子の入力はＨとされ
る。そのためオアゲート21の出力は、１８回動作入賞球
スイッチ５が８回開閉成した後、１８回動作入賞球スイ
ッチ５の開閉にかかわらずＨとされ、発光ダイオード群
27の点灯はその後行われない。When all the light emitting diodes 8a to 8g are turned on, H is output from the output terminal Q6b of the shift register 24, and the other input terminals of the OR gate 21 are set to H. Therefore, the output of the OR gate 21 is set to H regardless of whether the 18-time operation winning ball switch 5 is opened and closed 8 times, and the light-emitting diode group
Lighting of 27 will not occur thereafter.
【０１２７】なお入賞確率増大状態は１８回動作入賞球
スイッチ５に入賞しない場合、上述したように案内羽根
の１回動作および２回動作、さらに１８回動作で終了し
ているが入賞装置の入賞領域に所定個数のパチンコ球
（たとえば、１０個）が入賞することにより終了させて
もよい。If the winning probability increase state does not enter the 18-time operation winning ball switch 5, as described above, the guide blade finishes in one operation and two operations, and further in 18 operations. It may be ended by winning a predetermined number of pachinko balls (for example, 10) in the area.
【０１２８】[0128]
【発明の効果】本発明は以上述べたことから明らかなよ
うに、駆動板がロッドの動作に基く一対の可動片の動作
を互いに補う構成を備えているので、ロッドの偏減り、
ロッドのコーティング膜の摩滅およびソレノイドの製品
精度のばらつきなどに起因して、入賞装置に設けられた
いずれか一方のソレノイドの周辺に不都合があっても、
この種の可動片の動作不良の発生は駆動板によって抑止
され、可動片を確実に動作させることができる。As is apparent from the above description, the present invention has a structure in which the driving plate complements the movement of the pair of movable pieces based on the movement of the rod, so that the deviation of the rod is reduced.
Even if there is a problem around one of the solenoids provided in the prize winning device due to wear of the coating film on the rod and variation in product accuracy of the solenoid,
Occurrence of malfunction of the movable piece of this kind is suppressed by the drive plate, and the movable piece can be operated reliably.
【０１２９】これにより入賞確率増大状態にあっては入
賞装置を充分な開放状態にせしめ、遊技者に有利な権利
を確実に行使させられるので、可動片の動作不良に起因
した遊技者の遊技意欲の減退を抑止できる。As a result, in the winning probability increasing state, the winning device can be fully opened, and the player's advantageous right can be surely exercised. Therefore, the player's willingness to play due to the malfunction of the movable piece. Can be suppressed.
【０１３０】またソレノイドの保守に要する作業時間と
多大な工数とは大幅に減少されるので、入賞装置の保守
に係る作業能率の低下を抑止でき、かつ、ソレノイドを
初めとする開閉機構など全駆動系の交換頻度を低減さ
せ、維持コストを低減させることができる。Further, since the work time required for the maintenance of the solenoid and the great number of man-hours are greatly reduced, it is possible to prevent the work efficiency from lowering the maintenance of the prize winning device, and it is possible to fully drive the opening / closing mechanism including the solenoid. The replacement frequency of the system can be reduced and the maintenance cost can be reduced.
【０１３１】さらにまたソレノイドの挿入口が下向きに
配置されているので、上記動作不良の発生原因を減少さ
せることができる。Further, since the insertion opening of the solenoid is arranged downward, it is possible to reduce the cause of the malfunction.
【図１】本発明の一実施例を示す概略斜視図である。FIG. 1 is a schematic perspective view showing an embodiment of the present invention.
【図２】本発明の一実施例を示す概略正面図である。FIG. 2 is a schematic front view showing an embodiment of the present invention.
【図３】本発明に使用する制御回路の一部を示すブロッ
ク図である。FIG. 3 is a block diagram showing a part of a control circuit used in the present invention.
【図４】図３の他部を示すブロック図である。FIG. 4 is a block diagram showing another portion of FIG.
【図５】図３の８ビットバイナリカウンタ回路から出力
されるクロック信号の信号波形図である。5 is a signal waveform diagram of a clock signal output from the 8-bit binary counter circuit of FIG.
【第６】図４と異なる状態のクロック信号の信号波形図
である。FIG. 6 is a signal waveform diagram of a clock signal in a state different from that of FIG.
【図７】ソレノイドに１回開閉動作を行わせる場合の一
連の信号波形図である。FIG. 7 is a series of signal waveform charts when the solenoid is opened and closed once.
【図８】ソレノイドに２回開閉動作を行わせる場合の一
連の信号波形図である。FIG. 8 is a series of signal waveform charts when the solenoid is opened and closed twice.
【図９】ソレノイドに１８回開閉動作を行わせる場合の
一連の信号波形図である。FIG. 9 is a series of signal waveform charts when the solenoid is opened and closed 18 times.
【図１０】ソレノイドが１８回開閉動作中に１８回動作
入賞球スイッチが閉成された場合の一連の信号波形図で
ある。FIG. 10 is a series of signal waveform charts when the solenoid ball is opened and closed 18 times and the 18-time winning ball switch is closed.
１ 入賞装置 １ａ，１ｂ 枢軸 １ｃ，１ｄ 案内羽根（可動片） ２ａ, ２ｂ ソレノイド ２ｃ，２ｄ ロッド 55 駆動板 56 軸着部材（クランク機構） 57 連係軸（クランク機構） 58 長孔 1 prize winning device 1a, 1b Axis 1c, 1d Guide vanes (movable piece) 2a, 2b Solenoids 2c, 2d Rod 55 Drive plate 56 Shaft mounting member (crank mechanism) 57 Coupling shaft (crank mechanism) 58 Long hole
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 庸利 群馬県桐生市広沢町２丁目3089 (72)発明者 保島 操 群馬県桐生市錦町２丁目８ー５ (72)発明者 織田 稔夫 東京都中野区中野３ー30ー12 マンショ ン・ソレユー509号室 (72)発明者 神田 政男 群馬県桐生市浜松町１ー９ー13 (72)発明者 森田 仁 群馬県山田郡大間々町大字大間々445ー３ (72)発明者 高橋 貞行 群馬県桐生市相生町１ー487ー４ (72)発明者 金井 桃次郎 群馬県桐生市織姫町５ー21 (72)発明者 藤田 礼治 群馬県桐生市東６丁目８ー６ (72)発明者 六本木 忠 群馬県桐生市菱町黒川1241ー５ (72)発明者 大谷 清 群馬県山田郡大間々町大字桐原763ー２ (72)発明者 林 二郎 群馬県前橋市荒牧町711ー３ ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Yoshitoshi Kobayashi 2-8, Hirosawa-cho, Kiryu-shi, Gunma 3089 (72) Misao Hoshima 2-8-5 Nishiki-cho, Kiryu-shi, Gunma (72) Inventor Toshio Oda Tokyo 3-30-12 Nakano, Nakano-ku, Tokyo Room 509, Mansion Soleyu (72) Inventor Masao Kanda 1-9-13, Hamamatsucho, Kiryu-shi, Gunma Prefecture (72) Inventor Hitoshi Morita, Omma-cho, Yamada-gun, Gunma Prefecture Omama 445- 3 (72) Inventor Sadayuki Takahashi 1-48-4 Aioicho, Kiryu-shi Gunma Prefecture (72) Inventor Momojiro Kanai 5-21 Orihime-cho, Kiryu-shi Gunma Prefecture (72) Inventor Reiji Fujita 6-8 Higashi, Kiryu-shi Gunma Prefecture -6 (72) Inventor Tadashi Roppongi 1241-5 Kurokawa, Hishimachi, Kiryu-shi, Gunma Prefecture 72 (72) Inventor Kiyoshi Otani 763-2, Kirihara, Omama-cho, Yamada-gun, Gunma Prefecture Jiro Hayashi Aramaki-cho, Maebashi-shi, Gunma Prefecture 711-3
Claims (1)
ら飛入可能な入賞装置と、該入賞装置の両側部に設けら
れた一対の枢軸の一端に固定され各枢軸の回動に応じて
前記入賞装置へのパチンコ球の飛入が可能な開成状態と
不能な閉成状態とを形成するための一対の可動片と、該
可動片の各々に対応させて前記入賞装置の背面側に一体
に設けられ上下方向に駆動されるロッドを挿入するため
の挿入口が夫々下方に向けられた一対のソレノイドと、
該ロッドの各駆動軸線と前記可動片の各枢軸とに直交す
る長軸を有する一対の長孔が形成された前記ロッドの各
々を連結するための駆動板と、前記枢軸の他端に基端が
固定され先端が前記長孔内に移動自在な一対のクランク
機構と、前記入賞装置に設けられた継続入賞口への入賞
に基いて前記ソレノイドを所定回数だけ継続的に開閉駆
動するための制御回路と、からなることを特徴とするパ
チンコ機。1. A winning device in which a pachinko ball hit on a game board can jump in from both sides, and is fixed to one end of a pair of pivots provided on both sides of the winning device according to the rotation of each pivot. A pair of movable pieces for forming an open state and a closed state in which a pachinko ball can jump into the winning device, and a pair of movable pieces, which are integrated on the back side of the winning device corresponding to each of the movable pieces. A pair of solenoids, each of which has an insertion opening for inserting a rod that is driven in the vertical direction and is directed downward,
A drive plate for connecting each of the rods having a pair of long holes having a long axis orthogonal to each drive axis of the rod and each pivot of the movable piece, and a base end at the other end of the pivot. A pair of crank mechanisms whose fixed ends are movable in the elongated holes, and a control for continuously opening and closing the solenoid a predetermined number of times based on winning in a continuous winning opening provided in the winning device. A pachinko machine characterized by consisting of a circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4021973A JP2721853B2 (en) | 1992-01-10 | 1992-01-10 | Pachinko machine |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4021973A JP2721853B2 (en) | 1992-01-10 | 1992-01-10 | Pachinko machine |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7232589A Division JPH0221886A (en) | 1989-03-25 | 1989-03-25 | Japanese pinball game (pachinko) machine |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05184716A true JPH05184716A (en) | 1993-07-27 |
| JP2721853B2 JP2721853B2 (en) | 1998-03-04 |
Family
ID=12069983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4021973A Expired - Lifetime JP2721853B2 (en) | 1992-01-10 | 1992-01-10 | Pachinko machine |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2721853B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010148532A (en) * | 2008-12-23 | 2010-07-08 | Sophia Co Ltd | Game machine |
| JP2017176781A (en) * | 2016-03-31 | 2017-10-05 | 株式会社三洋物産 | Game machine |
| JP2018161207A (en) * | 2017-03-24 | 2018-10-18 | 株式会社三洋物産 | Game machine |
| JP2022105614A (en) * | 2019-07-25 | 2022-07-14 | 株式会社三洋物産 | Game machine |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4879643A (en) * | 1972-01-25 | 1973-10-25 | ||
| JPS5615776A (en) * | 1979-07-20 | 1981-02-16 | Kyoraku Sangyo Kk | Hit ball safe device in pinball machine |
| JPS58112571A (en) * | 1981-12-28 | 1983-07-05 | 株式会社ソフィア | Pinball machine |
| JPH01124485A (en) * | 1987-11-07 | 1989-05-17 | Sankyo Kk | Variable prize-winning means in pinball machine |
| JPH0221886A (en) * | 1989-03-25 | 1990-01-24 | Kenkichi Nakajima | Japanese pinball game (pachinko) machine |
| JPH03247373A (en) * | 1990-02-26 | 1991-11-05 | Sophia Co Ltd | Pinball machine |
-
1992
- 1992-01-10 JP JP4021973A patent/JP2721853B2/en not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4879643A (en) * | 1972-01-25 | 1973-10-25 | ||
| JPS5615776A (en) * | 1979-07-20 | 1981-02-16 | Kyoraku Sangyo Kk | Hit ball safe device in pinball machine |
| JPS58112571A (en) * | 1981-12-28 | 1983-07-05 | 株式会社ソフィア | Pinball machine |
| JPH01124485A (en) * | 1987-11-07 | 1989-05-17 | Sankyo Kk | Variable prize-winning means in pinball machine |
| JPH0221886A (en) * | 1989-03-25 | 1990-01-24 | Kenkichi Nakajima | Japanese pinball game (pachinko) machine |
| JPH03247373A (en) * | 1990-02-26 | 1991-11-05 | Sophia Co Ltd | Pinball machine |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010148532A (en) * | 2008-12-23 | 2010-07-08 | Sophia Co Ltd | Game machine |
| JP2017176781A (en) * | 2016-03-31 | 2017-10-05 | 株式会社三洋物産 | Game machine |
| JP2018161207A (en) * | 2017-03-24 | 2018-10-18 | 株式会社三洋物産 | Game machine |
| JP2022059024A (en) * | 2017-03-24 | 2022-04-12 | 株式会社三洋物産 | Game machine |
| JP2022105614A (en) * | 2019-07-25 | 2022-07-14 | 株式会社三洋物産 | Game machine |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2721853B2 (en) | 1998-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05184716A (en) | Pin ball game (pachinko) machine | |
| JPH02213371A (en) | Variable prize winning device of pinball machine | |
| JPS6320556B2 (en) | ||
| JPH055514B2 (en) | ||
| JPH0467992B2 (en) | ||
| JPH0367714B2 (en) | ||
| JPH0412997B2 (en) | ||
| JPS6382687A (en) | Pinball game machine | |
| JPH0630655B2 (en) | Ball game machine | |
| JPH0451196B2 (en) | ||
| JP2530294B2 (en) | Prize winning device for pachinko machines | |
| JPH07114838B2 (en) | Prize winning device for pachinko machines | |
| JP2916724B2 (en) | Pachinko machine | |
| JP2919915B2 (en) | Ball game machine | |
| JP2584407B2 (en) | Ball game machine | |
| JPH0369550B2 (en) | ||
| JPS59171571A (en) | Pinball machine | |
| JP2593788B2 (en) | Ball game machine | |
| JP2562459B2 (en) | Ball game machine | |
| JP3547683B2 (en) | Pachinko machine | |
| JP3547682B2 (en) | Panel layout structure of pachinko machine | |
| JP2920542B2 (en) | Ball game machine | |
| JPH01201284A (en) | Variable prize awarding ball device for pinball machine | |
| JPS6351880A (en) | Pinball machine | |
| JP3044385B2 (en) | Pachinko machine |