JPH05183821A - Video signal regenerating method - Google Patents

Video signal regenerating method

Info

Publication number
JPH05183821A
JPH05183821A JP3344544A JP34454491A JPH05183821A JP H05183821 A JPH05183821 A JP H05183821A JP 3344544 A JP3344544 A JP 3344544A JP 34454491 A JP34454491 A JP 34454491A JP H05183821 A JPH05183821 A JP H05183821A
Authority
JP
Japan
Prior art keywords
scanning line
video signal
horizontal scanning
virtual
horizontal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3344544A
Other languages
Japanese (ja)
Other versions
JP3021887B2 (en
Inventor
Hiroya Ito
浩也 伊藤
Toru Watanabe
透 渡辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP3344544A priority Critical patent/JP3021887B2/en
Publication of JPH05183821A publication Critical patent/JPH05183821A/en
Application granted granted Critical
Publication of JP3021887B2 publication Critical patent/JP3021887B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Television Systems (AREA)

Abstract

PURPOSE:To suppress the occurrence of a flicker by unifying the arithmetic processing process of each field by synthesizing video information in the proportion in accordance with the ratio of the interval of a horizontal scanning line and a virtual scanning line and displaying it on the virtual scanning line. CONSTITUTION:A memory control circuit 19 controls the video information of a video signal DYO so that the information is alternately fetched in line memories 12, 13 by a 2H cycle. An arithmetic control circuit 20 designates the multipliers of each multiplication circuit 14 to 16 at every horizontal scanning period and at the same time, designates the selection of each video signal to be inputted in a synthetic circuit 18. Thus, a virtual scanning line is set to the 1/4 pitch deviation of a scanning line for a horizontal scanning line corresponding to each horizontal scanning period of a video signal. The video information showing a pair of horizontal scanning lines holding the virtual scanning line therebetween is synthesized in the proportion in accordance with the ratio of the interval of the horizontal scanning line and the virtual scanning line and is displayed on the virtual scanning line.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、垂直画素数の少ない固
体撮像素子から得られる間欠的な映像信号をモニタ画面
上に表示する映像信号の再生方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video signal reproducing method for displaying on a monitor screen an intermittent video signal obtained from a solid-state image pickup device having a small number of vertical pixels.

【0002】[0002]

【従来の技術】一般のテレビの再生画面はNTSC方式
の場合で1フィールド当り垂直240画素、水平324
画素からなり、この画面を得るためには少なくともその
画素数に対応する撮像素子が必要となる。しかし、画素
数の多い固体撮像素子は、高集積化が要求されるため、
製造歩留を向上できずコスト高となり、その結果テレビ
カメラの高価格化を招く問題がある。
2. Description of the Related Art The reproduction screen of a general television is 240 pixels vertically and 324 horizontally per field in the case of the NTSC system.
It is composed of pixels, and at least an image sensor corresponding to the number of pixels is required to obtain this screen. However, a solid-state image sensor with a large number of pixels requires high integration, so
There is a problem in that the manufacturing yield cannot be improved and the cost increases, resulting in an increase in the price of the television camera.

【0003】そこで本願出願人は、画素数の少ない低解
像度の固体撮像素子の使用を可能とするための撮像装置
を実願昭63−20458号に提案している。図5は、
その撮像装置の構成を示すブロック図であり、図6はそ
の動作を示すタイミング図である。フレームトランスフ
ァ方式のCCD固体撮像素子1は、撮像部I、蓄積部S
及び水平転送部Hからなるもので、撮像部Iの垂直方向
及び水平方向の画素数が夫々通常素子の1/2に省略さ
れている。例えば、NTSC方式対応の場合には、1フ
ィールド当りで垂直120画素、水平162画素に形成
されている。この固体撮像素子1は、転送クロック発生
回路2でパルス駆動され、撮像部I、蓄積部S及び水平
転送部Hには夫々垂直転送クロックφI、蓄積転送クロ
ックφS及び水平転送クロックφHが供給される。尚、転
送クロック発生回路2は、タイミング制御回路3が垂直
同期信号VD及び水平同期信号HDに基づいて作成した
タイミング信号に従って固体撮像素子1の各部に転送パ
ルスφI,φS及びφHを供給する。
Therefore, the applicant of the present application has proposed an image pickup device for enabling the use of a low-resolution solid-state image pickup device having a small number of pixels in Japanese Patent Application No. 63-20458. Figure 5
FIG. 7 is a block diagram showing the configuration of the image pickup apparatus, and FIG. 6 is a timing chart showing its operation. The frame transfer type CCD solid-state imaging device 1 includes an imaging unit I and a storage unit S.
And the horizontal transfer unit H, the number of pixels in the vertical and horizontal directions of the image pickup unit I is omitted to be 1/2 of that of the normal device. For example, in the case of the NTSC system, one field is formed with 120 vertical pixels and 162 horizontal pixels. The solid-state image sensor 1 is pulse-driven by a transfer clock generation circuit 2, and a vertical transfer clock φ I , a storage transfer clock φ S, and a horizontal transfer clock φ H are respectively supplied to the image pickup section I, the storage section S, and the horizontal transfer section H. Supplied. The transfer clock generation circuit 2 supplies transfer pulses φ I , φ S, and φ H to each part of the solid-state image sensor 1 according to the timing signal generated by the timing control circuit 3 based on the vertical synchronization signal VD and the horizontal synchronization signal HD. To do.

【0004】上述の固体撮像素子1は、垂直方向及び水
平方向の画素数が通常の1/2であるため、水平同期信
号HDと同一周期を有する転送パルスで蓄積部Iから情
報電荷を読出駆動すると、水平走査線が1/2の数しか
得られず、テレビ画面を構成できない。従って、蓄積転
送パルスφSと水平転送パルスφHとの周波数を水平同期
信号HDの周波数の1/2にしている。即ち、蓄積部S
から水平転送部Hへの情報電荷の転送は2H周期毎に行
われることになる。従って、固体撮像素子1から得られ
る映像信号Y0は、1Hおきに所定の映像成分が存在す
ることになる。この映像信号Y0は、2H毎に1Hだけ
信号が存在する間欠的な信号であり、これを連続的な信
号にするために補間回路4に入力される。補間回路4
は、映像信号Y0を1Hだけ遅延(4a)させた映像信
号Y1と映像信号Y0とを加算(4b)することで1H
毎に連続した映像信号Y2を出力する。
Since the number of pixels in the vertical and horizontal directions of the above-mentioned solid-state image pickup device 1 is 1/2 of the normal number, the information charge is read out from the storage section I by the transfer pulse having the same period as the horizontal synchronizing signal HD. Then, only 1/2 the number of horizontal scanning lines can be obtained, and the television screen cannot be constructed. Therefore, the frequency of the accumulation transfer pulse φ S and the horizontal transfer pulse φ H is set to 1/2 of the frequency of the horizontal synchronizing signal HD. That is, the storage unit S
The information charges are transferred from the horizontal transfer section H to the horizontal transfer section H every 2H cycles. Therefore, the video signal Y0 obtained from the solid-state image sensor 1 has a predetermined video component every 1H. The video signal Y0 is an intermittent signal in which only 1H signal exists every 2H, and is input to the interpolation circuit 4 to make it a continuous signal. Interpolation circuit 4
Is 1H by adding (4b) the video signal Y1 and the video signal Y0 which are delayed (4a) by 1H.
The continuous video signal Y2 is output every time.

【0005】このような映像信号Y2は、信号処理回路
5でサンプルホールド、増幅等の処理が施されてビデオ
信号となり、テレビモニタ6に供給される。以上のよう
な構成に依ると、再生画面の水平走査線が、2本毎に同
一信号で得られ、少ない画素数のCCDをテレビカメラ
に採用できる。上述のような撮像装置に於いても、固体
撮像素子1をインタレース駆動することで水平解像度の
向上を図ることが可能であるが、上述の如き補間回路4
を備えた撮像装置では、以下のような不都合が生じる。
The video signal Y2 as described above is subjected to processing such as sample hold and amplification in the signal processing circuit 5, becomes a video signal, and is supplied to the television monitor 6. According to the above configuration, every two horizontal scanning lines of the reproduction screen can be obtained with the same signal, and a CCD with a small number of pixels can be adopted in the television camera. In the image pickup apparatus as described above, it is possible to improve the horizontal resolution by interlacing the solid-state image pickup device 1. However, the interpolation circuit 4 as described above is used.
The following inconveniences occur in the image pickup apparatus provided with.

【0006】例えば図7に示すように、偶数フィールド
において被写体映像A,C,Eに対して再生画面上に走
査線A1,A2,C1,C2,E1,E2(実線)が表
示され、奇数フィールドにおいて被写体映像B,D,F
に対応して走査線B1,B2,D1,D2,F1,F2
(破線)が表示されると、再生画面上の表示位置が被写
体映像に対して反転する部分が発生する。即ち、偶数フ
ィールドで表示される走査線A2,C2,E2と奇数フ
ィールドで表示される走査線B1,D1,F1とがイン
タレース表示によって表示位置が反転するため、被写体
映像を忠実に再生画面上に表示できない。従って、固定
撮像素子1をインタレース駆動するにも拘わらず、再生
画面の画質を向上することができないといった問題を有
している。
For example, as shown in FIG. 7, scanning lines A1, A2, C1, C2, E1 and E2 (solid lines) are displayed on the reproduction screen for subject images A, C and E in even fields, and odd fields are displayed. At the subject images B, D, F
Corresponding to scanning lines B1, B2, D1, D2, F1, F2
When (broken line) is displayed, there occurs a portion where the display position on the reproduction screen is reversed with respect to the subject image. That is, since the display positions of the scanning lines A2, C2, E2 displayed in the even fields and the scanning lines B1, D1, F1 displayed in the odd fields are reversed by the interlaced display, the subject image is faithfully reproduced on the screen. Cannot be displayed. Therefore, there is a problem that the image quality of the reproduction screen cannot be improved even though the fixed image pickup device 1 is interlaced.

【0007】そこで、2行分の映像情報からその間の映
像情報を演算して得ることを本出願人は先に提案してい
る。このような演算を用いた方法においては、例えば図
7に示すような場合、偶数フィールドで被写体映像A,
C,Eの映像情報から再生画面上の走査線A2,C2に
対応して(A+C)/2,(C+E)/2を表わす映像
情報を得るように構成される。そして、奇数フィールド
で、被写体映像B,D,Fの映像情報から走査線B1,
D1に対応して(3B+D)/4,(3D+F)/4を
表わす映像情報を得ると共に、走査線B2,D2に対応
して(B+3D)/4,(D+4F)/4を表わす映像
情報を得るように構成される。このため、被写体映像に
対して再生画面上の表示位置の反転がなくなり、インタ
レース走査による画質向上の効果を損うようなことがな
くなる。
Therefore, the applicant of the present application has previously proposed that the video information between two lines be calculated and obtained. In the method using such calculation, for example, in the case shown in FIG. 7, the subject image A,
It is configured to obtain video information representing (A + C) / 2, (C + E) / 2 from the video information of C and E corresponding to the scanning lines A2 and C2 on the reproduction screen. Then, in the odd field, the scanning lines B1,
Image information representing (3B + D) / 4, (3D + F) / 4 is obtained corresponding to D1, and image information representing (B + 3D) / 4, (D + 4F) / 4 is obtained corresponding to scanning lines B2 and D2. Is configured as follows. Therefore, the display position on the reproduction screen is not reversed with respect to the subject image, and the effect of improving the image quality by interlaced scanning is not impaired.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、被写体
映像に従う映像情報から演算により新たな映像情報を得
る場合、偶数フィールドと奇数フィールドとで演算処理
の過程が異なるため、映像信号のレベルがフィールド毎
にずれてフリッカを発生させる虞れがある。即ち、偶数
フィールドでは、演算処理の施されていない映像情報と
1/2の乗算処理が施された映像情報とが1H毎に交互
に出力されるのに対し、奇数フィールドでは1/4及び
3/4の乗算処理が施された映像情報が出力されるた
め、各フィールドで演算誤差がばらついて映像信号のレ
ベルのずれを招くことになる。
However, when new video information is obtained by calculation from video information according to the subject video, the process of the arithmetic processing is different between the even field and the odd field, and therefore the level of the video signal is different for each field. There is a risk that flicker may occur due to deviation. That is, in the even field, the video information that has not been subjected to the arithmetic processing and the video information that has been subjected to the 1/2 multiplication processing are alternately output every 1H, whereas in the odd field, 1/4 and 3 are output. Since the video information that has been subjected to the / 4 multiplication process is output, the calculation error varies in each field, resulting in a shift in the level of the video signal.

【0009】そこで本発明は、映像情報が水平走査期間
単位で欠けた間欠的な映像信号を演算処理によって補間
する際に、各フィールドでの演算処理過程を統一し、フ
リッカの発生を抑圧することを目的とする。
Therefore, according to the present invention, when interpolating an intermittent video signal in which video information is missing in units of horizontal scanning periods by a calculation process, the calculation process process in each field is unified to suppress the occurrence of flicker. With the goal.

【0010】[0010]

【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、垂直走査期間内に設定される水平走査期間の数に対
して1/nの垂直画素数を有する固体撮像素子から、n
水平走査期間毎に1水平ラインの映像情報を読み出して
得られる間欠的な映像信号を画面上に表示する再生方法
において、上記映像信号の各水平走査期間と対応する水
平走査線に対して走査線ピッチの1/4ピッチずれた仮
想走査線を設定し、この仮想走査線を挟む一対の水平走
査線を表わす映像情報を、それぞれの水平走査線と上記
仮想走査線との間隔の比率に従う割合で合成して上記仮
想走査線上に表示することにある。
The present invention has been made to solve the above-mentioned problems, and is characterized in that the number of horizontal scanning periods set within a vertical scanning period is set. From a solid-state image sensor having a vertical pixel count of 1 / n, n
In a reproducing method of displaying on a screen an intermittent video signal obtained by reading out video information of one horizontal line for each horizontal scanning period, a scanning line for a horizontal scanning line corresponding to each horizontal scanning period of the video signal. A virtual scanning line shifted by 1/4 pitch is set, and image information representing a pair of horizontal scanning lines sandwiching the virtual scanning line is displayed at a ratio according to the ratio of the interval between each horizontal scanning line and the virtual scanning line. It is to combine and display on the virtual scanning line.

【0011】[0011]

【作用】本発明によれば、水平走査線に対して走査線ピ
ッチの1/4ピッチずれた位置に設定される仮想走査線
に対応する映像情報を、仮想走査線を挟む一対の水平走
査線の映像情報から演算により得るようにすることで、
インタレース走査の際に各フィールドでの演算処理が同
様の過程を経て行われるようになるため、各フィールド
の演算処理における演算誤差が略等しくなり、フィール
ド毎の映像信号レベルのずれが縮少される。
According to the present invention, the video information corresponding to the virtual scanning line set at a position shifted by ¼ pitch of the scanning line pitch with respect to the horizontal scanning line is provided with a pair of horizontal scanning lines sandwiching the virtual scanning line. By obtaining from the video information of
During the interlaced scanning, the calculation process in each field is performed through the same process, so that the calculation error in the calculation process in each field becomes substantially equal, and the deviation of the video signal level in each field is reduced. It

【0012】[0012]

【実施例】図1及び図2は、本発明の映像信号の再生方
法を説明する図で、それぞれ再生画面上の走査線の様子
及び各走査線に対応する映像情報を示している。CCD
固体撮像素子の出力は、図2に示すように1Hおきに映
像情報が重畳され、この映像情報が再生画面上の水平走
査線に1行おきに表示される。例えば、偶数フィールド
(EVEN)で1Hおきに映像情報A,C,E,…が順
次出力されると、再生画面上の水平走査線に、図1に示
すように映像情報A,C,E,…が1行おきに表示さ
れ、奇数フィールド(ODD)で1Hおきに映像情報
B,D,F,…が順次出力されると同じく水平走査線に
映像情報B,D,F,…が1行おきに表示される。そこ
で、各水平走査線に対して走査線ピッチSの1/4ピッ
チ(S/4)だけ、偶数フィールドで上側、奇数フィー
ルドで下側にずれた仮想走査線を設定し、その設定位置
に対応する割合で映像情報A,C,E,…(EVEN)
あるいはB,D,F,…(ODD)の2つを合成して得
られる新たな映像情報(5A+3C)/8,(A+7
C)/8,(5C+3E)/8,(C+7E)/8,…
(EVEN)あるいは(7B+D)/8,(3B+5
D)/8,(7D+F)/8,(3D+5F)/8,…
(ODD)を仮想走査線の各行毎に表示する。即ち、映
像情報A,C,E,…あるいはB,D,F,…が表示さ
れる1行おきの水平走査線の間には、2本の仮想走査線
が設定されるため、この仮想走査線の上下に位置する映
像情報A,C,E,…あるいはB,D,F,…の2つを
その水平走査線と仮想走査線との距離の比に対応する割
合で合成することにより仮想走査線に表示する映像情報
を得るように構成される。例えば、偶数フィールドで映
像情報A,Cを表示する2本の水平走査線の間に設定さ
れる仮想走査線に表示される映像情報を得る場合、仮想
走査線の設定位置が映像情報A,Cの表示される2本の
水平走査線の間を3対5及び7対1に分割する位置とな
るため、その比に対応して各映像成分A,Cが合成され
て映像成分(5A+3C)/8,(A+7C)/8が作
成される。また、奇数フィールドで映像情報B,Dを表
示する2本の水平走査線の間に設定される仮想走査線に
対しては、設定位置が映像情報B,Dの表示される2本
の水平走査線の間を1:7及び5:3に分割する位置と
なるために映像成分B,Dが合成されて(7B+D)/
8,(3B+5D)/8が作成される。
1 and 2 are views for explaining a method of reproducing a video signal according to the present invention, each showing a state of a scanning line on a reproduction screen and video information corresponding to each scanning line. CCD
As shown in FIG. 2, the output of the solid-state image sensor is superimposed with video information every 1H, and this video information is displayed every other row on the horizontal scanning line on the reproduction screen. For example, when the video information A, C, E, ... Is sequentially output every 1H in the even field (EVEN), the video information A, C, E, ... ... is displayed every other line, and video information B, D, F, ... Is sequentially output every 1H in the odd field (ODD). Similarly, video information B, D, F ,. Displayed every second. Therefore, for each horizontal scanning line, a virtual scanning line is set which is shifted by 1/4 pitch (S / 4) of the scanning line pitch S to the upper side in the even field and the lower side in the odd field and corresponds to the set position. Video information A, C, E, ... (EVEN)
Alternatively, new video information (5A + 3C) / 8, (A + 7) obtained by combining two of B, D, F, ... (ODD)
C) / 8, (5C + 3E) / 8, (C + 7E) / 8, ...
(EVEN) or (7B + D) / 8, (3B + 5)
D) / 8, (7D + F) / 8, (3D + 5F) / 8, ...
(ODD) is displayed for each row of the virtual scanning line. That is, since two virtual scanning lines are set between every other horizontal scanning lines on which the image information A, C, E, ... Or B, D, F ,. Virtual by combining two pieces of video information A, C, E, ... Or B, D, F, ... Which are located above and below the line at a ratio corresponding to the ratio of the distance between the horizontal scanning line and the virtual scanning line. It is configured to obtain video information for display on the scan line. For example, when obtaining image information displayed on a virtual scanning line set between two horizontal scanning lines displaying the image information A and C in an even field, the setting position of the virtual scanning line is the image information A and C. Since the position between the two horizontal scanning lines displayed is divided into 3/5 and 7: 1, the image components A and C are combined in correspondence with the ratio and the image component (5A + 3C) / 8, (A + 7C) / 8 is created. Further, with respect to the virtual scanning line set between the two horizontal scanning lines which display the video information B and D in the odd field, the two horizontal scanning in which the set position is the video information B and D are displayed. The image components B and D are combined (7B + D) / because the positions between the lines are divided into 1: 7 and 5: 3.
8, (3B + 5D) / 8 is created.

【0013】従って、各仮想走査線に表示される映像情
報が表示位置に対応付けられると同時に、偶数フィール
ドと奇数フィールドとの信号合成のための演算処理が同
様な過程を経て行われることになり、各フィールドでの
演算誤差や各種のノイズによる影響が略等しくなる。こ
のため、フィールド毎の映像信号のレベルのずれが縮少
されてフリッカの発生が抑制される。
Therefore, the image information displayed on each virtual scanning line is associated with the display position, and at the same time, the arithmetic processing for signal combination of the even field and the odd field is performed through the same process. , The effects of calculation errors and various noises in each field are almost equal. For this reason, the level shift of the video signal for each field is reduced, and the occurrence of flicker is suppressed.

【0014】図3は、本発明の再生方法を実行するため
の信号処理回路の構成を示すブロック図で、図4及び図
5は、その動作を説明するタイミング図である。A/D
変換回路11は、固体撮像素子から得られるアナログ値
の映像信号Y0をデジタル値の映像信号DY0に変換し
て出力する。2つのラインメモリ12,13は、映像信
号DY0を1H毎にそれぞれのタイミングで記憶する。
また、映像信号DY0とラインメモリ12,13から読
み出される映像信号DY1,DY2は、それぞれ乗算回
路14〜16に入力される。この乗算回路14〜16
は、乗数が1/8,3/8,5/8及び7/8の何れか
に選択的に設定されるもので、各映像信号DY0〜DY
2に所定の乗数を掛けて選択回路17に供給する。選択
回路17は、3つの映像信号DY0〜DY2から2つを
選択して取り出し、合成回路18に与える。そして合成
回路18は、選択回路17から供給される映像信号DY
0〜DY2のうちの2つを合成して各水平走査期間に映
像情報が重畳された映像信号DY3を出力する。
FIG. 3 is a block diagram showing a configuration of a signal processing circuit for executing the reproducing method of the present invention, and FIGS. 4 and 5 are timing charts for explaining the operation thereof. A / D
The conversion circuit 11 converts the analog-valued video signal Y0 obtained from the solid-state image sensor into a digital-valued video signal DY0 and outputs it. The two line memories 12 and 13 store the video signal DY0 at each timing every 1H.
The video signal DY0 and the video signals DY1 and DY2 read from the line memories 12 and 13 are input to the multiplication circuits 14 to 16, respectively. This multiplication circuit 14-16
Is a multiplier that is selectively set to any of 1/8, 3/8, 5/8, and 7/8, and each video signal DY0 to DY
2 is multiplied by a predetermined multiplier and supplied to the selection circuit 17. The selection circuit 17 selects and takes out two of the three video signals DY0 to DY2 and supplies them to the synthesis circuit 18. Then, the synthesizing circuit 18 receives the video signal DY supplied from the selecting circuit 17.
Two of 0 to DY2 are combined to output a video signal DY3 on which video information is superimposed in each horizontal scanning period.

【0015】メモリ制御回路19は、映像信号DY0の
映像情報を2つのラインメモリ12,13に2H周期
(各ラインメモリ12,13は、それぞれ4H周期)で
交互に取り込むようにライトイネーブル信号WE1,W
E2を設定し、それぞれラインメモリ12,13に供給
する。同様に演算制御回路20は、水平走査期間毎に各
乗算回路14〜16の乗数を指定する指定信号RS0〜
RS2を発生すると同時に、合成回路18に入力する映
像信号DY0〜DY2の選択を決定する選択信号CSを
発生し、各乗算回路14〜16及び選択回路17に供給
する。これらのメモリ制御回路19及び演算制御回路2
0は、固体撮像素子の駆動タイミングを設定する垂直同
期信号VD及び水平同期信号HDを受け、固体撮像素子
の駆動タイミング、即ち、映像信号Y0の走査タイミン
グにライトイネーブル信号WE1,WE2、指定信号R
S0〜RS2を同期させるように構成される。
The memory control circuit 19 alternately writes the video information of the video signal DY0 into the two line memories 12 and 13 in a 2H cycle (each line memory 12 and 13 is a 4H cycle) alternately. W
E2 is set and supplied to the line memories 12 and 13, respectively. Similarly, the arithmetic control circuit 20 specifies signals RS0 to RS0 that specify the multipliers of the multiplication circuits 14 to 16 for each horizontal scanning period.
At the same time when RS2 is generated, a selection signal CS that determines the selection of the video signals DY0 to DY2 to be input to the synthesis circuit 18 is generated and supplied to each of the multiplication circuits 14 to 16 and the selection circuit 17. These memory control circuit 19 and arithmetic control circuit 2
0 receives the vertical synchronizing signal VD and the horizontal synchronizing signal HD for setting the drive timing of the solid-state image sensor, and the write enable signals WE1 and WE2 and the designation signal R at the drive timing of the solid-state image sensor, that is, the scanning timing of the video signal Y0.
It is configured to synchronize S0 to RS2.

【0016】乗数指定信号RS0〜RS3は、図4に示
すように偶数フィールドと奇数フィールドとで指定値が
異なり、偶数フィールドでは、指定信号RS0が2H周
期で1Hの間に3/8を指定し、指定信号RS1,RS
2が共に4H周期で7/8,5/8,1/8を1H毎に
連続して指定すると共に、奇数フィールドでは、指定信
号RS0が2H周期で1Hの間に1/8を指定し、指定
信号RS1,RS2が4H周期で5/8,7/8,3/
8を1H毎に連続して指定する。これにより、偶数フィ
ールドでは、映像信号DY0の映像情報A,C,E,…
から、映像情報(5A+3C)/8,(A+7C)/
8,(5C+3E)/8,(C+7E)/8,…が1H
毎に連続して得られ、奇数フィールドでは、映像情報
B,D,F,…から映像情報(7B+D)/8,(3B
+5D)/8,(7D+F)/8,(3D+5F)/
8,…が連続して得られる。このような演算処理の過程
によると、偶数フィールド及び奇数フィールドの各水平
走査期間で、各映像情報A,C,E,…あるいはB,
D,F,…に対して乗算及び加算が1回づつ行われるこ
とになる。
As shown in FIG. 4, the multiplier designating signals RS0 to RS3 have different designated values in the even field and the odd field. In the even field, the designating signal RS0 designates 3/8 during 1H in a 2H cycle. , Designation signals RS1, RS
2 both specify 7/8, 5/8, 1/8 in succession every 1H in a 4H cycle, and in the odd field, the specification signal RS0 specifies 1/8 in 1H in a 2H cycle, Designation signals RS1 and RS2 are 5/8, 7/8, 3 / in 4H cycle
Specify 8 continuously for each 1H. As a result, in the even field, the video information A, C, E, ... Of the video signal DY0.
From video information (5A + 3C) / 8, (A + 7C) /
8, (5C + 3E) / 8, (C + 7E) / 8, ... 1H
Continuously obtained every time, and in the odd field, from the video information B, D, F, ... to the video information (7B + D) / 8, (3B
+ 5D) / 8, (7D + F) / 8, (3D + 5F) /
8, ... Are obtained continuously. According to the process of the arithmetic processing as described above, in each horizontal scanning period of the even field and the odd field, each image information A, C, E, ... Or B,
The multiplication and the addition are performed once for D, F, ....

【0017】以上の実施例においては、1Hおきに映像
情報が重畳された映像信号に対して1H単位で映像情報
を補間する場合を例示したが、2Hおき、あるいはそれ
以上の期間をおいて映像情報が重畳された映像信号に対
しても2H単位あるいは3H以上の単位で映像情報を補
間するように構成できる。
In the above embodiment, the case where the video information is interpolated in 1H units with respect to the video signal in which the video information is superimposed every 1H has been described as an example. The image information may be interpolated in units of 2H or 3H or more even with respect to the image signal on which the information is superimposed.

【0018】[0018]

【発明の効果】本発明によれば、被写体映像に対応した
映像情報を得る演算処理において、各フィールド毎の水
平走査期間でそれぞれ同様の処理過程を経ることになる
ため、演算誤差やノイズの影響が各フィールドで略等し
くなる。従って、偶数フィールドと奇数フィールドとで
映像信号レベルが大きくずれることがなくなり、フリッ
カの発生が抑圧される。
According to the present invention, in the arithmetic processing for obtaining the image information corresponding to the subject image, the same processing steps are performed in the horizontal scanning period of each field, so that the influence of arithmetic error and noise is exerted. Are approximately equal in each field. Therefore, the video signal level does not largely shift between the even field and the odd field, and the occurrence of flicker is suppressed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の映像信号の再生方法に従う再生画面上
の走査線の様子を示す模式図である。
FIG. 1 is a schematic diagram showing a state of scanning lines on a reproduction screen according to a reproduction method of a video signal of the present invention.

【図2】各水平走査線に対応する映像情報を示す図であ
る。
FIG. 2 is a diagram showing video information corresponding to each horizontal scanning line.

【図3】本発明の映像信号の再生方法を適用した信号処
理回路の構成を示すブロック図である。
FIG. 3 is a block diagram showing a configuration of a signal processing circuit to which the video signal reproducing method of the present invention is applied.

【図4】各フィールドでの乗数指定信号を示す図であ
る。
FIG. 4 is a diagram showing a multiplier designation signal in each field.

【図5】各フィールドでの映像情報を示す図である。FIG. 5 is a diagram showing video information in each field.

【図6】従来の固体撮像素子の構成を示すブロック図で
ある。
FIG. 6 is a block diagram showing a configuration of a conventional solid-state image sensor.

【図7】固体撮像素子の動作を示すタイミング図であ
る。
FIG. 7 is a timing chart showing the operation of the solid-state image sensor.

【図8】被写体映像及び再生画面の様子を示す模式図で
ある。
FIG. 8 is a schematic diagram showing a state of a subject image and a reproduction screen.

【符号の説明】[Explanation of symbols]

1 CCD固体撮像素子 2 転送クロック発生回路 3 タイミング制御回路 4 補間回路 5 映像信号処理回路 6 テレビモニタ 11 A/D変換回路 12,13 ラインメモリ 14,15,16 乗算回路 17 選択回路 18 合成回路 19 メモリ制御回路 20 演算制御回路 1 CCD solid-state imaging device 2 transfer clock generation circuit 3 timing control circuit 4 interpolation circuit 5 video signal processing circuit 6 TV monitor 11 A / D conversion circuit 12, 13 line memory 14, 15, 16 multiplication circuit 17 selection circuit 18 synthesis circuit 19 Memory control circuit 20 Arithmetic control circuit

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 垂直走査期間内に設定される水平走査期
間の数に対して1/nの垂直画素数を有する固体撮像素
子から、n水平走査期間毎に1水平ラインの映像情報を
読み出して得られる間欠的な映像信号を画面上に表示す
る再生方法において、上記映像信号の各水平走査期間と
対応する水平走査線に対して走査線ピッチの1/4ピッ
チずれた仮想走査線を設定し、この仮想走査線を挟む一
対の水平走査線を表わす映像情報を、それぞれの水平走
査線と上記仮想走査線との間隔の比率に従う割合で合成
して上記仮想走査線上に表示することを特徴とする映像
信号の再生方法。
1. The image information of one horizontal line is read out every n horizontal scanning periods from a solid-state image pickup device having 1 / n of vertical pixels with respect to the number of horizontal scanning periods set in the vertical scanning period. In the reproducing method for displaying the obtained intermittent video signal on the screen, a virtual scanning line which is shifted by ¼ pitch of the scanning line pitch with respect to the horizontal scanning line corresponding to each horizontal scanning period of the above video signal is set. The video information representing a pair of horizontal scanning lines sandwiching the virtual scanning line is displayed on the virtual scanning line after being combined at a ratio according to the ratio of the interval between each horizontal scanning line and the virtual scanning line. Video signal playback method.
【請求項2】 垂直走査期間毎に上記水平走査線を1/
2ピッチずらして表示すると共に、上記水平走査線に対
して上記仮想走査線を設定する側を反転することを特徴
とする請求項1記載の映像信号の再生方法。
2. The horizontal scanning line is divided by 1 in every vertical scanning period.
2. The method of reproducing a video signal according to claim 1, wherein the display is performed with a shift of 2 pitches, and the side on which the virtual scanning line is set is reversed with respect to the horizontal scanning line.
JP3344544A 1991-12-26 1991-12-26 Video signal playback method Expired - Fee Related JP3021887B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3344544A JP3021887B2 (en) 1991-12-26 1991-12-26 Video signal playback method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3344544A JP3021887B2 (en) 1991-12-26 1991-12-26 Video signal playback method

Publications (2)

Publication Number Publication Date
JPH05183821A true JPH05183821A (en) 1993-07-23
JP3021887B2 JP3021887B2 (en) 2000-03-15

Family

ID=18370098

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3344544A Expired - Fee Related JP3021887B2 (en) 1991-12-26 1991-12-26 Video signal playback method

Country Status (1)

Country Link
JP (1) JP3021887B2 (en)

Also Published As

Publication number Publication date
JP3021887B2 (en) 2000-03-15

Similar Documents

Publication Publication Date Title
JP2551629B2 (en) Imaging device
JPS63205778A (en) Video signal digitizing circuit
JPH089269A (en) High-sensitivity television camera device
JP3011479B2 (en) Imaging device
JP2004522364A (en) Video output method of video surveillance system
JP3021887B2 (en) Video signal playback method
JP3489852B2 (en) High-definition imaging device
JP3152641B2 (en) Displaying the playback screen
JP3473093B2 (en) Display system
JPH05153426A (en) Video signal processor
JP2687346B2 (en) Video processing method
JPH0359632B2 (en)
JP2552558B2 (en) Imaging device capable of electronically magnifying images
JP2970592B2 (en) Video processing method
JP2664578B2 (en) Video signal playback method
JP2596042B2 (en) Solid-state imaging device
JP2001057654A (en) High sensitivity image pickup device
JP3460497B2 (en) Video camera shading correction address generation circuit
JP3621746B2 (en) Digital image data writing device and reading device, writing method and reading method
JPH0411479A (en) Scanning converter
JPH0362693A (en) Television receiver
JP2002314949A (en) Signal conversion apparatus
JPH087546B2 (en) Image processing device
JP2000305538A (en) Image enlarging method and image enlarging circuit
JPH06209428A (en) Image pickup device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees