JPH05183167A - シリコンメサ型トランジスタ構造 - Google Patents
シリコンメサ型トランジスタ構造Info
- Publication number
- JPH05183167A JPH05183167A JP4122418A JP12241892A JPH05183167A JP H05183167 A JPH05183167 A JP H05183167A JP 4122418 A JP4122418 A JP 4122418A JP 12241892 A JP12241892 A JP 12241892A JP H05183167 A JPH05183167 A JP H05183167A
- Authority
- JP
- Japan
- Prior art keywords
- mesa
- gate
- field
- layer
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 30
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 30
- 239000010703 silicon Substances 0.000 title claims abstract description 30
- 239000012212 insulator Substances 0.000 claims abstract description 73
- 238000005468 ion implantation Methods 0.000 claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 229920005591 polysilicon Polymers 0.000 claims description 18
- 239000002019 doping agent Substances 0.000 claims description 15
- 230000007704 transition Effects 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000009826 distribution Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 14
- 230000008719 thickening Effects 0.000 abstract 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 13
- 229910052796 boron Inorganic materials 0.000 description 13
- 238000000034 method Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000005865 ionizing radiation Effects 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 寄生電流発生を防止したシリコンメサ型トラ
ンジスタ構造を提供する。 【構成】 シリコン・オン・インシュレータ型トランジ
スタは、シリコンメサと重なり合う厚いフィールド絶縁
体を用いている。トランジスタゲートと側壁との界面の
下のオーバーラップ領域をドープして、トランジスタの
しきい値よりも寄生トランジスタのしきい値を高くして
いる。
ンジスタ構造を提供する。 【構成】 シリコン・オン・インシュレータ型トランジ
スタは、シリコンメサと重なり合う厚いフィールド絶縁
体を用いている。トランジスタゲートと側壁との界面の
下のオーバーラップ領域をドープして、トランジスタの
しきい値よりも寄生トランジスタのしきい値を高くして
いる。
Description
【0001】
【産業上の利用分野】本発明は、埋込み酸化物層上にそ
れぞれ分離して設けたシリコンメサ上にトランジスタを
形成した、シリコン・オン・インシュレータ(SOI)
型集積回路に関する。
れぞれ分離して設けたシリコンメサ上にトランジスタを
形成した、シリコン・オン・インシュレータ(SOI)
型集積回路に関する。
【0002】
【従来の技術】従来のシリコンメサ型集積回路において
は、シリコンメサの端部における寄生電流漏出の問題が
ある。電離放射線の作用によりもしくは製造中に電荷が
捕捉され、この電荷により、寄生トランジスタが組合わ
さった領域に反転を生じることがある。さらに、電極ま
たは電線の一方から他方に向かって、たとえばトランジ
スタのソースからドレインに向かって、電流漏出通路が
形成されることがある。
は、シリコンメサの端部における寄生電流漏出の問題が
ある。電離放射線の作用によりもしくは製造中に電荷が
捕捉され、この電荷により、寄生トランジスタが組合わ
さった領域に反転を生じることがある。さらに、電極ま
たは電線の一方から他方に向かって、たとえばトランジ
スタのソースからドレインに向かって、電流漏出通路が
形成されることがある。
【0003】従来のバルクシリコン回路においては、た
とえば、本件出願人の同時係属中の米国特許出願第7/
220,764号に開示された、多層型フィールド絶縁
体構造が用いられている。このフィールド絶縁体は、シ
リコン基板上に成長させた熱酸化物の下部層とさらに2
つの層を備えている。
とえば、本件出願人の同時係属中の米国特許出願第7/
220,764号に開示された、多層型フィールド絶縁
体構造が用いられている。このフィールド絶縁体は、シ
リコン基板上に成長させた熱酸化物の下部層とさらに2
つの層を備えている。
【0004】
【発明が解決しようとする課題】本発明の目的は、フィ
ールド絶縁体構造がメサ構造と所定の量だけオーバーラ
ップするように構成したシリコンメサ型構造の改良と、
フィールド絶縁体構造の下のメサの製法とを提供するこ
とである。
ールド絶縁体構造がメサ構造と所定の量だけオーバーラ
ップするように構成したシリコンメサ型構造の改良と、
フィールド絶縁体構造の下のメサの製法とを提供するこ
とである。
【0005】
【課題を解決するための手段】上述の目的を達成するた
め、本発明によれば、埋込み絶縁体層及び複数個のシリ
コンメサを有する基板上に形成された集積回路におい
て、上記シリコンメサの各々はメサ側壁及びメサ上面を
有するとともに上記埋込み絶縁体層上に配置され、上記
集積回路は、少なくとも2つの絶縁物層を有し、上記埋
込み絶縁体層上に延在し、さらに上記メサ側壁を上って
上記メサ上面に延在するフィールド絶縁体構造と、上記
フィールド絶縁体構造内に設けられ、下方に向かって延
在して上記メサのうちの1つの上記上面に達し、上記フ
ィールド絶縁体構造内にフィールド開口側壁を露出し、
上記メサに対して位置を定められ、上記フィールド絶縁
体構造が上記メサの周縁部のオーバーラップ領域上に延
在するように寸法を定められた少なくとも1つの開口
と、上記フィールド絶縁体構造の上面に沿って延在し、
さらに下方に向って上記開口内に延在し、さらに上記メ
サ上面に沿って長手方向軸に沿って延在し、ゲート/側
壁移行領域を有するトランジスタゲートを形成し、上記
ゲート/側壁移行領域において上記ゲートから上記フィ
ールド開口側壁に沿って上向きに曲折した、ドープされ
たポリシリコンストリップと、上記ゲートと上記メサ上
面との間に設けられ、上記ゲートと上記メサとの間にゲ
ート絶縁体を構成する絶縁物層と、上記メサ内に上記長
手方向軸に平行に延在し、上記ゲートとともにトランジ
スタを構成するソース及びドレインと、上記オーバーラ
ップ領域内の上記メサ表面に成長させることにより、上
記メサ上に上記フィールド絶縁体構造の上記少なくとも
2つの絶縁物層のうちの第1の層を構成する熱酸化物層
と、所定のドーパントでドープした二酸化シリコン層か
らなり、上記メサ上、及び、上記埋込み絶縁体層の上記
複数個のシリコンメサの間にある部分上に延在する、上
記フィールド絶縁体構造の上記少なくとも2つの絶縁物
層のうちの第2の層とを備え、上記ポリシリコンストリ
ップは下方に向って延在し、上記メサの最も近傍の端部
から所定のオーバーラップ距離だけずれた位置を交点と
して上記メサ上面に接し、メサ縁辺部と上記ポリシリコ
ンストリップとの間の垂直通路は上記熱酸化物層と上記
ドープされた二酸化シリコン層の両層を通過して延在し
ていることを特徴とする。
め、本発明によれば、埋込み絶縁体層及び複数個のシリ
コンメサを有する基板上に形成された集積回路におい
て、上記シリコンメサの各々はメサ側壁及びメサ上面を
有するとともに上記埋込み絶縁体層上に配置され、上記
集積回路は、少なくとも2つの絶縁物層を有し、上記埋
込み絶縁体層上に延在し、さらに上記メサ側壁を上って
上記メサ上面に延在するフィールド絶縁体構造と、上記
フィールド絶縁体構造内に設けられ、下方に向かって延
在して上記メサのうちの1つの上記上面に達し、上記フ
ィールド絶縁体構造内にフィールド開口側壁を露出し、
上記メサに対して位置を定められ、上記フィールド絶縁
体構造が上記メサの周縁部のオーバーラップ領域上に延
在するように寸法を定められた少なくとも1つの開口
と、上記フィールド絶縁体構造の上面に沿って延在し、
さらに下方に向って上記開口内に延在し、さらに上記メ
サ上面に沿って長手方向軸に沿って延在し、ゲート/側
壁移行領域を有するトランジスタゲートを形成し、上記
ゲート/側壁移行領域において上記ゲートから上記フィ
ールド開口側壁に沿って上向きに曲折した、ドープされ
たポリシリコンストリップと、上記ゲートと上記メサ上
面との間に設けられ、上記ゲートと上記メサとの間にゲ
ート絶縁体を構成する絶縁物層と、上記メサ内に上記長
手方向軸に平行に延在し、上記ゲートとともにトランジ
スタを構成するソース及びドレインと、上記オーバーラ
ップ領域内の上記メサ表面に成長させることにより、上
記メサ上に上記フィールド絶縁体構造の上記少なくとも
2つの絶縁物層のうちの第1の層を構成する熱酸化物層
と、所定のドーパントでドープした二酸化シリコン層か
らなり、上記メサ上、及び、上記埋込み絶縁体層の上記
複数個のシリコンメサの間にある部分上に延在する、上
記フィールド絶縁体構造の上記少なくとも2つの絶縁物
層のうちの第2の層とを備え、上記ポリシリコンストリ
ップは下方に向って延在し、上記メサの最も近傍の端部
から所定のオーバーラップ距離だけずれた位置を交点と
して上記メサ上面に接し、メサ縁辺部と上記ポリシリコ
ンストリップとの間の垂直通路は上記熱酸化物層と上記
ドープされた二酸化シリコン層の両層を通過して延在し
ていることを特徴とする。
【0006】また、本発明によれば、埋込み絶縁体層及
び複数個のシリコンメサを有する基板上に形成された集
積回路において、上記シリコンメサの各々はメサ側壁及
びメサ上面を有するとともに上記埋込み絶縁体層上に配
置され、上記集積回路は、上記埋込み絶縁体層上に延在
し、さらに上記メサ側壁を上って上記メサ上面に延在す
るフィールド絶縁体構造と、上記フィールド絶縁体構造
内に設けられ、下方に向かって延在して上記メサのうち
の1つの上記上面に達し、上記フィールド絶縁体構造内
にフィールド開口側壁を露出し、上記メサに対して位置
を定められ、上記フィールド絶縁体構造が上記メサの周
縁部のオーバーラップ領域上に延在するように寸法を定
められた少なくとも1つの開口と、上記フィールド絶縁
体構造の上面に沿って延在し、さらに下方に向って上記
開口内に延在し、さらに上記メサ上面に沿って長手方向
軸に沿って延在するポリシリコンストリップと、上記ポ
リシリコンストリップと上記メサ上面との間に設けられ
たゲート絶縁体層と、上記メサ内に上記長手方向軸に平
行に延在し、上記ゲートとともにトランジスタを構成す
るソース及びドレインと、上記ポリシリコンストリップ
が下方に向って延在して上記メサの最も近傍の端部から
所定のオーバーラップ距離だけずれた位置を交点として
上記メサ上面に接するゲート/側壁移行領域とを有し、
上記ゲート/側壁移行領域には、電流通路しきい値を有
する潜在的電流通路領域が、上記メサ表面に沿って上記
ソースと上記ドレインとの間に存在し、上記メサは、さ
らに、少なくとも上記ゲート/側壁移行領域上に延在す
るイオン注入領域を含み、上記イオン注入領域は、上記
電流通路しきい値を所定の値に上昇させるために必要な
所定のイオン濃度をもつことを特徴とする。
び複数個のシリコンメサを有する基板上に形成された集
積回路において、上記シリコンメサの各々はメサ側壁及
びメサ上面を有するとともに上記埋込み絶縁体層上に配
置され、上記集積回路は、上記埋込み絶縁体層上に延在
し、さらに上記メサ側壁を上って上記メサ上面に延在す
るフィールド絶縁体構造と、上記フィールド絶縁体構造
内に設けられ、下方に向かって延在して上記メサのうち
の1つの上記上面に達し、上記フィールド絶縁体構造内
にフィールド開口側壁を露出し、上記メサに対して位置
を定められ、上記フィールド絶縁体構造が上記メサの周
縁部のオーバーラップ領域上に延在するように寸法を定
められた少なくとも1つの開口と、上記フィールド絶縁
体構造の上面に沿って延在し、さらに下方に向って上記
開口内に延在し、さらに上記メサ上面に沿って長手方向
軸に沿って延在するポリシリコンストリップと、上記ポ
リシリコンストリップと上記メサ上面との間に設けられ
たゲート絶縁体層と、上記メサ内に上記長手方向軸に平
行に延在し、上記ゲートとともにトランジスタを構成す
るソース及びドレインと、上記ポリシリコンストリップ
が下方に向って延在して上記メサの最も近傍の端部から
所定のオーバーラップ距離だけずれた位置を交点として
上記メサ上面に接するゲート/側壁移行領域とを有し、
上記ゲート/側壁移行領域には、電流通路しきい値を有
する潜在的電流通路領域が、上記メサ表面に沿って上記
ソースと上記ドレインとの間に存在し、上記メサは、さ
らに、少なくとも上記ゲート/側壁移行領域上に延在す
るイオン注入領域を含み、上記イオン注入領域は、上記
電流通路しきい値を所定の値に上昇させるために必要な
所定のイオン濃度をもつことを特徴とする。
【0007】さらに、上述した本発明の集積回路におい
て、イオン注入領域が上記メサ内部を下方に向って且つ
最も近傍の垂直方向のメサ端部に向かい外側に向って延
在し、上記イオン注入領域のイオン注入濃度分布は、上
記垂直方向のメサ端部が所定のメサ端部反転値を有する
ように定められる。
て、イオン注入領域が上記メサ内部を下方に向って且つ
最も近傍の垂直方向のメサ端部に向かい外側に向って延
在し、上記イオン注入領域のイオン注入濃度分布は、上
記垂直方向のメサ端部が所定のメサ端部反転値を有する
ように定められる。
【0008】
【実施例】以下、本発明の実施例について添付図面を参
照して詳細に説明する。
照して詳細に説明する。
【0009】図1は、シリコンメサを示す斜視図であ
る。シリコンメサ200は、基板100内に形成された
埋込み酸化物層120上にあり、初期の加工によりシリ
コン・オン・インシュレータ(SOI)型ウエハー内に
露出している。フィールド酸化物構造(好ましい例は、
上述した同時係属米国特許出願第7/220,764号
に開示されている)130は、熱(あるいは乾燥)酸化
物層135、ボロンリンケイ酸ガラス堆積層140、酸
化物堆積層150とを含み、ウエハー全体を覆ってい
る。酸化物層120に含まれる未反応シリコンの割合は
メサ200に比して小さく、熱酸化物層135はメサ2
00上では比較的厚くなる。状況に応じ、他の適当なフ
ィールド絶縁体を用いてもよい。活性カットとも呼ばれ
る開口180は、フィールド酸化物層130内に開口
し、フィールド酸化物層130がオーバーラップ領域に
おいてメサと一部重なり合うような大きさに形成されて
いる。この開口180は、トランジスタ製造のための活
性領域を構成するものである。後の加工工程で、ゲート
酸化物を開口180内に成長させる。メサ200の右端
及び左端には、それぞれ、絶縁体層130に覆われたオ
ーバーラップ領域内にある2つの領域250及び260
が示されている。ポリシリコンストリップ160が図の
右上から現れて開口180内を下り、電界効果トランジ
スタ190のゲートを構成する。電界効果トランジスタ
190はメサ200内に形成され、ソース及びドレイン
に囲まれたチャネル270を有している。低ドープを施
したソース領域及びドレイン領域はそれぞれ220及び
210として示されている。ソース及びドレインの高ド
ープ部はそれぞれ240及び230として示されてい
る。このデバイスをより詳細に示すため、線A−A及び
線B−Bに沿った断面図を図2及び図3にそれぞれ示
す。
る。シリコンメサ200は、基板100内に形成された
埋込み酸化物層120上にあり、初期の加工によりシリ
コン・オン・インシュレータ(SOI)型ウエハー内に
露出している。フィールド酸化物構造(好ましい例は、
上述した同時係属米国特許出願第7/220,764号
に開示されている)130は、熱(あるいは乾燥)酸化
物層135、ボロンリンケイ酸ガラス堆積層140、酸
化物堆積層150とを含み、ウエハー全体を覆ってい
る。酸化物層120に含まれる未反応シリコンの割合は
メサ200に比して小さく、熱酸化物層135はメサ2
00上では比較的厚くなる。状況に応じ、他の適当なフ
ィールド絶縁体を用いてもよい。活性カットとも呼ばれ
る開口180は、フィールド酸化物層130内に開口
し、フィールド酸化物層130がオーバーラップ領域に
おいてメサと一部重なり合うような大きさに形成されて
いる。この開口180は、トランジスタ製造のための活
性領域を構成するものである。後の加工工程で、ゲート
酸化物を開口180内に成長させる。メサ200の右端
及び左端には、それぞれ、絶縁体層130に覆われたオ
ーバーラップ領域内にある2つの領域250及び260
が示されている。ポリシリコンストリップ160が図の
右上から現れて開口180内を下り、電界効果トランジ
スタ190のゲートを構成する。電界効果トランジスタ
190はメサ200内に形成され、ソース及びドレイン
に囲まれたチャネル270を有している。低ドープを施
したソース領域及びドレイン領域はそれぞれ220及び
210として示されている。ソース及びドレインの高ド
ープ部はそれぞれ240及び230として示されてい
る。このデバイスをより詳細に示すため、線A−A及び
線B−Bに沿った断面図を図2及び図3にそれぞれ示
す。
【0010】図2は、図1のデバイスをポリシリコンゲ
ート(以下、ポリゲートと略称する)160の軸に直角
に切断したA−A線断面図を示す。ポリゲート160
は、後述するゲート酸化物165により、チャネル27
0から分離されている。好ましくは、ゲート酸化物16
5は、熱酸化物層135の成長時とゲート酸化物層16
5の成長時の間の中間工程からの汚染を防ぐため、酸化
物135から分離して成長させる。左右の端部におい
て、フィールド絶縁体130の熱酸化物層135は、上
方に向い、メサ200の部分260及び250上に至
る。従来は、開口180の垂直方向の端部は、メサ20
0の端部を越え、メサ200の端部から許容値偏差によ
り分離されていた。従来は、熱酸化物やゲート酸化物
は、メサ側壁262及び252を上り、オーバーラップ
領域の表面264及び254上に延在していた。そこ
で、熱酸化物層135が薄く電界強度が強いメサの縁辺
部253において、ゲートを構成するポリ導体すなわち
ポリ連結部と、メサ200内のソースまたはドレインな
どの導体とのあいだに電気的絶縁破壊が生じる問題があ
った。
ート(以下、ポリゲートと略称する)160の軸に直角
に切断したA−A線断面図を示す。ポリゲート160
は、後述するゲート酸化物165により、チャネル27
0から分離されている。好ましくは、ゲート酸化物16
5は、熱酸化物層135の成長時とゲート酸化物層16
5の成長時の間の中間工程からの汚染を防ぐため、酸化
物135から分離して成長させる。左右の端部におい
て、フィールド絶縁体130の熱酸化物層135は、上
方に向い、メサ200の部分260及び250上に至
る。従来は、開口180の垂直方向の端部は、メサ20
0の端部を越え、メサ200の端部から許容値偏差によ
り分離されていた。従来は、熱酸化物やゲート酸化物
は、メサ側壁262及び252を上り、オーバーラップ
領域の表面264及び254上に延在していた。そこ
で、熱酸化物層135が薄く電界強度が強いメサの縁辺
部253において、ゲートを構成するポリ導体すなわち
ポリ連結部と、メサ200内のソースまたはドレインな
どの導体とのあいだに電気的絶縁破壊が生じる問題があ
った。
【0011】図3は、図1のデバイスをポリシリコンゲ
ート160の軸に沿って切断したB−B線断面図を示
す。ゲート酸化物165はポリゲート160の下にあ
り、熱酸化物135はフィールド構造130の下及びメ
サ200の垂直方向の両側面272に沿って延在してい
る。メサの左右の2つの領域274は、図2のオーバー
ラップ領域と対応するオーバーラップ領域である。縁辺
部271は、フィールド構造130の底面がメサ200
に接する部分である。上述した潜在的電流通路は、メサ
側面272、オーバーラップ領域表面274、または、
縁辺部271に沿っている。ポリゲート160とメサ縁
辺部253の間の潜在的絶縁破壊は、ここでは問題とは
ならない。というのは、フィールド絶縁体の全厚は、こ
こでは、ポリゲートと縁辺部253の間を埋めているか
らである。電荷がフィールド構造130内に捕捉される
と、これらの潜在的電荷通路が現実の通路となり、電流
がそのうちの1つ以上の通路に沿って、トランジスタの
ソースとドレインの間を、捕獲電荷から生じる電界によ
りスイッチオンされた寄生電界効果トランジスタのチャ
ネルを介して流れる虞れがある。このようなチャネル
は、電界におけるしきい値、すなわち、それ以下ではチ
ャネルが導通せずそれ以上で導通するような電圧をも
つ。この問題を解決するため、たとえば、トランジスタ
のソースとドレインの間のメサの上面または側面に沿っ
た敏感な領域における捕獲サイトを減少させること、及
び/または、寄生デバイスの電流発生に対する電圧しき
い値を上げることが行なわれている。しきい値電圧を目
的のトランジスタのしきい値電圧よりも大きくすること
には、わずかな利点しかない。フィールド絶縁が充分ク
リーンであれば、わずかな電荷しか捕獲されず、従来の
メサ製法でも用途によっては十分である。
ート160の軸に沿って切断したB−B線断面図を示
す。ゲート酸化物165はポリゲート160の下にあ
り、熱酸化物135はフィールド構造130の下及びメ
サ200の垂直方向の両側面272に沿って延在してい
る。メサの左右の2つの領域274は、図2のオーバー
ラップ領域と対応するオーバーラップ領域である。縁辺
部271は、フィールド構造130の底面がメサ200
に接する部分である。上述した潜在的電流通路は、メサ
側面272、オーバーラップ領域表面274、または、
縁辺部271に沿っている。ポリゲート160とメサ縁
辺部253の間の潜在的絶縁破壊は、ここでは問題とは
ならない。というのは、フィールド絶縁体の全厚は、こ
こでは、ポリゲートと縁辺部253の間を埋めているか
らである。電荷がフィールド構造130内に捕捉される
と、これらの潜在的電荷通路が現実の通路となり、電流
がそのうちの1つ以上の通路に沿って、トランジスタの
ソースとドレインの間を、捕獲電荷から生じる電界によ
りスイッチオンされた寄生電界効果トランジスタのチャ
ネルを介して流れる虞れがある。このようなチャネル
は、電界におけるしきい値、すなわち、それ以下ではチ
ャネルが導通せずそれ以上で導通するような電圧をも
つ。この問題を解決するため、たとえば、トランジスタ
のソースとドレインの間のメサの上面または側面に沿っ
た敏感な領域における捕獲サイトを減少させること、及
び/または、寄生デバイスの電流発生に対する電圧しき
い値を上げることが行なわれている。しきい値電圧を目
的のトランジスタのしきい値電圧よりも大きくすること
には、わずかな利点しかない。フィールド絶縁が充分ク
リーンであれば、わずかな電荷しか捕獲されず、従来の
メサ製法でも用途によっては十分である。
【0012】図4には、メサ200のB−B線断面拡大
図が示されている。ポリシリコンストリップ450はゲ
ート電極であり、酸化物135はゲート酸化物である。
メサの上部の領域410は、トランジスタの予定された
チャネルである。左右の側面272の後に2つの寄生チ
ャネル420があり、これらの寄生チャネルは、電離放
射線への露光により発生し酸化物135のメサ側面27
2に面する部分に集められた電荷によって起こる側壁部
反転により発生する。メサ200の底部には、バックチ
ャネル430がある。つぎに図5を参照すると、本発明
によるトランジスタの同様な断面図が示されている。開
口180の壁185の下方に、追加領域440があり、
これは、側壁185とメサ200の間の縁辺部271
に、あるいは、酸化物135の上面274に面する部分
に集められた電荷により形成されるチャネルである。こ
の領域440は、メサ200の上面274上に、この上
面274がポリゲート160と接触する場所である、側
壁185の基部に形成されている。これらの部分42
0,430,440のいずれも、寄生トランジスタ、及
び/または、図面の紙面に直角な方向の電流漏出通路を
生じ得る。
図が示されている。ポリシリコンストリップ450はゲ
ート電極であり、酸化物135はゲート酸化物である。
メサの上部の領域410は、トランジスタの予定された
チャネルである。左右の側面272の後に2つの寄生チ
ャネル420があり、これらの寄生チャネルは、電離放
射線への露光により発生し酸化物135のメサ側面27
2に面する部分に集められた電荷によって起こる側壁部
反転により発生する。メサ200の底部には、バックチ
ャネル430がある。つぎに図5を参照すると、本発明
によるトランジスタの同様な断面図が示されている。開
口180の壁185の下方に、追加領域440があり、
これは、側壁185とメサ200の間の縁辺部271
に、あるいは、酸化物135の上面274に面する部分
に集められた電荷により形成されるチャネルである。こ
の領域440は、メサ200の上面274上に、この上
面274がポリゲート160と接触する場所である、側
壁185の基部に形成されている。これらの部分42
0,430,440のいずれも、寄生トランジスタ、及
び/または、図面の紙面に直角な方向の電流漏出通路を
生じ得る。
【0013】オーバーラップ領域274の下方の領域4
40及び420は、イオン注入ドーズ量の存在を示すた
めに縞模様を付してある。イオン注入は、フィールド絶
縁体構造の被覆前に行なうことが好ましく、潜在的電流
通路の反転しきい値を上げることにより領域420及び
440内の寄生トランジスタチャネルを介して図面の紙
面に直角な方向に電流が生じるのを防ぐ効果がある。加
速電圧を高くしより広い散乱を許容することにより、イ
オン注入を、絶縁体130の1つ以上の層を被覆したあ
とで行なうこともできる。注入ドーズ量の大きさは、対
応する寄生トランジスタの動作における最終しきい値電
圧がトランジスタ190のしきい値電圧よりも大きくな
るように設定される。メサ200の厚さが許せば、表面
274に正確な注入ドーズ量を与えるためにPウェル側
壁内へのBF2注入を40keV程度の低エネルギーか
らはじめ、メサ200内におけるイオン分布のピークを
深くして側面272上の側壁チャネル420を充分均一
に被覆できるような高エネルギーへと、注入エネルギー
を変化させてもよい。約1500オングストロームのメ
サ厚に対して、エネルギーは、イオン分布のピークがメ
サを貫通する行程の1/3及び2/3にくるように設定
される。より厚いメサについて均一な濃度を得るには、
複合エネルギー分布を必要とする。エネルギーは、単一
ステップにおいて連続的に変化させてもよく、また、数
ステップの不連続エネルギーを用いてもよい。イオン注
入分布は、表面274と同様に側面272にもしきい値
を確実に設定するため、整合不良に充分な許容性をもた
せて、メサの端部を越えて外側まで延在する。N−及び
P−チャネルの両トランジスタのメサには、適当な種類
のイオンが注入される。
40及び420は、イオン注入ドーズ量の存在を示すた
めに縞模様を付してある。イオン注入は、フィールド絶
縁体構造の被覆前に行なうことが好ましく、潜在的電流
通路の反転しきい値を上げることにより領域420及び
440内の寄生トランジスタチャネルを介して図面の紙
面に直角な方向に電流が生じるのを防ぐ効果がある。加
速電圧を高くしより広い散乱を許容することにより、イ
オン注入を、絶縁体130の1つ以上の層を被覆したあ
とで行なうこともできる。注入ドーズ量の大きさは、対
応する寄生トランジスタの動作における最終しきい値電
圧がトランジスタ190のしきい値電圧よりも大きくな
るように設定される。メサ200の厚さが許せば、表面
274に正確な注入ドーズ量を与えるためにPウェル側
壁内へのBF2注入を40keV程度の低エネルギーか
らはじめ、メサ200内におけるイオン分布のピークを
深くして側面272上の側壁チャネル420を充分均一
に被覆できるような高エネルギーへと、注入エネルギー
を変化させてもよい。約1500オングストロームのメ
サ厚に対して、エネルギーは、イオン分布のピークがメ
サを貫通する行程の1/3及び2/3にくるように設定
される。より厚いメサについて均一な濃度を得るには、
複合エネルギー分布を必要とする。エネルギーは、単一
ステップにおいて連続的に変化させてもよく、また、数
ステップの不連続エネルギーを用いてもよい。イオン注
入分布は、表面274と同様に側面272にもしきい値
を確実に設定するため、整合不良に充分な許容性をもた
せて、メサの端部を越えて外側まで延在する。N−及び
P−チャネルの両トランジスタのメサには、適当な種類
のイオンが注入される。
【0014】図6は、ゲート160の上面を通過する平
面における断面図を示している。2つの領域161は、
ポリゲート160を構成するポリストリップの垂直部分
である。領域244,254,264,274を含むオ
ーバーラップ領域である縁辺部がメサ200の全周を囲
んでいる。2つの破線610は、図5を参照して説明し
たしきい値調整イオン注入のための領域を示す。ゲート
/側壁移行領域610は、ゲートが側壁にぶつかり、水
平方向から垂直方向へ移行する場所である。これらの領
域は、整合誤差と、電荷の影響が側壁から離れてフィー
ルド絶縁体の下に広がる可能性を考慮して、フィールド
絶縁体構造130の下に延在している。イオン注入は、
もちろん、より広い領域に行なってもよいが、この領域
610は最も弱い領域である。というのは、ソースとド
レインの間の通路は、他の潜在的漏出領域よりも重要で
あるからである。領域610へのイオン注入は、フィー
ルド絶縁体130が被覆される前に行なうのが、もっと
も好都合である。しかし、ドーパントの広がりを構造1
30の下にわずかに広がる程度に抑えられるだけの拡散
信頼性があれば、開口180を切ったたあとでドープを
行なってもよい。
面における断面図を示している。2つの領域161は、
ポリゲート160を構成するポリストリップの垂直部分
である。領域244,254,264,274を含むオ
ーバーラップ領域である縁辺部がメサ200の全周を囲
んでいる。2つの破線610は、図5を参照して説明し
たしきい値調整イオン注入のための領域を示す。ゲート
/側壁移行領域610は、ゲートが側壁にぶつかり、水
平方向から垂直方向へ移行する場所である。これらの領
域は、整合誤差と、電荷の影響が側壁から離れてフィー
ルド絶縁体の下に広がる可能性を考慮して、フィールド
絶縁体構造130の下に延在している。イオン注入は、
もちろん、より広い領域に行なってもよいが、この領域
610は最も弱い領域である。というのは、ソースとド
レインの間の通路は、他の潜在的漏出領域よりも重要で
あるからである。領域610へのイオン注入は、フィー
ルド絶縁体130が被覆される前に行なうのが、もっと
も好都合である。しかし、ドーパントの広がりを構造1
30の下にわずかに広がる程度に抑えられるだけの拡散
信頼性があれば、開口180を切ったたあとでドープを
行なってもよい。
【0015】図示の実施例において、約1500オング
ストロームの厚さを有し、側壁へのイオン注入を拡散し
下にあるシリコンを保護するための150オングストロ
ーム厚の保護酸化物被膜を有するシリコンメサは、市販
のウエハーにおいて形成される。このようなウエハーと
して、たとえば、アイビス・テクノロジー・コーポレイ
ション(Ibis Technology Corporation )製造の約38
00オングストローム厚の埋込み酸化物層を有するもの
がある。上部シリコン層の厚さは、酸化物成長によって
減少し、所望の初期厚さを達成できる。埋込み酸化物の
厚さは、本発明には重要ではない。
ストロームの厚さを有し、側壁へのイオン注入を拡散し
下にあるシリコンを保護するための150オングストロ
ーム厚の保護酸化物被膜を有するシリコンメサは、市販
のウエハーにおいて形成される。このようなウエハーと
して、たとえば、アイビス・テクノロジー・コーポレイ
ション(Ibis Technology Corporation )製造の約38
00オングストローム厚の埋込み酸化物層を有するもの
がある。上部シリコン層の厚さは、酸化物成長によって
減少し、所望の初期厚さを達成できる。埋込み酸化物の
厚さは、本発明には重要ではない。
【0016】側壁へのイオン注入とトランジスタしきい
値調整イオン注入の後、フィールド絶縁体構造を製造す
る。まず、約400オングストローム厚の酸化物135
を成長させる。埋込み酸化物は、かなりの割合の未反応
シリコンを含有するため、この層もいくぶん成長する。
つぎに、2500オングストローム厚の従来組成のボロ
ンリンケイ酸ガラス層をウエハー全体に堆積させ、続い
て1000オングストローム厚のドープなしのCVD酸
化物層を形成する。当業者であれば、必要に応じてフィ
ールド絶縁体層を変化させることは容易に行なえる。こ
の構成の利点は、図2の縁辺部253に弱点があり、従
来装置では、ポリゲートが、縁辺部における薄い酸化物
層の上を通過しているのに対し、本発明では、ポリゲー
トは、層140及び150における3500オングスト
ローム乃至3900オングストロームの公称厚さの酸化
物により隔離された縁辺部の上を通過していることであ
る。従来、ポリゲート160にメサの厚さよりも高い段
を横切らせることは好まれなかった。というのは、段が
少なく小さいほど、利得が良好であることが知られてい
るからである。ポリゲートをその堆積時にドープすれ
ば、開口壁を上って延在する垂直部分における良好な導
電率を確保できる。図4の従来例では、メサから埋込み
フィールド酸化物に下るポリ段の公称厚さは、1500
オングストロームしかない。しかし、フィールド絶縁体
130の特性が優れていれば、これ以上の段高でも全く
差支えないことが確認された。
値調整イオン注入の後、フィールド絶縁体構造を製造す
る。まず、約400オングストローム厚の酸化物135
を成長させる。埋込み酸化物は、かなりの割合の未反応
シリコンを含有するため、この層もいくぶん成長する。
つぎに、2500オングストローム厚の従来組成のボロ
ンリンケイ酸ガラス層をウエハー全体に堆積させ、続い
て1000オングストローム厚のドープなしのCVD酸
化物層を形成する。当業者であれば、必要に応じてフィ
ールド絶縁体層を変化させることは容易に行なえる。こ
の構成の利点は、図2の縁辺部253に弱点があり、従
来装置では、ポリゲートが、縁辺部における薄い酸化物
層の上を通過しているのに対し、本発明では、ポリゲー
トは、層140及び150における3500オングスト
ローム乃至3900オングストロームの公称厚さの酸化
物により隔離された縁辺部の上を通過していることであ
る。従来、ポリゲート160にメサの厚さよりも高い段
を横切らせることは好まれなかった。というのは、段が
少なく小さいほど、利得が良好であることが知られてい
るからである。ポリゲートをその堆積時にドープすれ
ば、開口壁を上って延在する垂直部分における良好な導
電率を確保できる。図4の従来例では、メサから埋込み
フィールド酸化物に下るポリ段の公称厚さは、1500
オングストロームしかない。しかし、フィールド絶縁体
130の特性が優れていれば、これ以上の段高でも全く
差支えないことが確認された。
【0017】Nチャネルトランジスタ用のメサの場合に
は、従来のドーパントはボロンであり、周囲の酸化物領
域及び雰囲気中に逃れるため、酸化工程のあいだに濃度
が減少する。濃度減少により、寄生チャネル420及び
440のターン・オンしきい値が低下する。酸化物層1
35の高温処理では、オーバーラップ領域の、及び、酸
化物層135に隣接する側壁上のシリコンの薄層は、こ
の作用のため、ボロン内にいくぶん失われる。フィール
ド絶縁体構造130において隣接する酸化物の容積がよ
り大きくなると、ボロンがその中に分離することが起き
る。酸化物層135の縁辺部271に近い部分は、側壁
185に集まる電荷の作用を受ける部分であるが、所望
のしきい値よりも低いしきい値を有する潜在的チャネル
である。酸化中の温度が高くなればなるほど、ドーパン
トはより急速に失われる。この工程の利点は、従来のゲ
ート製造と比較して比較的低温で行なうことができ、ゲ
ート160の下のボロン喪失量を減少させることであ
る。さらなる利点は、ゲート酸化物の製造中に、酸化物
135の下のメサから縁辺部271を介して逃がれるボ
ロンを減少させることである。
は、従来のドーパントはボロンであり、周囲の酸化物領
域及び雰囲気中に逃れるため、酸化工程のあいだに濃度
が減少する。濃度減少により、寄生チャネル420及び
440のターン・オンしきい値が低下する。酸化物層1
35の高温処理では、オーバーラップ領域の、及び、酸
化物層135に隣接する側壁上のシリコンの薄層は、こ
の作用のため、ボロン内にいくぶん失われる。フィール
ド絶縁体構造130において隣接する酸化物の容積がよ
り大きくなると、ボロンがその中に分離することが起き
る。酸化物層135の縁辺部271に近い部分は、側壁
185に集まる電荷の作用を受ける部分であるが、所望
のしきい値よりも低いしきい値を有する潜在的チャネル
である。酸化中の温度が高くなればなるほど、ドーパン
トはより急速に失われる。この工程の利点は、従来のゲ
ート製造と比較して比較的低温で行なうことができ、ゲ
ート160の下のボロン喪失量を減少させることであ
る。さらなる利点は、ゲート酸化物の製造中に、酸化物
135の下のメサから縁辺部271を介して逃がれるボ
ロンを減少させることである。
【0018】ボロンの分離は、酸化工程の温度に依存し
てボロンがシリコンから拡散することによる。現在の技
術では、温度850℃を分岐点として、低ボロン濃度の
有害な効果が顕著となる。しかし、技術の進歩により、
この表面効果が重大となる温度は間違いなく低下するこ
とになろう。加工パラメータの最後の組合せは、相関関
係によるものである。そのひとつは加工時間対ドーパン
ト濃度である。
てボロンがシリコンから拡散することによる。現在の技
術では、温度850℃を分岐点として、低ボロン濃度の
有害な効果が顕著となる。しかし、技術の進歩により、
この表面効果が重大となる温度は間違いなく低下するこ
とになろう。加工パラメータの最後の組合せは、相関関
係によるものである。そのひとつは加工時間対ドーパン
ト濃度である。
【0019】表面近くのドーパント濃度は、その後の高
温工程の間に、拡散によって低レベルから部分的に回復
することがある。SOIの場合、バルク工程とくらべ
て、メサには、ドーパント内に失われる物質が増える。
この問題は、メサの厚さが減少するにつれて重大な問題
となる。
温工程の間に、拡散によって低レベルから部分的に回復
することがある。SOIの場合、バルク工程とくらべ
て、メサには、ドーパント内に失われる物質が増える。
この問題は、メサの厚さが減少するにつれて重大な問題
となる。
【0020】ドーパントとしてリンを用いる場合には、
濃度は、シリコン−酸素界面において、より高くなる。
これは、リンの溶解度は、シリコン内よりも酸化物内に
おいてかなり低いからである。フィールドの下の寄生ト
ランジスタしきい値は、リンをドープしたP−チャネル
装置の場合には重要でない。これは、寄生しきい値電圧
が、表面濃度の増加につれて上昇するからである。
濃度は、シリコン−酸素界面において、より高くなる。
これは、リンの溶解度は、シリコン内よりも酸化物内に
おいてかなり低いからである。フィールドの下の寄生ト
ランジスタしきい値は、リンをドープしたP−チャネル
装置の場合には重要でない。これは、寄生しきい値電圧
が、表面濃度の増加につれて上昇するからである。
【0021】しかしながら、表面における濃度の変化
は、トランジスタしきい値に影響する。そして、トラン
ジスタしきい値の変化は、回路タイミングに影響する。
これは、ターン・オンのタイミングが変化するからであ
る。しきい値変化の大きさと方向は、濃度変化の規模だ
けでなく、ドーパントの種類とトランジスタの種類にも
依存する。ボロンのドーパントを有するN−チャネルエ
ンハンスメント型トランジスタについては、濃度減少に
よりしきい値が低下する。リンのドーパントを有するP
−チャネルエンハンスメント型トランジスタについて
は、ドーパント濃度の増加がしきい値を上昇させる。当
業者には、他の種類のトランジスタに対する濃度変化の
影響が容易に理解されよう。
は、トランジスタしきい値に影響する。そして、トラン
ジスタしきい値の変化は、回路タイミングに影響する。
これは、ターン・オンのタイミングが変化するからであ
る。しきい値変化の大きさと方向は、濃度変化の規模だ
けでなく、ドーパントの種類とトランジスタの種類にも
依存する。ボロンのドーパントを有するN−チャネルエ
ンハンスメント型トランジスタについては、濃度減少に
よりしきい値が低下する。リンのドーパントを有するP
−チャネルエンハンスメント型トランジスタについて
は、ドーパント濃度の増加がしきい値を上昇させる。当
業者には、他の種類のトランジスタに対する濃度変化の
影響が容易に理解されよう。
【0022】所望の表面ドーパント濃度を維持するため
の方法は、高温工程の終了後に目的の値に変化する濃度
を得るための追加ドープ工程を含むこと、及び/また
は、低温処理を用いて目的の構造を形成することであ
る。たとえば、最終値に減少することを予定した分量
で、ボロンの表面注入を行なえばよい。
の方法は、高温工程の終了後に目的の値に変化する濃度
を得るための追加ドープ工程を含むこと、及び/また
は、低温処理を用いて目的の構造を形成することであ
る。たとえば、最終値に減少することを予定した分量
で、ボロンの表面注入を行なえばよい。
【0023】熱酸化物層の緩慢な成長における欠点はよ
く知られている。低温熱プロセスにより全体を成長させ
たゲート酸化物は市場では受け入れられない。乾燥−加
湿もしくは乾燥−加湿−乾燥プロセスにより酸化物層を
形成する方法は、乾燥工程による低濃度の捕獲サイト
と、発熱工程による高速度とを組合わせることで、実質
的な利点を有している。製造方法は、相関関係の複合的
組合せから得られる。ラッド−ハード(rad-hard)工程
において、850℃の温度は、高欠陥高温領域と低欠陥
低温領域の従来技術における分岐点である。好ましい折
衷策は、フィールド構造の下の予備イオン注入と、残留
表面ドーパント濃度再分布及び/または分離を考慮した
しきい値電圧調整イオン注入とあわせ、825℃の温度
で乾燥−加湿−乾燥ゲート酸化物を生成することであ
る。
く知られている。低温熱プロセスにより全体を成長させ
たゲート酸化物は市場では受け入れられない。乾燥−加
湿もしくは乾燥−加湿−乾燥プロセスにより酸化物層を
形成する方法は、乾燥工程による低濃度の捕獲サイト
と、発熱工程による高速度とを組合わせることで、実質
的な利点を有している。製造方法は、相関関係の複合的
組合せから得られる。ラッド−ハード(rad-hard)工程
において、850℃の温度は、高欠陥高温領域と低欠陥
低温領域の従来技術における分岐点である。好ましい折
衷策は、フィールド構造の下の予備イオン注入と、残留
表面ドーパント濃度再分布及び/または分離を考慮した
しきい値電圧調整イオン注入とあわせ、825℃の温度
で乾燥−加湿−乾燥ゲート酸化物を生成することであ
る。
【0024】ゲート製造中の逃散に加え、酸化物層13
5の形成中にさらなるボロンの損失が発生する。このた
め、さらなるオプションとしては、酸化物層135の形
成に発明のプロセスを用いることである。低温乾燥熱酸
化物を使用すると、温度低下に伴い、加工時間は増加す
る。フィールド絶縁体構造130の底層を形成するため
に「乾燥−加湿」または「乾燥−加湿−乾燥」工程を使
用することは、オーバーラップ領域274及び側面27
2におけるチャネル形成しきい値を上昇させる。
5の形成中にさらなるボロンの損失が発生する。このた
め、さらなるオプションとしては、酸化物層135の形
成に発明のプロセスを用いることである。低温乾燥熱酸
化物を使用すると、温度低下に伴い、加工時間は増加す
る。フィールド絶縁体構造130の底層を形成するため
に「乾燥−加湿」または「乾燥−加湿−乾燥」工程を使
用することは、オーバーラップ領域274及び側面27
2におけるチャネル形成しきい値を上昇させる。
【0025】以上、フィールド絶縁体がメサと重なり合
う構造について説明したが、トランジスタ漏出の減少及
びドーパント濃度のより適切な調節による恩恵は、フィ
ールド絶縁体がメサ上面と同じ高さあるいはより低い位
置にあるような、より平面的な構造にも適用される。
う構造について説明したが、トランジスタ漏出の減少及
びドーパント濃度のより適切な調節による恩恵は、フィ
ールド絶縁体がメサ上面と同じ高さあるいはより低い位
置にあるような、より平面的な構造にも適用される。
【0026】本発明は上述の実施例に限定されるもので
はなく、本発明の趣旨と範囲を逸脱することなく種々の
変更が可能であることは言うまでもない。
はなく、本発明の趣旨と範囲を逸脱することなく種々の
変更が可能であることは言うまでもない。
【0027】
【発明の効果】以上説明したとおり、本発明によれば、
フィールド絶縁体とメサ周縁部とが重なり合い、オーバ
ーラップ部分のフィールド絶縁体の厚さを充分厚くして
あるため、寄生デバイスの発生を効果的に防ぐことがで
きる。
フィールド絶縁体とメサ周縁部とが重なり合い、オーバ
ーラップ部分のフィールド絶縁体の厚さを充分厚くして
あるため、寄生デバイスの発生を効果的に防ぐことがで
きる。
【図1】本発明によるメサ及びトランジスタの斜視図で
ある。
ある。
【図2】図1のA−A線断面図である。
【図3】図1のB−B線断面図である。
【図4】従来のメサの断面図である。
【図5】本発明によるメサの断面図である。
【図6】図1のメサの平面図である。
100…基板 120…埋込み酸化物層 130…フィールド酸化物構造 135…熱酸化物層 140…ボロンリンケイ酸ガラス堆積層 150…酸化物堆積層 160…ポリシリコンゲート 165…ゲート酸化物 180…開口 185…開口側壁 190…電界効果トランジスタ 200…メサ 210…低ドープドレイン領域 220…低ドープソース領域 230…高ドープドレイン領域 240…高ドープソース領域 244…オーバーラップ領域 250…メサの一端の領域 252…メサ側壁 253…メサ縁辺部 254…オーバーラップ領域表面 260…メサの他端の領域 262…メサ側壁 264…オーバーラップ領域表面 270…チャネル 271…メサ縁辺部 272…メサ側面 274…オーバーラップ領域表面 410…チャネル 420…寄生チャネル 430…バックチャネル 440…追加領域 450…ポリシリコンストリップ 610…ゲート/側壁移行領域
Claims (4)
- 【請求項1】 埋込み絶縁体層及び複数個のシリコンメ
サを有する基板上に形成された集積回路において、上記
シリコンメサの各々はメサ側壁及びメサ上面を有すると
ともに上記埋込み絶縁体層上に配置され、上記集積回路
は、 少なくとも2つの絶縁物層を有し、上記埋込み絶縁体層
上に延在し、さらに上記メサ側壁を上って上記メサ上面
に延在するフィールド絶縁体構造と、 上記フィールド絶縁体構造内に設けられ、下方に向かっ
て延在して上記メサのうちの1つの上記上面に達し、上
記フィールド絶縁体構造内にフィールド開口側壁を露出
し、上記メサに対して位置を定められ、上記フィールド
絶縁体構造が上記メサの周縁部のオーバーラップ領域上
に延在するように寸法を定められた少なくとも1つの開
口と、 上記フィールド絶縁体構造の上面に沿って延在し、さら
に下方に向って上記開口内に延在し、さらに上記メサ上
面に沿って長手方向軸に沿って延在し、ゲート/側壁移
行領域を有するトランジスタゲートを形成し、上記ゲー
ト/側壁移行領域において上記ゲートから上記フィール
ド開口側壁に沿って上向きに曲折した、ドープされたポ
リシリコンストリップと、 上記ゲートと上記メサ上面との間に設けられ、上記ゲー
トと上記メサとの間にゲート絶縁体を構成する絶縁物層
と、 上記メサ内に上記長手方向軸に平行に延在し、上記ゲー
トとともにトランジスタを構成するソース及びドレイン
と、 上記オーバーラップ領域内の上記メサ表面に成長させる
ことにより、上記メサ上に上記フィールド絶縁体構造の
上記少なくとも2つの絶縁物層のうちの第1の層を構成
する熱酸化物層と、 所定のドーパントでドープした二酸化シリコン層からな
り、上記メサ上、及び、上記埋込み絶縁体層の上記複数
個のシリコンメサの間にある部分上に延在する、上記フ
ィールド絶縁体構造の上記少なくとも2つの絶縁物層の
うちの第2の層とを備え、 上記ポリシリコンストリップは下方に向って延在し、上
記メサの最も近傍の端部から所定のオーバーラップ距離
だけずれた位置を交点として上記メサ上面に接し、メサ
縁辺部と上記ポリシリコンストリップとの間の垂直通路
は上記熱酸化物層と上記ドープされた二酸化シリコン層
の両層を通過して延在していることを特徴とする集積回
路。 - 【請求項2】 イオン注入領域が上記メサ内部を下方に
向って且つ最も近傍の垂直方向のメサ端部に向かい外側
に向って延在し、上記イオン注入領域のイオン注入濃度
分布は、上記垂直方向メサ端部の反転しきい値が所定の
メサ端部反転値を有するように定められることを特徴と
する請求項1の集積回路。 - 【請求項3】 埋込み絶縁体層及び複数個のシリコンメ
サを有する基板上に形成された集積回路において、上記
シリコンメサの各々はメサ側壁及びメサ上面を有すると
ともに上記埋込み絶縁体層上に配置され、上記集積回路
は、 上記埋込み絶縁体層上に延在し、さらに上記メサ側壁を
上って上記メサ上面に延在するフィールド絶縁体構造
と、 上記フィールド絶縁体構造内に設けられ、下方に向かっ
て延在して上記メサのうちの1つの上記上面に達し、上
記フィールド絶縁体構造内にフィールド開口側壁を露出
し、上記メサに対して位置を定められ、上記フィールド
絶縁体構造が上記メサの周縁部のオーバーラップ領域上
に延在するように寸法を定められた少なくとも1つの開
口と、 上記フィールド絶縁体構造の上面に沿って延在し、さら
に下方に向って上記開口内に延在し、さらに上記メサ上
面に沿って長手方向軸に沿って延在するポリシリコンス
トリップと、 上記ポリシリコンストリップと上記メサ上面との間に設
けられたゲート絶縁体層と、 上記メサ内に上記長手方向軸に平行に延在し、上記ゲー
トとともにトランジスタを構成するソース及びドレイン
と、 上記ポリシリコンストリップが下方に向って延在して上
記メサの最も近傍の端部から所定のオーバーラップ距離
だけずれた位置を交点として上記メサ上面に接するゲー
ト/側壁移行領域とを有し、 上記ゲート/側壁移行領域には、電流通路しきい値を有
する潜在的電流通路領域が、上記メサ表面に沿って上記
ソースと上記ドレインとの間に存在し、 上記メサは、さらに、少なくとも上記ゲート/側壁移行
領域上に延在するイオン注入領域を含み、上記イオン注
入領域は、上記電流通路しきい値を所定の値に上昇させ
るために必要な所定のイオン濃度をもつことを特徴とす
る集積回路。 - 【請求項4】 上記イオン注入領域が上記メサ内部を下
方に向って且つ最も近傍の垂直方向のメサ端部に向かい
外側に向って延在し、上記イオン注入領域のイオン注入
濃度分布は、上記垂直方向メサ端部の反転しきい値が所
定のメサ端部反転値を有するように定められることを特
徴とする請求項3の集積回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US701,738 | 1991-05-17 | ||
US07/701,738 US5128733A (en) | 1991-05-17 | 1991-05-17 | Silicon mesa transistor structure |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05183167A true JPH05183167A (ja) | 1993-07-23 |
Family
ID=24818478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4122418A Pending JPH05183167A (ja) | 1991-05-17 | 1992-05-15 | シリコンメサ型トランジスタ構造 |
Country Status (2)
Country | Link |
---|---|
US (1) | US5128733A (ja) |
JP (1) | JPH05183167A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013179284A (ja) * | 2012-02-09 | 2013-09-09 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5218214A (en) * | 1991-05-17 | 1993-06-08 | United Technologies Corporation | Field oxide termination and gate oxide |
JP3176527B2 (ja) * | 1995-03-30 | 2001-06-18 | シャープ株式会社 | 半導体装置の製造方法 |
EP1014432A1 (en) * | 1998-12-23 | 2000-06-28 | Infineon Technologies North America Corp. | Method for forming the gate oxide of metal-oxide-semiconductor devices |
KR100294640B1 (ko) | 1998-12-24 | 2001-08-07 | 박종섭 | 부동 몸체 효과를 제거한 실리콘 이중막 소자 및 그 제조방법 |
JP5360735B2 (ja) * | 2006-02-20 | 2013-12-04 | セイコーインスツル株式会社 | 半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62202559A (ja) * | 1986-02-07 | 1987-09-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US4974051A (en) * | 1988-02-01 | 1990-11-27 | Texas Instruments Incorporated | MOS transistor with improved radiation hardness |
US5037781A (en) * | 1988-07-05 | 1991-08-06 | United Technologies Corporation | Multi-layered field oxide structure |
US5001528A (en) * | 1989-01-31 | 1991-03-19 | The United States Of America As Represented By The Secretary Of The Air Force | Radiation hardened CMOS on SOI or SOS devices |
-
1991
- 1991-05-17 US US07/701,738 patent/US5128733A/en not_active Expired - Lifetime
-
1992
- 1992-05-15 JP JP4122418A patent/JPH05183167A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013179284A (ja) * | 2012-02-09 | 2013-09-09 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
US5128733A (en) | 1992-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0696054B1 (en) | Process for the manufacturing of high-density MOS-technology power devices | |
US5571738A (en) | Method of making poly LDD self-aligned channel transistors | |
US5646431A (en) | Surface breakdown reduction by counter-doped island in power mosfet | |
JPH07122745A (ja) | 半導体装置およびその製造方法 | |
US6165827A (en) | Semiconductor transistor devices and methods for forming semiconductor transistor devices | |
JPH05267339A (ja) | 半導体デバイス及びその製造方法 | |
US6160288A (en) | Vertical type misfet having improved pressure resistance | |
US5940710A (en) | Method for fabricating metal oxide semiconductor field effect transistor | |
US6841440B2 (en) | Semiconductor device including impurity layer having continuous portions formed at different depths and method of manufacturing the same | |
US5932913A (en) | MOS transistor with controlled shallow source/drain junction, source/drain strap portions, and source/drain electrodes on field insulation layers | |
KR0180310B1 (ko) | 상보형 모스 트랜지스터 및 그 제조방법 | |
EP1162665A2 (en) | Trench gate MIS device and method of fabricating the same | |
US5879995A (en) | High-voltage transistor and manufacturing method therefor | |
US5683920A (en) | Method for fabricating semiconductor devices | |
US5218214A (en) | Field oxide termination and gate oxide | |
JPH05183167A (ja) | シリコンメサ型トランジスタ構造 | |
US5187113A (en) | Field oxide termination and gate oxide formation | |
US5716886A (en) | Method of fabricating a high voltage metal-oxide semiconductor (MOS) device | |
JP3323381B2 (ja) | 半導体装置及びその製造方法 | |
US6110786A (en) | Semiconductor device having elevated gate electrode and elevated active regions and method of manufacture thereof | |
US7453121B2 (en) | Body contact formation in partially depleted silicon on insulator device | |
US6100148A (en) | Semiconductor device having a liner defining the depth of an active region, and fabrication thereof | |
KR19980081779A (ko) | Mos 트랜지스터와 그 제조 방법 | |
JPH01196176A (ja) | Mis型半導体装置 | |
KR100899533B1 (ko) | 고전압 소자 및 그 제조방법 |