JPH05183104A - Doughnut-type capacitor - Google Patents
Doughnut-type capacitorInfo
- Publication number
- JPH05183104A JPH05183104A JP30143891A JP30143891A JPH05183104A JP H05183104 A JPH05183104 A JP H05183104A JP 30143891 A JP30143891 A JP 30143891A JP 30143891 A JP30143891 A JP 30143891A JP H05183104 A JPH05183104 A JP H05183104A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- capacitor
- lower electrode
- doughnut
- upper electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、主にマイクロ波帯用に
用いられるキャパシタ、特にその一方の端子の接地構造
に特徴を有するキャパシタに関する。近年、マイクロ波
帯デバイスとして、均一性が優れ、大量生産に適したモ
ノリシックマイクロ波ＩＣ（ＭＭＩＣ）が用いられるこ
とが多いが、本発明のキャパシタもＭＭＩＣのバイアス
回路、整合回路等に適した構造を有している。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a capacitor mainly used for a microwave band, and more particularly to a capacitor having a grounding structure at one terminal thereof. In recent years, as a microwave band device, a monolithic microwave IC (MMIC) having excellent uniformity and suitable for mass production is often used. The capacitor of the present invention is also suitable for a bias circuit, a matching circuit, etc. of the MMIC. have.
【０００２】[0002]
【従来の技術】図３（Ａ）、（Ｂ）は、従来のキャパシ
タの第１例の構造説明図である。この図において、２１
は基板、２２は下部電極、２３は誘電体層、２４は上部
電極、２５はワイヤ、２６はエアブリッジである。2. Description of the Related Art FIGS. 3A and 3B are structural explanatory views of a first example of a conventional capacitor. In this figure, 21
Is a substrate, 22 is a lower electrode, 23 is a dielectric layer, 24 is an upper electrode, 25 is a wire, and 26 is an air bridge.
【０００３】このキャパシタは、基板２１の上に下部電
極２２、誘電体層２３、上部電極２４が積層された構造
を有し、下部電極２２が、上部電極２４と誘電体層２３
の下に長く引き出されており、ワイヤ２５を用いて接地
されている。また、上部電極２４と他の回路素子とは、
上部電極２５を延長したエアブリッジ２６を用いて接続
されている。This capacitor has a structure in which a lower electrode 22, a dielectric layer 23, and an upper electrode 24 are laminated on a substrate 21, and the lower electrode 22 includes the upper electrode 24 and a dielectric layer 23.
It is extended to the bottom below and is grounded using a wire 25. In addition, the upper electrode 24 and other circuit elements are
The upper electrode 25 is connected using an air bridge 26 which is extended.
【０００４】この従来のキャパシタでは、下部電極２２
がキャパシタの下から長く引き出された構造を有し、ワ
イヤ２５を用いているため、周波数が高くなるにしたが
ってその分布定数としてのインダクタンスの効果が顕在
化し、高周波特性を悪化させてしまう。この問題点を解
決するために下部電極の接続にビアホール（Ｖｉａ−ｈ
ｏｌｅ）構造を用いたものがある。In this conventional capacitor, the lower electrode 22
Has a structure extended from the bottom of the capacitor and uses the wire 25. Therefore, as the frequency increases, the effect of the inductance as the distributed constant becomes apparent and the high frequency characteristics deteriorate. In order to solve this problem, a via hole (Via-h
ole) structure is used.
【０００５】図４（Ａ）、（Ｂ）は、従来のキャパシタ
の第２例の構造説明図である。この図において、３１は
基板、３２は接地配線層、３３は下部電極、３４は誘電
体層、３５は上部電極、３６はエアブリッジである。4A and 4B are structural explanatory views of a second example of a conventional capacitor. In this figure, 31 is a substrate, 32 is a ground wiring layer, 33 is a lower electrode, 34 is a dielectric layer, 35 is an upper electrode, and 36 is an air bridge.
【０００６】このキャパシタは、基板３１の接地配線層
３２に接続されるように下部電極３３が形成され、その
上に、誘電体層３４、上部電極３５が形成された構造を
有し、下部電極３３は上記のように接地配線層３２によ
って基板３１の接地配線層３２に接続され、上部電極３
５と他の回路素子とは、上部電極３５を延長したエアブ
リッジ３６を用いて接続されている。This capacitor has a structure in which a lower electrode 33 is formed so as to be connected to the ground wiring layer 32 of the substrate 31, and a dielectric layer 34 and an upper electrode 35 are formed on the lower electrode 33. 33 is connected to the ground wiring layer 32 of the substrate 31 by the ground wiring layer 32 as described above, and the upper electrode 3
5 and other circuit elements are connected using an air bridge 36, which is an extension of the upper electrode 35.
【０００７】[0007]
【発明が解決しようとする課題】上に説明した従来のキ
ャパシタの第２例では、上記のインダクタンスの問題は
解決されるが、このチップをＡｕＳｎ等によってステム
やパッケージに組み立てた場合、下部電極３２が陥没
し、その応力によって誘電体層３４にクラックを生じ、
信頼性を損なうという問題がある。In the second example of the conventional capacitor described above, the above-mentioned problem of inductance is solved, but when this chip is assembled into a stem or a package by AuSn or the like, the lower electrode 32 is formed. Collapse and the stress causes a crack in the dielectric layer 34,
There is a problem of impairing reliability.
【０００８】図５は、従来のキャパシタの第２例の陥没
状態説明図である。この図において、３７がステム基
板、３８が金属層、３９がＡｕＳｎ層である他は、図４
に同符号を付して説明したものと同様である。FIG. 5 is an explanatory view of a depressed state of a second example of the conventional capacitor. In this figure, 37 is a stem substrate, 38 is a metal layer, and 39 is an AuSn layer.
Are the same as those described with the same reference numerals.
【０００９】上記の従来の第２例の構造をもつキャパシ
タは、ＡｕＳｎ層３９によってステムやパッケージの基
板３７の上の金属層３８にろう付けして組み立てられる
が、その時の３００℃程度の温度上昇および温度降下の
際、ＧａＡｓ等の基板３１、ビアホール構造の構成する
接地配線層３２、下部電極３３、ＡｕＳｎ層３９等の熱
膨張係数の差が原因して薄い構造の下部電極３２が下方
に吸引されるために陥没し、その応力によって誘電体層
３４にクラックを生じ、回路素子としての信頼性を低下
する。The capacitor having the structure of the second conventional example described above is assembled by brazing to the metal layer 38 on the stem or the substrate 37 of the package by the AuSn layer 39, and the temperature rise of about 300 ° C. at that time. At the time of temperature drop, the lower electrode 32 having a thin structure is attracted downward due to a difference in thermal expansion coefficient between the substrate 31 made of GaAs or the like, the ground wiring layer 32 constituting the via hole structure, the lower electrode 33, the AuSn layer 39 and the like. As a result, the dielectric layer 34 is cracked by the stress and the reliability as a circuit element is deteriorated.
【００１０】本発明は、高周波特性が良好で、かつ、信
頼性が高いキャパシタを提供することを目的とする。An object of the present invention is to provide a capacitor having good high frequency characteristics and high reliability.
【００１１】[0011]
【課題を解決するための手段】この発明にかかるドーナ
ツ型キャパシタにおいては、基板上に下部電極と誘電体
層と上部電極を積層した構造を有し、該下部電極がビア
ホール構造によって基板の接地配線層に接続され、該誘
電体層および上部電極が該ビアホール構造を取り囲んで
ドーナツ状に配置されている構成を採用した。A donut-type capacitor according to the present invention has a structure in which a lower electrode, a dielectric layer and an upper electrode are laminated on a substrate, and the lower electrode has a via hole structure to form a ground wiring of the substrate. A structure is adopted in which the dielectric layer and the upper electrode are connected to a layer and are arranged in a donut shape so as to surround the via hole structure.
【００１２】この場合に、ドーナツ状の誘電体層の内径
を、ビアホール構造の開口部の直径より３０μｍ以上大
きくすることができる。In this case, the inner diameter of the toroidal dielectric layer can be made larger than the diameter of the opening of the via hole structure by 30 μm or more.
【００１３】[0013]
【作用】本発明のように、下部電極の上に形成する誘電
体層と上部電極を、基板のビアホール構造を取り囲むよ
うにドーナツ状に配置することによって、このドーナツ
型キャパシタをステム等にろう材によって固着する際に
下部電極のビアホール構造部分が陥没しても、誘電体層
はそのビアホール構造部分上を避けて環状に形成されて
いるから、従来のキャパシタで問題になっていた誘電体
層のクラックの発生を防ぐことができる。As in the present invention, by arranging the dielectric layer formed on the lower electrode and the upper electrode in a donut shape so as to surround the via hole structure of the substrate, this donut type capacitor is brazed to the stem or the like. Even if the via-hole structure part of the lower electrode is depressed when it is adhered by, the dielectric layer is formed in an annular shape avoiding the via-hole structure part, so that the problem of the dielectric layer The generation of cracks can be prevented.
【００１４】[0014]
【実施例】以下、本発明の実施例を説明する。図１は、
本発明のドーナツ型キャパシタの一実施例の構成説明図
である。この図において、１は半導体基板、２は接地配
線層、３は下部電極、４は誘電体層、５は上部電極、６
はエアブリッジである。EXAMPLES Examples of the present invention will be described below. Figure 1
It is a structure explanatory view of one Example of the donut type capacitor of the present invention. In this figure, 1 is a semiconductor substrate, 2 is a ground wiring layer, 3 is a lower electrode, 4 is a dielectric layer, 5 is an upper electrode, 6
Is an air bridge.
【００１５】この実施例においては、他の高速回路素子
を形成する基板と一体にドーナツ型キャパシタを形成す
るためにＧａＡｓ等の半導体基板１を用い、そのビアホ
ール構造を構成する接地配線層２の上に、下部電極３を
形成し、その上の周縁部に環状の誘電体層４を形成し、
更にその上に環状の主要部をもつ上部電極５を形成して
構成している。In this embodiment, a semiconductor substrate 1 made of GaAs or the like is used to form a donut type capacitor integrally with a substrate on which other high speed circuit elements are formed, and a ground wiring layer 2 constituting the via hole structure is formed. , A lower electrode 3 is formed, and an annular dielectric layer 4 is formed on the peripheral portion on the lower electrode 3.
Further, an upper electrode 5 having a ring-shaped main portion is further formed on the structure.
【００１６】そして、下部電極３は背面の接地配線層２
を通して接地され、上部電極５と他の素子との接続は、
上部電極５の延長部であるエアブリッジ６によって行わ
れている。この実施例のドーナツ型キャパシタにおいて
は、前記のように上部電極５と誘電体層４が半導体基板
１のビアホールの直上を避ける形でドーナツ状に形成さ
れている。The lower electrode 3 is the ground wiring layer 2 on the back surface.
Is grounded through, and the connection between the upper electrode 5 and other elements is
This is performed by an air bridge 6 which is an extension of the upper electrode 5. In the donut type capacitor of this embodiment, the upper electrode 5 and the dielectric layer 4 are formed in a donut shape so as not to be located directly above the via hole of the semiconductor substrate 1 as described above.
【００１７】なお、この構造において、ビアホール構造
のエッチング精度の実績が±１０μｍ、位置合わせ精度
の実績が±１０μｍであるとし、これに、±１０μｍの
安全性を見込んで、ドーナツ構造の内径Ｙをビアホール
の内径Ｘより３０μｍ以上大きくすることが望ましい。In this structure, the actual etching accuracy of the via-hole structure is ± 10 μm, and the actual positioning accuracy is ± 10 μm. In consideration of the safety of ± 10 μm, the inner diameter Y of the donut structure is set to this. It is desirable that the inner diameter X of the via hole be 30 μm or more.
【００１８】この実施例によると、キャパシタのどの部
分からも平等の位置に接地部が配置されているため極め
て優れた高周波特性を有している。また、ビアホール上
にはキャパシタの誘電体層が配置されないために、この
ドーナツ型キャパシタをテスム等にマウントする際に下
部電極が陥没しても誘電体にクラック等の障害が生じな
い。According to this embodiment, the grounding portion is arranged at an equal position from any portion of the capacitor, so that it has an extremely excellent high frequency characteristic. Further, since the dielectric layer of the capacitor is not disposed on the via hole, even if the lower electrode is depressed when the donut type capacitor is mounted on the test device or the like, the dielectric will not be damaged by cracks or the like.
【００１９】図２（Ａ）、（Ｂ）は、本発明のドーナツ
型キャパシタの使用例の説明図である。この図におい
て、１１ａ、１１ｂはソース電極、１２はドレイン電
極、１３はゲート電極、１４ａ、１４ｂは下部電極、１
５ａ、１５ｂは誘電体層、１６ａ、１６ｂは上部電極、
１７ａ、１７ｂはエアブリッジである。2 (A) and 2 (B) are explanatory views of a usage example of the donut type capacitor of the present invention. In this figure, 11a and 11b are source electrodes, 12 is a drain electrode, 13 is a gate electrode, 14a and 14b are lower electrodes, 1
5a and 15b are dielectric layers, 16a and 16b are upper electrodes,
17a and 17b are air bridges.
【００２０】この使用例においては、図２（Ａ）に示さ
れるように、ソースインダクタンスを低減するために二
つのソース電極１１ａ、１１ｂを有し、ドレイン電極１
２とゲート電極１３を有するＦＥＴの両側に、下部電極
１４ａ、１４ｂ、誘電体層１５ａ、１５ｂ、上部電極１
６ａ、１６ｂを積層して形成したドーナツ型キャパシタ
を配置し、その上部電極１６ａ、１６ｂとソース電極１
１ａ、１１ｂとの間をエアブリッジ１７ａ、１７ｂによ
って接続している。In this use example, as shown in FIG. 2A, two source electrodes 11a and 11b are provided to reduce the source inductance, and the drain electrode 1
2 on both sides of the FET having the gate electrode 13 and the lower electrode 14a, 14b, the dielectric layers 15a, 15b, the upper electrode 1
A doughnut-shaped capacitor formed by laminating 6a and 16b is arranged, and the upper electrodes 16a and 16b and the source electrode 1 are arranged.
Air bridges 17a and 17b connect between 1a and 11b.
【００２１】この図２（Ａ）に図示されたＦＥＴとドー
ナツ型キャパシタを結合した構造は、例えば図２（Ｂ）
に示される一電源ＲＦ増幅回路の破線内の部分に有効に
用いることができる。The structure in which the FET and the donut type capacitor shown in FIG. 2A are combined is, for example, as shown in FIG.
It can be effectively used for the part within the broken line of the single power supply RF amplification circuit shown in FIG.
【００２２】[0022]
【発明の効果】以上説明したように、本発明によると、
高周波特性が良好でかつ信頼性が高く、大量生産に適し
たキャパシタ構造を実現することができ、モノリシック
マイクロ波ＩＣ等の技術分野において寄与するところが
大きい。As described above, according to the present invention,
It has good high-frequency characteristics, high reliability, can realize a capacitor structure suitable for mass production, and has a great contribution to the technical field of monolithic microwave ICs.
【図１】（Ａ）、（Ｂ）は本発明のドーナツ型キャパシ
タの一実施例の構成説明図である。1A and 1B are configuration explanatory views of an embodiment of a donut type capacitor of the present invention.
【図２】（Ａ）、（Ｂ）は本発明のドーナツ型キャパシ
タの使用例の説明図である。2 (A) and 2 (B) are explanatory views of a usage example of the donut type capacitor of the present invention.
【図３】（Ａ）、（Ｂ）は従来のキャパシタの第１例の
構造説明図である。3A and 3B are structural explanatory views of a first example of a conventional capacitor.
【図４】（Ａ）、（Ｂ）は従来のキャパシタの第２例の
構造説明図である。4A and 4B are structural explanatory views of a second example of a conventional capacitor.
【図５】従来のキャパシタの第２例の陥没状態説明図で
ある。FIG. 5 is a diagram illustrating a depressed state of a second example of a conventional capacitor.
１ 半導体基板 ２ 接地配線層 ３ 下部電極 ４ 誘電体層 ５ 上部電極 ６ エアブリッジ 1 Semiconductor Substrate 2 Ground Wiring Layer 3 Lower Electrode 4 Dielectric Layer 5 Upper Electrode 6 Air Bridge
Claims (2)
を積層した構造を有し、該下部電極がビアホール構造に
よって基板の接地配線層に接続され、該誘電体層および
上部電極が該ビアホール構造を取り囲んでドーナツ状に
配置されていることを特徴とするドーナツ型キャパシ
タ。1. A structure in which a lower electrode, a dielectric layer and an upper electrode are laminated on a substrate, the lower electrode is connected to a ground wiring layer of the substrate by a via hole structure, and the dielectric layer and the upper electrode are A donut type capacitor, which is arranged in a donut shape surrounding a via hole structure.
ール構造の開口部の直径より３０μｍ以上大きいことを
特徴とする請求項１記載のドーナツ型キャパシタ。2. The donut-shaped capacitor according to claim 1, wherein the inner diameter of the doughnut-shaped dielectric layer is larger than the diameter of the opening of the via hole structure by 30 μm or more.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30143891A JPH05183104A (en) | 1991-11-18 | 1991-11-18 | Doughnut-type capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30143891A JPH05183104A (en) | 1991-11-18 | 1991-11-18 | Doughnut-type capacitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05183104A true JPH05183104A (en) | 1993-07-23 |
Family
ID=17896893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30143891A Withdrawn JPH05183104A (en) | 1991-11-18 | 1991-11-18 | Doughnut-type capacitor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05183104A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180061697A1 (en) * | 2016-08-30 | 2018-03-01 | Sumitomo Electric Device Innovations, Inc. | Semiconductor device having mim capacitor |
| US10595559B2 (en) | 2015-04-30 | 2020-03-24 | Philip Morris Products S.A. | Aerosol-generating article comprising a detachable freshener delivery element with high ventilation |
-
1991
- 1991-11-18 JP JP30143891A patent/JPH05183104A/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10595559B2 (en) | 2015-04-30 | 2020-03-24 | Philip Morris Products S.A. | Aerosol-generating article comprising a detachable freshener delivery element with high ventilation |
| US20180061697A1 (en) * | 2016-08-30 | 2018-03-01 | Sumitomo Electric Device Innovations, Inc. | Semiconductor device having mim capacitor |
| US10319634B2 (en) | 2016-08-30 | 2019-06-11 | Sumitomo Electric Device Innovations, Inc. | Semiconductor device having MIM capacitor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06125208A (en) | Microwave integrated circuit and its production | |
| JP5377096B2 (en) | High frequency package device and manufacturing method thereof | |
| JP3158621B2 (en) | Multi-chip module | |
| US8912090B2 (en) | Mixer fabrication technique and system using the same | |
| US4596070A (en) | Interdigitated IMPATT devices | |
| US5889319A (en) | RF power package with a dual ground | |
| JP2003007910A (en) | Semiconductor device | |
| US4692791A (en) | Monolithic IMPATT with stripline leads | |
| US4996588A (en) | Device for interconnection and protection of a bare microwave component chip | |
| JP2728322B2 (en) | Semiconductor device | |
| JPH05183104A (en) | Doughnut-type capacitor | |
| JP2010186959A (en) | Semiconductor package, and method of fabricating the same | |
| JPH05335487A (en) | Transmission circuit element | |
| US5773887A (en) | High frequency semiconductor component | |
| JPH05315467A (en) | Hybrid integrated circuit device | |
| JP2942363B2 (en) | Semiconductor integrated circuit device | |
| JPH04296103A (en) | High frequency semiconductor hybrid integrated circuit device | |
| JPS5929377Y2 (en) | High frequency high power transistor device | |
| JPS62211962A (en) | Manufacture of high-frequency semiconductor device | |
| JP3102006B2 (en) | High frequency high power transistor | |
| JPH06169064A (en) | Semiconductor device | |
| JPH03175805A (en) | High frequency semiconductor device | |
| JP3208073B2 (en) | Semiconductor device and method of manufacturing the same | |
| JPS61224344A (en) | Package for high-frequency integrated device | |
| JP2802375B2 (en) | Frequency characteristic expansion method for mixed circuit of electric and optical elements |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |