JPH05181785A - データ転送方式 - Google Patents

Abstract

(57)【要約】 【目的】 ポート幅が異なるマスター装置とスレーブ装
置との間でも、共有バスを介してのバースト転送が出来
るデータ転送方式を提供すること。 【構成】 マスター装置やスレーブ装置を共有バスに接
続し、バースト転送によりデータを転送するデータ転送
方式において、マスター装置やスレーブ装置内に、レジ
スタセルを行列形式に構成した転送用インターフェース
バッファを具える。そして、そのレジスタセルに書き込
まれたデータを、行方向および列方向に自在にシフト出
来る構成とする。共有バスとの間でデータの授受を行う
際には、バーストサイクル毎に列方向のシフトを行う。
マスターデバイスやスレーブデバイスとの間でデータの
授受を行う際には、行方向のシフトを行う。これによ
り、連続する番地のデータを、転送先のポート幅と等し
い任意のバイト幅で、転送用インターフェースバッファ
の列方向に配列させることが出来る。そのため、ポート
幅が異なる装置との間でも、バースト転送をすることが
出来るようになる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、共有バスを介してデー
タをバースト転送するデータ転送方式に関するものであ
る。

【０００２】

【従来の技術】複数のマスター装置と複数のスレーブ装
置との個々の間で、相互にデータ転送を行う場合、それ
らの装置を共有バスに接続し、その共有バスを時分割多
重で使用して行う、いわゆる共有バス方式が採用されて
いる。図１１に、そのような共有バス方式の構成を示
す。図１１において、１はマスター装置、２はスレーブ
装置、３は共有バスである。

【０００３】近年では、画像処理におけるように、大量
のデータを高速で転送してリアルタイムで処理すること
が要求される用途が多くなって来ているが、そのような
要求に対応するための１つの方策として、共有バス３の
バス幅を広げることが考えられる。共有バス３のバス幅
を広げれば、言うまでもなく、単位時間に運び得るデー
タ量を大とする。

【０００４】しかし、プリント基板上で共有バス３のみ
があまり広い面積を占めることは出来ないから、まず面
積の点で制約を受ける。また、共有バス３にはＡＳＩＣ
（Application Specific IC ）によって接続するのであ
るが、それに設け得るピンの数は、ＡＳＩＣのパッケー
ジの形式および大きさから、やはり制約を受ける。この
ような事情により、共有バス３のバス幅を広げることに
は限界がある。

【０００５】そこで、他の方策として、データの転送
を、シングル転送ではなくバースト転送で行うことが考
えられている。図１２は、シングル転送およびバースト
転送を説明する図である。図１２において、Ｔは時間
軸、５はアドレス指定時間、６はデータ転送時間、７は
アービトレーション時間である。

【０００６】図１２（イ）はシングル転送を説明する図
であるが、シングル転送では、バス幅に相当するビット
数のデータを一回転送するに先立ち、そのデータの送り
先であるアドレスを指定する。そして、送り終えた後、
バスのアービトレーションが行われ、再びバスを確保し
た後、次のデータ転送が行われる。従って、バス幅に相
当するビット数のデータを一回転送するのに要する時間
は、アドレス指定時間５とデータ転送時間６とアービト
レーション時間７を合計したものとなる。

【０００７】図１２（ロ）はバースト転送を説明する図
である。バースト転送では、アドレスを指定した後、そ
のアドレスを先頭位置にして、バス幅に相当するビット
数のデータを何回か連続して転送してしまう。その回数
（バーストサイクル数）は、予め１つに定められていた
り（例、４サイクルでのみ）、あるいは幾つか定められ
ているものの中から１つを選択するようにされていたり
する（例、４サイクル，８サイクル，１６サイクルと３
つ定められていて、その中から８サイクルを選択）。図
１２（ロ）は、４回連続して転送する場合（４サイクル
の場合）の例を示している。次の転送の為のアービトレ
ーションは、その後に行われる。バースト転送では、ア
ドレス指定およびアービトレーションの回数が少なくな
るから、それらに費やす時間が少なくなり、データが高
速に送られることになる。

【０００８】図１３は、共有バスを介して行う従来のデ
ータ転送方式を示す図である。符号は図１１のものに対
応し、１−１はマスターデバイス、１−２は転送制御回
路、２−１はスレーブデバイス、２−２は転送制御回
路、４は矢印、Ｈ₁ 〜Ｈ₄ は転送ブロックである。マス
ターデバイス１−１は例えばＣＰＵとかＤＭＡ（ダイレ
クトメモリアクセス）コントローラであり、スレーブデ
バイス２−１は例えばメモリである。マスターデバイス
１−１，スレーブデバイス２−１内に記してある
「０」，「１」，…「Ｆ」は、それぞれ１バイトのデー
タのアドレスを表している。

【０００９】従来のバースト転送では、データ幅が共有
バス３のデータ幅（つまり共有バス３の物理的信号線
数）に固定されており、マスター装置１のポート幅もス
レーブ装置２のポート幅も、共有バス３のデータ幅に等
しいものでなければならなかった。図１３の場合、共有
バス３は４バイトのデータ幅（３２ビット）を有するも
のとしているので、マスター装置１，スレーブ装置２と
しては、ポート幅が４バイトのものを使用している。

【００１０】バーストサイクル数を４とすると、バース
ト転送時には、指定した転送開始アドレス（図１２
（ロ）のアドレス指定時間５で指定したアドレス）か
ら、連続する４バイトを１つの転送ブロックとして、つ
づけて４回の転送が行われる。図１３では、転送開始ア
ドレスを「０」番地とし、そこから４バイトづつの転送
ブロックＨ₁ 〜Ｈ₄ が、矢印４のようにスレーブ装置２
へ向かって転送される（書き込み動作）。スレーブデバ
イス２−１に記した「０」〜「Ｆ」は、転送された結果
を示している。なお、転送制御回路１−２，２−２は、
バースト転送時に必要とされる種々の制御信号（例、バ
ーストサイクル信号，アクノリッジ信号）をやり取りす
る回路である。

【００１１】なお、以上のようなデータ転送方式に関す
る従来の文献としては、例えば特開昭56−110125号公
報, 特開昭57− 64834号公報, 特開昭64− 36147号公
報, 特開平２−253362号公報，特開平３−135647号公報
等がある。

【００１２】

【発明が解決しようとする課題】

（問題点）しかしながら、従来のデータ転送方式では、
マスター装置のポート幅，スレーブ装置のポート幅およ
び共有バスのバス幅とが、全て等しいという条件が満た
されている場合にのみしか、バースト転送は行えないと
いう問題点があった。

【００１３】（問題点の説明）共有バスに接続されるマ
スター装置やスレーブ装置の数が多くなるにつれ、ポー
ト幅が共有バスのバス幅に等しくないものも接続できれ
ば、非常に好都合であるというような要望が出されるよ
うになった。しかしながら、従来のデータ転送方式で
は、このような要望に応えることが出来ない。

【００１４】本発明は、マスター装置およびスレーブ装
置のポート幅が、共有バスのバス幅以下でありさえすれ
ば、たとえポート幅が互いに異なっていようとも、バー
スト転送が出来るようにすることを課題とするものであ
る。

【００１５】

【課題を解決するための手段】前記課題を解決するた
め、本発明では、共有バスを介して接続されたマスター
装置とスレーブ装置との間で、データ幅ＭバイトでＮ回
のバーストサイクルにより、アドレスａ番地からの連続
したＭ×Ｎバイトのデータをバースト転送するデータ転
送方式において、ｎ回目のバーストサイクルでは、ａ＋
（ｎ−１），ａ＋Ｎ＋（ｎ−１），…，ａ＋（ｍ−１）
Ｎ＋（ｎ−１），…，ａ＋（Ｍ−１）Ｎ＋（ｎ−１）の
各番地のデータを転送（但し１≦ｍ≦Ｍの整数）するこ
ととした。

【００１６】また、本発明では、共有バスを介して接続
されたマスター装置とスレーブ装置との間でバースト転
送によりデータを転送するデータ転送方式において、レ
ジスタセルが行列形式に構成され、該レジスタセルに書
き込まれたデータは行方向および列方向へシフト自在に
されると共に、行方向の端部はマスターデバイスとの間
でデータの授受を行うマスターポートに接続され、列方
向の端部は共有バスポートに接続された第１の転送用イ
ンターフェースバッファを有するマスター装置と、レジ
スタセルが行列に構成され、該レジスタセルに書き込ま
れたデータは行方向および列方向へシフト自在にされる
と共に、行方向の端部はスレーブデバイスとの間でデー
タの授受を行うスレーブポートに接続され、列方向の端
部は共有バスポートに接続された第２の転送用インター
フェースバッファを有するスレーブ装置とを具え、第１
の転送用インターフェースバッファが前記マスターデバ
イスとの間でデータを授受する際、または第２の転送用
インターフェースバッファが前記スレーブデバイスとの
間でデータを授受する際には、行方向のシフトを行いつ
つ授受し、前記共有バスポートを介して共有バスとの間
でデータを授受する際には、バーストサイクル毎に列方
向のシフトを行いつつ授受することとした。

【００１７】なお、前記転送用インターフェースバッフ
ァの共有バスポート幅が共有バスのバス幅より小である
場合には、該共有バスポートを共有バスのアドレス下位
側またはアドレス上位側のいずれか一方に詰めて接続す
ることとする。

【００１８】

【作 用】マスター装置やスレーブ装置を共有バスに
接続し、バースト転送によりデータを転送するデータ転
送方式において、マスター装置やスレーブ装置内に、レ
ジスタセルを行列形式に構成した転送用インターフェー
スバッファを具え、そのレジスタセルに書き込まれたデ
ータは、行方向および列方向にシフト自在とする。共有
バスとの間でデータの授受を行う際には、バーストサイ
クル毎に列方向のシフトを行う。そして、マスターデバ
イスやスレーブデバイスとの間でデータの授受を行う際
には、行方向のシフトを行う。これにより、連続する番
地のデータを、転送先のポート幅と等しい任意のバイト
幅で、転送用インターフェースバッファの列方向に配列
させることが出来る。そのため、ポート幅が異なる相手
との間でも、バースト転送をすることが出来るようにな
る。

【００１９】

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は、本発明のデータ転送方式の実施例
を示す図である。符号は図１３のものに対応し、１−
３，２−３は転送用インターフェースバッファ、８はマ
スターポート、９，１０は共有バスポート、１１はスレ
ーブポート、１２，１３は矢印、Ｈ₅ 〜Ｈ₈ は転送ブロ
ックである。

【００２０】本発明では、マスター装置１の内部に転送
用インターフェースバッファ１−３を設ける。そして、
マスターデバイス１−１とのデータのやり取りは、マス
ターポート８を介して行い、共有バス３とのデータのや
り取りは、共有バスポート９を介して行う。同様に、ス
レーブ装置２の内部にも転送用インターフェースバッフ
ァ２−３を設け、スレーブデバイス２−１とのデータの
やり取りはスレーブポート１１を介して行い、共有バス
３とのデータのやり取りは、共有バスポート１０を介し
て行う。

【００２１】マスターポート８のポート幅と、スレーブ
ポート１１のポート幅とは等しくされ、図１の例では４
バイトである。しかし、共有バスポート９のポート幅
（これがマスター装置１のポート幅）と、共有バスポー
ト１０のポート幅（これがスレーブ装置２のポート幅）
とは、相違している。図１の例では、マスター装置１の
ポート幅は４バイトであり、スレーブ装置２のポート幅
は２バイトである。なお、共有バス３のバス幅は、大な
る方のポート幅である４バイト以上あるものとし、各共
有バスポート９，１０は、共有バス３のバス幅のいずれ
か一方の側（例、アドレス下位側）に詰めて接続する。

【００２２】図２は、転送用インターフェースバッファ
１−３の構成を示す図である。符号は図１のものに対応
し、１４−１〜１４−１６はレジスタセル、１５は右方
データパス、１６は上方データパス、１７は左方データ
パス、１８は下方データパスである。各レジスタセル
は、１バイトのデータを記録することが出来るものであ
り、各データパスは１バイトのデータを転送し得るもの
である。この例は、４×４の行列になるよう構成されて
おり、行列構成の行方向の端部はマスターポート８に接
続され、列方向の端部は共有バスポート９に接続されて
いる。

【００２３】この転送用インターフェースバッファ１−
３では、同時に４バイトのデータを、上下または左右に
シフトできる（転送用インターフェースバッファ２−３
の場合なら、２×４に構成される）。そのシフトは、ク
ロック信号でタイミングを取りつつ、図１の転送制御回
路１−２からの指令に従って行われる。

【００２４】例えば、或るクロックでマスターポート８
からレジスタセル１４−１〜１４−４に送られて来た４
バイトのデータは、次のクロックでレジスタセル１４−
５〜１４−８へシフトされ、以後クロックの度に１段づ
つ右へシフトされて行く。逆に、転送用インターフェー
スバッファ１−３からマスターポート８へデータを送り
出す場合には、シフト方向が右→左にされ、レジスタセ
ル１４−１〜１４−４からマスターポート８へ送られ
る。また、シフト方向を左→右にして、レジスタセル１
４−１３〜１４−１６から、それぞれの右方データパス
１５を通ってマスターポート８へ送ることも出来る。転
送用インターフェースバッファ１−３内での上下方向の
シフト、および共有バスポート９との間のデータの授受
も、同様にして行われる。

【００２５】図３は、転送用インターフェースバッファ
の構成要素であるレジスタセルの構成を示す図である。
符号は図２のものに対応し、１４はレジスタセル、１９
〜２２はイネーブル制御信号、２４はフリップフロッ
プ、２５はセレクタ、２６，２８，２９，３０は制御ゲ
ート、Ｓはセレクト信号である。イネーブル制御信号や
セレクト信号等は、図１の転送制御回路１−２（２−
２）から供給される。各制御ゲートは、イネーブル制御
信号がロー（Ｌ）の時にオンとなり、データを通過させ
る。セレクタ２５は、複数の入力端子（０，１，２）の
データの中から１つだけを選択して、フリップフロップ
２４へ送る。フリップフロップ２４は、１バイトのデー
タを記録することができるフリップフロップである。

【００２６】図４は、レジスタセル１４でのデータの流
れと制御信号との関係を示す図である。イ〜ニは、レジ
スタセル１４で行い得るデータの流し方を種類分けした
ものである。例えば「イ」の場合は、データを上→下
（つまり上方データパス１６→下方データパス１８）へ
流そうとする場合である。この時には、セレクタ２５で
は上方データパス１６に接続されている「１」の入力端
子が選択され、上方データパス１６からのデータは、ま
ずフリップフロップ２４に送られる。そして、「イ」の
場合、イネーブル制御信号の中ではイネーブル制御信号
２１のみがロー（Ｌ）であるので、制御ゲートの中では
制御ゲート２９のみがオンとなる。その結果、フリップ
フロップ２４のデータは、制御ゲート２９を通って下方
データパス１８へと送り出され、首尾よく上→下へのデ
ータの伝達が達成される。

【００２７】次に図４の「ニ」の場合（右→左）につい
て説明すると、セレクタ２５で「２」の入力端子が選択
されるから、それに接続されている右方データパス１５
からのデータが、フリップフロップ２４へ送られる。一
方、イネーブル制御信号１９，２１がローとされるか
ら、フリップフロップ２４のデータは、制御ゲート２９
→制御ゲート２８→左方データパス１７へと送られ、右
→左へのデータの伝達が達成される。

【００２８】なお、制御ゲート２８は場合によっては省
略して、ただの配線だけにしてもよい。これを省略した
時に心配されるのは、左方データパス１７からデータが
入力される図４「ハ」の場合に、データが下方データパ
ス１８を経て、下方のレジスタセル（図示せず）にも伝
達されてしまわないかということである。しかし、次に
述べるように、そのような心配はない。左方データパス
１７からデータが入力されると、セレクタ２５に伝えら
れる（「０」の入力端子へ）と共に、下方データパス１
８にも伝えられる。下方データパス１８は下段のレジス
タセルにとって見れば上方データパス１６であるから、
データは下段のレジスタセルのセレクタ２５（図示せ
ず）の入力端子「１」に伝えられる。ところが、「ハ」
の場合、セレクタ２５では一斉に「０」が選択されるか
ら、下段に伝えられたデータが選択されることはなく、
そこで消滅する。従って、上記のような心配はない。

【００２９】（転送の具体的動作例）次に、図１の如く
４バイトのポート幅を持つマスター装置１から、２バイ
トのポート幅を持つスレーブ装置２へデータを転送する
場合の具体的動作例を説明する。なお、各共有バスポー
トは、共有バス３のバス幅のアドレス下位側に詰めて接
続されているものとする。バーストサイクル数が４のバ
ースト転送を採用するとすれば、転送用インターフェー
スバッファ１−３は、レジスタセルを４（ポート幅）×
４（バーストサイクル数）の行列となるよう配置した構
成とされる。一方、転送用インターフェースバッファ２
−３は、レジスタセルを２（ポート幅）×４（バースト
サイクル数）のレジスタセルの行列となるよう配置した
構成とされる。今、マスターデバイス１−１の０からＦ
までの連続した番地にあるデータを、スレーブ装置２へ
転送しようとしている。

【００３０】ポート幅の大なる装置からポート幅が小な
る装置へ転送する場合には、転送元の転送用インターフ
ェースバッファにある全部のデータは、１回のバースト
転送では転送先の転送用インターフェースバッファに入
りきらないから、何回かのバースト転送を行わねばなら
ない。図１の例では、転送元のポート幅が転送先のポー
ト幅の２倍であるので、転送用インターフェースバッフ
ァ１−３にある全部のデータを転送するには、２回のバ
ースト転送を行わねばならない。その転送過程を、図５
によって説明する。

【００３１】図５は、ポート幅が大なる装置（４バイ
ト）から、小なる装置（２バイト）への転送過程を示す
図である。図５（イ）は前半の過程を示し、図５（ハ）
は後半の過程を示す。図５（ロ）は、後半の過程を実行
するに際しての準備過程を示す。なお、図１中に記され
ているデータの状況は、前半の転送過程での状況である
ので、これも併せて参照しつつ、まず前半の転送過程を
説明する。

【００３２】〔前半の転送過程〕 マスターデバイス１−１→転送用インターフェースバ
ッファ１−３へ まず、マスターデバイス１−１から、０〜３番地の連続
する４バイトのデータが、転送用インターフェースバッ
ファ１−３へ送られる。転送用インターフェースバッフ
ァ１−３は、次のデータを受け取る毎に、前に受け取っ
た４バイトのデータを右方へシフトして行く（図４の
「ハ」の動作）。やがて、０番地からＦ番地までのデー
タが、図１（または図５（イ））の転送用インターフェ
ースバッファ１−３に示すように格納される。マスター
デバイス１−１と転送用インターフェースバッファ１−
３との間でのデータやり取りは、共有バス３とは関係な
く行うことが出来るから、この場合の動作クロックは、
共有バス３の動作クロックと同期したものでなくともよ
い（周波数が異なってもよい）。後で述べるの場合
も、事情は同じであるので同様である。

【００３３】転送用インターフェースバッファ１−３
→共有バス３へ 次にバースト転送により共有バス３へ送出するが、その
送出の仕方は、マスターデバイス１−１よりデータを受
け取った際のシフト方向（左右方向）に対して、直角の
方向（上下方向）にシフトさせ、共有バスポート９から
４バイトを１つの転送ブロックとして送出する。その結
果、最初に送出されるデータの転送ブロックＨ₅ は、０
番地，４番地，８番地，Ｃ番地のデータであり、連続す
る番地のデータとはなっていない。その理由は、左右方
向にシフトして受け取ったものを、上下方向にシフトし
て送出するからである。バーストサイクル数は４サイク
ルとしているから、以後、それに続いて３回、図１に示
すような内容のデータの転送ブロックＨ₆ 〜Ｈ₈ が送出
され、矢印１２の方向に転送される。転送用インターフ
ェースバッファ１−３と共有バス３との間でのデータの
やり取りは、共有バス３の動作クロックと同期して行わ
れる。次に述べるの場合も、事情は同じであるので同
様である。

【００３４】共有バス３→転送用インターフェースバ
ッファ２−３へ 共有バス３から図１の矢印１３のように転送されて来た
転送ブロックＨ₅ 〜Ｈ₈ の内、まず転送ブロックＨ
₅ が、共有バスポート１０を経て転送用インターフェー
スバッファ２−３に取り込まれる。しかし、共有バスポ
ート１０のポート幅は２バイトしかなく、しかも共有バ
ス３のバス幅のアドレス下位側に詰めて接続されている
としているから、０番地，４番地のデータのみが取り込
まれる。次の転送ブロックＨ₆ が取り込まれる時には、
先程取り込まれた０番地，４番地のデータは上方へシフ
トされる。以後も同様である。その結果、４サイクルか
ら成る最初のバースト転送を終えた段階では、図１（ま
たは図５（イ））の転送用インターフェースバッファ２
−３に示すような各番地のデータが取り込まれている。

【００３５】転送用インターフェースバッファ２−３
→スレーブデバイス２−１へ 転送用インターフェースバッファ２−３では、共有バス
３からデータを受け取る度にシフトした方向に対して、
直角の方向にデータをシフトして、スレーブポート１１
より送出する。バーストサイクル数が４であったから４
バイトが送出されるが、これは、マスターデバイス１−
１にあった当初の連続する４バイト（例、０番地〜３番
地）となる。これらが、スレーブデバイス２−１内の指
定された番地へ格納される。ついで、転送用インターフ
ェースバッファ２−３内の４番地〜７番地のデータが右
方（スレーブポート１１側）へシフトされ、同様にして
スレーブデバイス２−１に格納される。かくして、転送
しようとしている全データの半分である０番地〜７番地
のデータの転送が完了する。

【００３６】〔後半の転送のための準備過程〕前記項
での転送を終えた段階で、転送先であるスレーブ装置２
の転送制御回路２−２より、転送元であるマスター装置
１の転送制御回路１−２へ、自らのポート幅（２バイ
ト）を示すアクノリッジ信号を送る。これを受けた転送
元は、今回送り込めなかった８番地〜Ｆ番地のデータを
転送するため、図５（ロ）に示すように、転送用インタ
ーフェースバッファ１−３の中で、共有バスポート９の
アドレス下位側に向かって２クロックだけシフトされ
る。

【００３７】〔後半の転送過程〕そのようにしておい
て、図５（ハ）に示すように、前半の転送時と同様に
〜の過程を経て、第２回目のバースト転送を行う。こ
のようにして、スレーブデバイス２−１には、転送しよ
うとしていたマスター装置１の全データが転送される。

【００３８】以上説明したように、本発明では、バス幅
の内、小さいポート幅（上例では２バイト）に対応する
分を実質的に使って、それより大なるポート幅を持つ装
置より、データをバースト転送し得る。図７は、ポート
幅の小なる装置への最初のバースト転送で、転送先のデ
バイス（例、スレーブデバイス）に送られた状態の一般
表現を示している。

【００３９】図７において、ａは転送開始アドレス、Ｎ
はバーストサイクル数、Ｍは転送元のポート幅、Ｍ₁ は
転送先のポート幅、ｎは任意の回数目のバーストサイク
ル（１≦ｎ≦Ｎ）、ｍ₁ はポート幅Ｍ₁ のアドレス下位
側から数えた任意番目のバイト（１≦ｍ₁ ≦Ｍ₁ ）であ
る。バースト転送の各バーストサイクルで送られて来る
Ｍ₁ バイトのデータは、次の通りである。 １回目→ａ，ａ＋Ｎ，…，ａ＋（ｍ₁ −１）Ｎ，…，ａ
＋（Ｍ₁ −１）Ｎ ２回目→ａ＋１，ａ＋Ｎ＋１，…，ａ＋（ｍ₁ −１）Ｎ
＋１，…，ａ＋（Ｍ₁ −１）Ｎ＋１ ｎ回目→ａ＋（ｎ−１），ａ＋Ｎ＋（ｎ−１），…，ａ
＋（ｍ₁ −１）Ｎ＋（ｎ−１），…，ａ＋（Ｍ₁ −１）
Ｎ＋（ｎ−１） Ｎ回目→ａ＋（Ｎ−１），ａ＋Ｎ＋（Ｎ−１），…，ａ
＋（ｍ₁ −１）Ｎ＋（Ｎ−１），…，ａ＋（Ｍ₁ −１）
Ｎ＋（Ｎ−１） 最初のバースト転送が終わった段階では、転送先のポー
ト幅がＭ₁ バイトしかないので、ポート幅Ｍとポート幅
Ｍ₁ との差のデータ（図７の斜線部に格納されるべきデ
ータ）は、最初のバースト転送では送られて来ない。

【００４０】図６は、ポート幅が小なる装置（２バイ
ト）から大なる装置（４バイト）への転送過程を示す図
である。但し、共有バス３は、大なるポート幅（４バイ
ト）以上のバス幅を有しているものとする。各ポート
は、共有バス３のバス幅の一方の側（例、アドレス下位
側）に詰めて接続される。また、バースト転送のバース
トサイクルは、４であるとする。図６の例は、図１の例
で、スレーブデバイス２−１のデータを、マスターデバ
イス１−１にバースト転送する場合に相当している。図
６（イ）は前半の過程を示し、図６（ハ）は後半の過程
を示す。図６（ロ）は、後半の過程を実行するに際して
の準備過程を示す。

【００４１】図６（イ）では、スレーブデバイス２−１
から、連続する番地のデータがバーストサイクル数４に
相当する４バイトだけ（０番地〜３番地のデータ）、転
送用インターフェースバッファ２−３にまず送られる。
次に、転送用インターフェースバッファ２−３に送られ
たデータが左方へシフトされると同時に、その跡へ次の
連続する４つの番地（４番地〜７番地）のデータが送ら
れる。これでポート幅２バイトの転送用インターフェー
スバッファ２−３は満杯になるので、転送用インターフ
ェースバッファ１−３へ向けてバースト転送を行う。そ
の場合、スレーブデバイス２−１からデータを受け取る
時に行ったシフト方向に対して、直角の方向にシフトし
つつ送出する。Ｈ₁₀は、そのようにして送出される転送
ブロックの例である。転送先である転送用インターフェ
ースバッファ１−３では、ポート幅のアドレス下位側の
２バイト分のところで受け取る。そして、転送ブロック
を受け取る毎に、上方へシフトして行く。

【００４２】図６（ロ）は、最初のバースト転送で受け
取ったデータを、受け取る際に行ったシフトの方向に対
して直角の方向に２バイト分シフトする過程を示す。こ
れにより、ポート幅２バイトの転送元からのバースト転
送を受け入れる準備が整ったことになる。このような状
態で、残っているデータ（８番地〜Ｆ番地のデータ）
を、同様の手順によってバースト転送する後半の過程が
行われる。図６（ハ）は、それを示している。かくし
て、スレーブデバイス２−１の全データは、転送用イン
ターフェースバッファ１−３に転送されたことなるが、
転送用インターフェースバッファ１−３では、データを
受け取る時に行なったシフトの方向に対して直角の方向
（太い矢印の方向）にシフトしながら、マスターデバイ
ス１−１（図１参照）の指定された位置に格納する。

【００４３】以上は、バス幅の一部を使い、ポート幅の
異なる装置間でバースト転送を行う場合についてである
が、ポート幅が同じ装置間で、しかもバス幅全体を使っ
て行うと、最も高効率でバースト転送が行われる。図８
は、ポート幅が等しい装置へのバースト転送の１例を示
す図であり、ポート幅４バイトの転送用インターフェー
スバッファ間で、４サイクルのバースト転送を行った状
態を示している。

【００４４】図９は、ポート幅が等しい装置へのバース
ト転送で、転送先のデバイスに送られた状態の一般表現
の図である。符号は図７のものに対応している。Ｎ回の
バーストサイクルの内、 １回目→ａ，ａ＋Ｎ，…，ａ＋（ｍ−１）Ｎ，…，ａ＋
（Ｍ−１）Ｎ ２回目→ａ＋１，ａ＋Ｎ＋１，…，ａ＋（ｍ−１）Ｎ＋
１，…，ａ＋（Ｍ−１）×Ｎ＋１ ｎ回目→ａ＋（ｎ−１），ａ＋Ｎ＋（ｎ−１），…，ａ
＋（ｍ−１）Ｎ＋（ｎ−１），…，ａ＋（Ｍ−１）Ｎ＋
（ｎ−１） Ｎ回目→ａ＋（Ｎ−１），ａ＋Ｎ＋（Ｎ−１），…，ａ
＋（ｍ−１）Ｎ＋（Ｎ−１），…，ａ＋（Ｍ−１）Ｎ＋
（Ｎ−１） というような各番地のデータが転送されて来る。但し、
１≦ｎ≦Ｎ，１≦ｍ≦Ｍである。

【００４５】図１０は、ポート幅がバーストサイクル数
と一致しない場合の転送過程を示す図である。符号は図
１のものに対応し、Ｈ₁₂〜Ｈ₁₅は転送ブロックである。
マスターデバイス１−１のポート幅は２バイトなのに、
バースト転送はバーストサイクル数４で行われていると
いうように、ポート幅とバーストサイクル数とが一致し
なくとも、次に述べるように、本発明ではバースト転送
をすることが出来る。ここでは、転送用インターフェー
スバッファ１−３として、４×４の行列に構成されたも
のを用いている。

【００４６】図１０（イ）で、まずマスターデバイス１
−１より、２バイトのデータを４回に渡って転送用イン
ターフェースバッファ１−３に送出する。ドットが付さ
れた部分がそれを示す。次に図１０（ロ）に示すよう
に、転送用インターフェースバッファ１−３に転送され
て来たデータを、下方へ（データを受け取った時に行っ
たシフト方向に対して直角の方向へ）２バイトだけシフ
トする。このシフトにより空いた領域に、再びマスター
デバイス１−１よりデータを送り込む（図１０
（ハ））。これで、バーストサイクル数である４サイク
ル分のデータが揃ったから、図１０（ニ）のように、そ
れらを転送ブロックＨ₁₂〜Ｈ₁₅に分けてバースト転送す
る。転送ブロックは、転送用インターフェースバッファ
１−３がマスターデバイス１−１からデータを受け取っ
た時に行ったシフト方向に対して、直角の方向へシフト
することによって得られる。

【００４７】

【発明の効果】以上述べた如く、本発明のデータ転送方
式によれば、次のような効果を奏する。 共有バスを介して接続されているマスター装置および
スレーブ装置間でバースト転送をするに際し、共有バス
のバス幅以下であれば、任意幅のポート幅を有する装置
間や、あるいは互いに異なるポート幅を有する装置間で
あっても、バースト転送をすることが出来る。 共有バスのバス幅と異なるポート幅であってもバース
ト転送が可能となるので、共有バスと接続するためのバ
スインターフェース回路をＡＳＩＣ（Application Spec
ific IC)等で設計する場合、バス幅に対応したピン数に
しなければならないといった制約を受けることがなくな
り、それより少ないピン数にすることが出来る。 転送用インターフェースバッファでは、バースト転送
で送出するデータ幅を、データを送出するために行うシ
フトの方向（列方向）に対して直角の方向（行方向）へ
のシフトにより、任意のバイト幅にすることが出来るの
で、ポート幅の異なる装置間でバースト転送をする際、
転送するデータ幅を容易に小さい方のポート幅に合わせ
ることが出来る。即ち、バスサイジング機能を果たして
いる。そのため、いわゆるバスサイジング機構を、特別
に設ける必要がない。

【図面の簡単な説明】

【図１】 本発明のデータ転送方式の実施例を示す図

【図２】 転送用インターフェースバッファ１−３の構
成を示す図

【図３】 転送用インターフェースバッファの構成要素
であるレジスタセルの構成を示す図

【図４】 レジスタセルでのデータの流れと制御信号と
の関係を示す図

【図５】 ポート幅が大なる装置（４バイト）から小な
る装置（２バイト）への転送過程を示す図

【図６】 ポート幅が小なる装置（２バイト）から大な
る装置（４バイト）への転送過程を示す図

【図７】 ポート幅が小なる装置への最初のバースト転
送で、転送先のデバイスに送られた状態の一般表現の図

【図８】 ポート幅が等しい装置へのバースト転送の１
例を示す図

【図９】 ポート幅が等しい装置へのバースト転送で、
転送先のデバイスに送られた状態の一般表現の図

【図１０】 ポート幅がバーストサイクル数と一致しな
い場合の転送過程を示す図

【図１１】 共有バス方式の構成図

【図１２】 シングル転送およびバースト転送を説明す
る図

【図１３】共有バスを介して行う従来のデータ転送方式
を示す図

【符号の説明】

１…マスター装置、１−１…マスターデバイス、１−２
…転送制御回路、１−３…転送用インターフェースバッ
ファ、２…スレーブ装置、２−１…スレーブデバイス、
２−２…転送制御回路、２−３…転送用インターフェー
スバッファ、３…共有バス、４…矢印、５…アドレス指
定時間、６…データ転送時間、７…アービトレーション
時間、８…マスターポート、９，１０…共有バスポー
ト、１１…スレーブポート、１２，１３…矢印、１４…
レジスタセル、１５…右方データパス、１６…上方デー
タパス、１７…左方データパス、１８…下方データパ
ス、１９〜２２…イネーブル制御信号、２４…フリップ
フロップ、２５…セレクタ、２６〜３０…制御ゲート、
Ｈ₁ 〜Ｈ₁₅…転送ブロック

Claims (2)

【特許請求の範囲】
1. 【請求項１】 共有バスを介して接続されたマスター装
   置とスレーブ装置との間で、データ幅ＭバイトでＮ回の
   バーストサイクルにより、アドレスａ番地からの連続し
   たＭ×Ｎバイトのデータをバースト転送するデータ転送
   方式において、ｎ回目のバーストサイクルでは、ａ＋
   （ｎ−１），ａ＋Ｎ＋（ｎ−１），…，ａ＋（ｍ−１）
   Ｎ＋（ｎ−１），…，ａ＋（Ｍ−１）Ｎ＋（ｎ−１）の
   各番地のデータを転送（但し１≦ｍ≦Ｍの整数）するこ
   とを特徴とするデータ転送方式。
2. 【請求項２】 共有バスを介して接続されたマスター装
   置とスレーブ装置との間でバースト転送によりデータを
   転送するデータ転送方式において、レジスタセルが行列
   形式に構成され、該レジスタセルに書き込まれたデータ
   は行方向および列方向へシフト自在にされると共に、行
   方向の端部はマスターデバイスとの間でデータの授受を
   行うマスターポートに接続され、列方向の端部は共有バ
   スポートに接続された第１の転送用インターフェースバ
   ッファを有するマスター装置と、レジスタセルが行列に
   構成され、該レジスタセルに書き込まれたデータは行方
   向および列方向へシフト自在にされると共に、行方向の
   端部はスレーブデバイスとの間でデータの授受を行うス
   レーブポートに接続され、列方向の端部は共有バスポー
   トに接続された第２の転送用インターフェースバッファ
   を有するスレーブ装置とを具え、第１の転送用インター
   フェースバッファが前記マスターデバイスとの間でデー
   タを授受する際、または第２の転送用インターフェース
   バッファが前記スレーブデバイスとの間でデータを授受
   する際には、行方向のシフトを行いつつ授受し、前記共
   有バスポートを介して共有バスとの間でデータを授受す
   る際には、バーストサイクル毎に列方向のシフトを行い
   つつ授受することを特徴とするデータ転送方式。