JPH05176451A - Circuit for preventing application of erroneous voltage - Google Patents

Circuit for preventing application of erroneous voltage

Info

Publication number
JPH05176451A
JPH05176451A JP3356588A JP35658891A JPH05176451A JP H05176451 A JPH05176451 A JP H05176451A JP 3356588 A JP3356588 A JP 3356588A JP 35658891 A JP35658891 A JP 35658891A JP H05176451 A JPH05176451 A JP H05176451A
Authority
JP
Japan
Prior art keywords
voltage
relay
contact
circuit
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3356588A
Other languages
Japanese (ja)
Inventor
Susumu Saito
晋 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Ibaraki Ltd
Original Assignee
NEC Ibaraki Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Ibaraki Ltd filed Critical NEC Ibaraki Ltd
Priority to JP3356588A priority Critical patent/JPH05176451A/en
Publication of JPH05176451A publication Critical patent/JPH05176451A/en
Pending legal-status Critical Current

Links

Landscapes

  • Direct Current Feeding And Distribution (AREA)

Abstract

PURPOSE:To protect an electronic appliance from being applied with a high voltage even if a high voltage supply cable is connected inadvertently with the low voltage input section of the electronic appliance by detecting the voltage level to be fed to the electronic appliance and then switching a relay for feeding power to the electronic appliance. CONSTITUTION:When +12V voltage is applied between terminals 1, 2 and the voltage E1 reaches 4.5V at time t1, an NPN transistor(Tr) Q2 is turned ON to feed a current through the coil of a relay RL2 thus closing the contact r12 thereof. When the voltage E1 reaches 5.5V at time t2, TrQ1 turns ON to feed current through the coil at a relay RL1 thus opening the contact r11 thereof. Consequently, the Tr Q2 is turned OFF to interrupt current supply to the coil of the relay RL2 thus opening the contact r12 thereof. Since the contact r11 is closed until time t2, voltage applied between terminals 3, 4 is outputted as it is but the output voltage does not reach a level (about 7V) for breaking down the logic circuit in an electronic appliance. When the contact r11 is opened, the voltage between the terminals 1, 2 is not outputted to the terminals 3, 4.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は電源装置から電圧が供給
される被電圧供給装置を保護する誤電圧印加防止回路に
係り、特にコンピュータ等の電子装置に高電圧供給ケー
ブルを誤って接続してしまっても電子装置に高電圧を印
加することを防止する誤電圧印加防止回路に関するもの
である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an erroneous voltage application preventing circuit for protecting a voltage-supplied device to which a voltage is supplied from a power supply device, and more particularly to a high-voltage supply cable erroneously connected to an electronic device such as a computer. The present invention relates to an erroneous voltage application prevention circuit that prevents application of a high voltage to an electronic device.

【０００２】[0002]

【従来の技術】従来、この種の低電圧（＋５Ｖ），高電
圧（＋１２Ｖ）電源を入力する電子装置は、電源入力部
に＋５Ｖ入力，＋１２Ｖ入力という表示を付けることに
より誤電圧印加を防止していた。2. Description of the Related Art Conventionally, an electronic device which inputs a low-voltage (+ 5V) and high-voltage (+ 12V) power source of this kind has a power source input section marked with + 5V input and + 12V input to prevent erroneous voltage application. Was there.

【０００３】[0003]

【発明が解決しようとする課題】上述した従来の誤電圧
印加防止方式では、人手によるものであるため、１００
％防止することは不可能であった。すなわち、電子装置
の＋５Ｖ入力部に＋１２Ｖを印加させてしまう場合があ
り電子装置を壊してしまうという課題があった。In the above-described conventional erroneous voltage application prevention system, it is manually operated.
It was impossible to prevent. That is, there is a problem that + 12V may be applied to the + 5V input portion of the electronic device, and the electronic device may be destroyed.

【０００４】[0004]

【課題を解決するための手段】本発明の誤電圧印加防止
回路は、電源装置から電圧が供給される被電圧供給装置
を保護する誤電圧印加防止回路であって、上記被電圧供
給装置と上記電源装置との間に設けられコンデンサおよ
びこのコンデンサの充電用抵抗からなる時定数回路と、
上記コンデンサと上記充電用抵抗との間に接点を設けた
第１のリレーと、この第１のリレーの接点と上記充電用
抵抗との間の電圧を監視する第１の電圧監視回路と、上
記第１のリレーの接点と上記コンデンサとの間の電圧を
監視する第２の電圧監視回路と、上記第１の電圧監視回
路からの信号をトリガとし入力端子から供給される電圧
によりドライブする第１のリレードライバ回路と、上記
充電用抵抗と並列に接点を設けた第２のリレーと、上記
第２の電圧監視回路からの信号をトリガとし入力端子か
ら供給される電圧によりドライブする第２のリレードラ
イバ回路とを備えるものである。SUMMARY OF THE INVENTION An erroneous voltage application prevention circuit of the present invention is an erroneous voltage application prevention circuit for protecting a voltage-supplied supply device to which a voltage is supplied from a power supply device. A time constant circuit which is provided between the power supply device and a capacitor and a charging resistor for the capacitor,
A first relay having a contact between the capacitor and the charging resistor; a first voltage monitoring circuit for monitoring a voltage between the contact of the first relay and the charging resistor; A second voltage monitoring circuit for monitoring the voltage between the contact of the first relay and the capacitor, and a first voltage driven by the voltage supplied from the input terminal triggered by the signal from the first voltage monitoring circuit. Relay driver circuit, a second relay having a contact in parallel with the charging resistor, and a second relay driven by a voltage supplied from an input terminal triggered by a signal from the second voltage monitoring circuit. And a driver circuit.

【０００５】また、本発明の別の発明による誤電圧印加
防止回路は、被電圧供給装置と電源装置との間に設けら
れコンデンサおよびこのコンデンサの充電用抵抗からな
る時定数回路と、上記コンデンサと上記充電用抵抗との
間に接点を設けた第１のリレーと、この第１のリレーの
接点と上記充電用抵抗との間の電圧を監視する第１の電
圧監視回路および第３の電圧監視回路と、上記第１の電
圧監視回路からの信号をトリガとし入力端子から供給さ
れる電圧によりドライブする第１のリレードライバ回路
と、上記充電用抵抗と並列に接点を設けた第２のリレー
と、上記第３の電圧監視回路からの信号をトリガとし入
力端子から供給される電圧によりドライブする第３のリ
レードライバ回路とを備えるものである。An erroneous voltage application prevention circuit according to another invention of the present invention is provided with a time constant circuit comprising a capacitor and a charging resistor for the capacitor provided between the voltage supply device and the power supply device, and the above capacitor. A first relay having a contact provided between the charging resistor and a first voltage monitoring circuit for monitoring a voltage between the contact of the first relay and the charging resistor and a third voltage monitoring circuit. A circuit, a first relay driver circuit that is triggered by a signal from the first voltage monitoring circuit and is driven by a voltage supplied from an input terminal, and a second relay that has a contact in parallel with the charging resistor. , And a third relay driver circuit that is driven by the voltage supplied from the input terminal by using the signal from the third voltage monitoring circuit as a trigger.

【０００６】また、本発明のさらに別の発明による誤電
圧印加防止回路は、被電圧供給装置と前記電源装置との
間に設けられコンデンサおよびこのコンデンサの充電用
抵抗からなる時定数回路と、上記コンデンサと上記充電
用抵抗との間に接点を設けた第１のリレーと、この第１
のリレーの接点と上記充電用抵抗との間の電圧を監視す
る第１の電圧監視回路と、上記第１のリレーの接点と上
記コンデンサとの間の電圧を監視する第２の電圧監視回
路と、上記第１の電圧監視回路からの信号をトリガとし
上記第１のリレーの接点と上記充電用抵抗との間から供
給される電圧によりドライブする第３のリレードライバ
回路と、上記充電用抵抗と並列に接点を設けた第２のリ
レーと、上記第２の電圧監視回路からの信号をトリガと
し上記第１のリレーの接点と上記コンデンサとの間から
供給される電圧によりドライブする第４のリレードライ
バ回路を備えるものである。An erroneous voltage application prevention circuit according to still another invention of the present invention is provided with a time constant circuit comprising a capacitor and a charging resistor for the capacitor provided between the voltage supply device and the power supply device. A first relay having a contact between the capacitor and the charging resistor;
A first voltage monitoring circuit for monitoring the voltage between the contact of the relay and the charging resistor, and a second voltage monitoring circuit for monitoring the voltage between the contact of the first relay and the capacitor. A third relay driver circuit that is triggered by a signal from the first voltage monitoring circuit and is driven by a voltage supplied between the contact of the first relay and the charging resistor; and the charging resistor. A second relay having contacts in parallel, and a fourth relay driven by a voltage supplied between the contact of the first relay and the capacitor, triggered by a signal from the second voltage monitoring circuit. A driver circuit is provided.

【０００７】また、本発明の別の発明による誤電圧印加
防止回路は、被電圧供給装置と前記電源装置との間に設
けられコンデンサおよびこのコンデンサの充電用抵抗か
らなる時定数回路と、上記コンデンサと上記充電用抵抗
との間に接点を設けた第１のリレーと、この第１のリレ
ーの接点と上記充電用抵抗との間の電圧を監視する第１
の電圧監視回路および第３の電圧監視回路と、上記第１
の電圧監視回路からの信号をトリガとし上記第１のリレ
ーの接点と上記充電用抵抗との間から供給される電圧に
よりドライブする第３のリレードライバ回路と、上記充
電用抵抗と並列に接点を設けた第２のリレーと、上記第
３の電圧監視回路からの信号をトリガとし上記第１のリ
レーと上記充電用抵抗との間から供給される電圧により
ドライブする第５のリレードライバ回路とを備えるもの
である。Further, an erroneous voltage application prevention circuit according to another invention of the present invention is provided with a time constant circuit consisting of a capacitor and a charging resistor for the capacitor provided between the voltage supply device and the power supply device, and the above capacitor. A first relay having a contact between the charging resistor and the charging resistor; and a first relay for monitoring a voltage between the contact of the first relay and the charging resistor.
Voltage monitoring circuit and third voltage monitoring circuit, and the first
And a third relay driver circuit that is driven by a voltage supplied from between the contact of the first relay and the charging resistor, using a signal from the voltage monitoring circuit as a trigger, and a contact in parallel with the charging resistor. A second relay provided and a fifth relay driver circuit which is triggered by a signal from the third voltage monitoring circuit and is driven by a voltage supplied between the first relay and the charging resistor. Be prepared.

【０００８】[0008]

【作用】本発明においては、低電圧（＋５Ｖ）か高電圧
（＋１２Ｖ）かを検出して、電子装置へ電源を供給する
リレーを開閉する。In the present invention, a low voltage (+ 5V) or a high voltage (+ 12V) is detected, and the relay that supplies power to the electronic device is opened or closed.

【０００９】[0009]

【実施例】図１は本発明による誤電圧印加防止回路を使
用した実施例の構成を示すブロック図である。この図１
において、１，２・・・４および７，８・・・１２は端
子である。そして、＋５Ｖ出力直流電源５，＋１２Ｖ出
力直流電源６から構成される直流電源装置１６と、論理
回路１３，誤電圧印加防止回路１５，直流ＦＡＮ１４か
ら構成される電子装置１７とから構成される。ＡＣは交
流電源を示し、Ｃはコンデンサ、Ｅ1およびＥ2は端子
１，２間および端子３，４間の各電位を示す。ここで、
論理回路１３は電源装置から電圧が供給される被電圧供
給装置であり、直流電源装置１６は電源装置である。1 is a block diagram showing the configuration of an embodiment using an erroneous voltage application prevention circuit according to the present invention. This Figure 1
In, 1, 2, ... 4 and 7, 8 ... 12 are terminals. The DC power supply device 16 includes a + 5V output DC power supply 5 and a + 12V output DC power supply 6, and an electronic device 17 including a logic circuit 13, an erroneous voltage application prevention circuit 15, and a DC FAN 14. AC represents an AC power source, C represents a capacitor, E 1 and E 2 represent potentials between terminals 1 and 2 and between terminals 3 and 4, respectively. here,
The logic circuit 13 is a voltage supply device to which a voltage is supplied from the power supply device, and the DC power supply device 16 is a power supply device.

【００１０】図２は本発明の一実施例を示す回路図で、
第１の発明の実施例を示すものである。この図２におい
て、Ｃはコンデンサ、Ｒ1 はこのコンデンサＣの充電用
抵抗で、これらは被電圧供給装置と電源装置との間に設
けられコンデンサおよびこのコンデンサの充電用抵抗か
らなる時定数回路を構成している。ＲＬ1 はコンデンサ
Ｃと充電用抵抗Ｒ1との間に接点ｒｌ1を設けたリレーで
ある。Ｒ2は抵抗、Ｚ1はツェナーダイオード、Ｒ3は抵
抗で、これらは直列に接続されリレーＲＬ1の接点ｒｌ1
と充電用抵抗Ｒ1との間の電圧を監視する第１の電圧監
視回路を構成している。Ｒ4は抵抗、Ｚ2はツェナーダイ
オード、Ｒ5 は抵抗で、これらは直列に接続されリレー
ＲＬ1の接点ｒｌ1とコンデンサＣとの間の電圧を監視す
る第２の電圧監視回路を構成している。Ｑ1はリレーＲ
Ｌ1にコレクタを接続したＮＰＮトランジスタで、この
リレーＲＬ1とＮＰＮトランジスタＱ1は上記第１の電圧
監視回路からの信号をトリガとし入力端子から供給され
る電圧によりドライブするリレードライバ回路を構成し
ている。ＲＬ2は充電用抵抗Ｒ1と並列に接点ｒｌ2 を設
けたリレー、Ｑ2はこのリレーＲＬ2にコレクタを接続し
たＮＰＮトランジスタで、このリレーＲＬ2とＮＰＮト
ランジスタＱ2は上記第２の電圧監視回路からの信号を
トリガとし入力端子から供給される電圧によりドライブ
するリレードライバ回路を構成している。ここで、抵抗
Ｒ3はＮＰＮトランジスタＱ1をノイズで誤ってＯＮさせ
ないためのものであり同様に抵抗Ｒ5はＮＰＮトランジ
スタＱ2を誤ってＯＮさせないためのものである。ま
た、Ｄ1およびＤ2はリレーＲＬ1およびリレーＲＬ2のホ
イーリングダイオードである。FIG. 2 is a circuit diagram showing an embodiment of the present invention.
1 shows an embodiment of the first invention. In FIG. 2, C is a capacitor, R 1 is a charging resistor for this capacitor C, and these are a time constant circuit consisting of a capacitor and a charging resistor for this capacitor provided between the voltage supply device and the power supply device. I am configuring. RL 1 is a relay in which a contact point rl 1 is provided between the capacitor C and the charging resistor R 1 . R 2 is a resistor, Z 1 is a zener diode, R 3 is a resistor, and these are connected in series and the contact rl 1 of the relay RL 1 is connected.
A first voltage monitoring circuit for monitoring the voltage between the charging resistor R 1 and the charging resistor R 1 is configured. R 4 is resistance, Z 2 is a Zener diode, R 5 is the resistance, they constitute a second voltage monitoring circuit for monitoring the voltage between the contact rl 1 and the capacitor C of the relay RL 1 are connected in series ing. Q 1 is a relay R
An NPN transistor having a collector connected to L 1 , and the relay RL 1 and the NPN transistor Q 1 form a relay driver circuit which is driven by the voltage supplied from the input terminal using the signal from the first voltage monitoring circuit as a trigger. ing. RL 2 is relay contact rl 2 provided in parallel with the charging resistor R 1, Q 2 are an NPN transistor with a collector connected to the relay RL 2, the relay RL 2 and the NPN transistor Q 2 is the second voltage The relay driver circuit is configured to be driven by the voltage supplied from the input terminal by using the signal from the monitoring circuit as a trigger. Here, the resistor R 3 is for preventing the NPN transistor Q 1 from being accidentally turned on by noise, and similarly, the resistor R 5 is for preventing the NPN transistor Q 2 from being accidentally turned on. D 1 and D 2 are wheeling diodes of the relays RL 1 and RL 2 .

【００１１】図３は本発明の他の実施例を示す回路図
で、第２の発明の実施例を示すものである。この図３に
おいて図２と同一符号のものは相当部分を示し、Ｒ6は
抵抗、Ｚ3はツェナーダイオード、Ｒ7は抵抗で、これら
は直列に接続されリレーＲＬ1の接点ｒｌ1と充電用抵抗
Ｒ1との間の電圧を監視する第３の電圧監視回路を構成
している。FIG. 3 is a circuit diagram showing another embodiment of the present invention, showing an embodiment of the second invention. In FIG 3 shows the the corresponding parts intended 2 and the same reference numerals, R 6 is the resistance, Z 3 is a Zener diode, in R 7 are resistors, for they are connected in series with the contact rl 1 of the relay RL 1 charge It constitutes a third voltage monitoring circuit for monitoring the voltage between the resistor R 1 .

【００１２】図４は本発明のさらに他の実施例を示す回
路図で、第３の発明の実施例を示すものである。この図
４において図１と同一符号のものは相当部分を示し、Ｒ
Ｌ3 はコンデンサＣと充電用抵抗Ｒ1との間に接点ｒｌ3
を設けたリレー、Ｒ8は抵抗、Ｚ4はツェナーダイオー
ド、Ｒ9は抵抗で、これらは直列に接続されリレーＲＬ3
の接点ｒｌ3と充電用抵抗Ｒ1との間の電圧を監視する第
１の電圧監視回路を構成している。Ｒ10は抵抗、Ｚ5は
ツェナーダイオード、Ｒ11 は抵抗で、これらは直列に
接続されリレーＲＬ3の接点ｒｌ3とコンデンサＣとの間
の電圧を監視する第２の電圧監視回路を構成している。
Ｑ3はコレクタをリレーＲＬ3に接続したＰＮＰトランジ
スタで、このＰＮＰトランジスタＱ3とリレーＲＬ3は第
１の電圧監視回路からの信号をトリガとしリレーＲＬ3
の接点ｒｌ3と充電用抵抗Ｒ1 との間から供給される電
圧によりドライブするリレードライバ回路を構成してい
る。ＲＬ4 は充電用抵抗Ｒ1と並列に接点ｒｌ4を設けた
リレー、Ｑ4はこのリレーＲＬ4にコレクタを接続したＰ
ＮＰトランジスタで、このＰＮＰトランジスタＱ4とリ
レーＲＬ4は第２の電圧監視回路からの信号をトリガと
しリレーＲＬ3の接点ｒｌ3とコンデンサＣとの間から供
給される電圧によりドライブするリレードライバ回路を
構成している。Ｄ3およびＤ4はリレーＲＬ3およびリレ
ーＲＬ4のホイーリングダイオードである。FIG. 4 is a circuit diagram showing still another embodiment of the present invention, which shows an embodiment of the third invention. In FIG. 4, the same reference numerals as those in FIG.
L 3 has a contact point rl 3 between the capacitor C and the charging resistor R 1.
, R 8 is a resistor, Z 4 is a Zener diode, R 9 is a resistor, and these are connected in series to relay RL 3
Constitutes a first voltage monitoring circuit for monitoring the voltage between the contact rl 3 and the charging resistor R 1 . R 10 is the resistance, Z 5 is a Zener diode, in R 11 is the resistance, they constitute a second voltage monitoring circuit for monitoring the voltage between the contacts rl 3 and the capacitor C of the relay RL 3 are connected in series ing.
Q 3 is a PNP transistor whose collector is connected to the relay RL 3 , and the PNP transistor Q 3 and the relay RL 3 use the signal from the first voltage monitoring circuit as a trigger to make the relay RL 3
The relay driver circuit is driven by the voltage supplied from between the contact rl 3 and the charging resistor R 1 . RL 4 is a relay having a contact rl 4 provided in parallel with the charging resistor R 1, and Q 4 is a P having a collector connected to this relay RL 4.
In NP transistor, the PNP transistor Q 4 and the relay RL 4 is a relay driver circuit for driving by a voltage supplied from between the second voltage signal from the monitoring circuit to a trigger contact rl 3 and the capacitor C of the relay RL 3 Is composed of. D 3 and D 4 are wheeling diodes of relay RL 3 and relay RL 4 .

【００１３】図５は本発明の他の実施例を示す回路図
で、第４の発明の実施例を示すものである。この図５に
おいて図１および図４と同一符号のものは相当部分を示
し、Ｒ12は抵抗、Ｚ6はツェナーダイオード、Ｒ13 は抵
抗で、これらは直列に接続されリレーＲＬ3の接点ｒｌ3
と充電用抵抗Ｒ1 との間の電圧を監視する第３の電圧監
視回路を構成している。ＲＬ5は充電用抵抗Ｒ1と並列に
接点ｒｌ5 を設けたリレー、Ｑ5はこのリレーＲＬ5にコ
レクタを接続したＰＮＰトランジスタで、このＰＮＰト
ランジスタＱ5とリレーＲＬ5は第３の電圧監視回路から
の信号をトリガとしリレーＲＬ5の接点ｒｌ5と充電用抵
抗Ｒ1 との間から供給される電圧によりドライブするリ
レードライバ回路を構成している。Ｄ5はリレーＲＬ5の
ボイーリングダイオードである。FIG. 5 is a circuit diagram showing another embodiment of the present invention, which shows an embodiment of the fourth invention. The 5 1 and 4 and those of the same symbols in the show a substantial portion, R 12 is the resistance, Z 6 is a Zener diode, in R 13 is the resistance, they contact rl 3 of the relay RL 3 are connected in series
A third voltage monitoring circuit that monitors the voltage between the charging resistor R 1 and the charging resistor R 1 is configured. RL 5 relay having a contact rl 5 in parallel with the charging resistor R 1, Q 5 is a PNP transistor having a collector connected to the relay RL 5, the PNP transistor Q 5 and the relay RL 5 third voltage monitoring constitute a relay driver circuit for driving by a voltage supplied from between the contact rl 5 of the relay RL 5 and trigger a signal from the circuit and the charging resistor R 1. D 5 is a boiling diode of the relay RL 5 .

【００１４】図６は図２および図４の動作説明に供する
タイムチャートで、図２および図４における電位Ｅ1 に
＋１２Ｖを投入したときの動作タイムチャートを示すも
のである。FIG. 6 is a time chart used for explaining the operation of FIGS. 2 and 4, and shows an operation time chart when +12 V is applied to the potential E 1 in FIGS. 2 and 4.

【００１５】図７は図２ないし図５の動作説明に供する
タイムチャートで、図２，図３，図４および図５におけ
る電位Ｅ1 に＋５Ｖを投入したときの動作タイムチャー
トを示すものである。FIG. 7 is a time chart used for explaining the operation of FIGS. 2 to 5, and shows an operation time chart when +5 V is applied to the potential E 1 in FIGS. 2, 3, 4, and 5. ..

【００１６】図８は図３および図５の動作説明に供する
タイムチャートで、図３および図５における電位Ｅ1 に
＋１２Ｖを投入したときの動作タイムチャートを示すも
のである。FIG. 8 is a time chart for explaining the operation of FIGS. 3 and 5, and shows an operation time chart when +12 V is applied to the potential E 1 in FIGS. 3 and 5.

【００１７】つぎに第１の発明について図１の端子９か
ら端子１へ，端子１０から端子２へ誤って接続し、端子
１，２間に＋１２Ｖの電圧が印加された場合について図
１と図２および図６を用いて説明する。まず、図６の時
刻ｔ0 において直流電源装置１６をオンしたとき、図６
に示すようにリレーＲＬ1の接点ｒｌ1は閉じており、リ
レーＲＬ2の接点ｒｌ2は開いている。つぎに、時刻ｔ1
において電位Ｅ1がＶ1（ＶBE2＋ＶZ2≒４．５Ｖ）に達
すると、Ｒ4→Ｚ2→Ｑ2のベースからエミッタに電流が
流れＮＰＮトランジスタＱ2がオンしリレーＲＬ2のコイ
ルに電流が流れ接点ｒｌ2が閉じる。つぎに時刻ｔ2 に
おいて電位Ｅ1がＶ2（ＶBE1＋ＶZ1≒５．５Ｖ）に達す
るとＲ2→Ｚ1→Ｑ1のベースからエミッタに電流が流れ
ＮＰＮトランジスタＱ1がオンしリレーＲＬ1のコイルに
電流が流れ接点ｒｌ1が開く。この接点ｒｌ1が開くとＲ
4→Ｚ2→Ｑ2 のベースからエミッタに電流が流れなくな
るためＮＰＮトランジスタＱ2 はＯＦＦしリレーＲＬ2
のコイルに電流が流れなくなり接点ｒｌ2は開く。した
がって、時刻ｔ0〜ｔ2の間はリレーＲＬ1の接点ｒｌ1が
オンしているため、電位Ｅ1に投入された電圧がそのま
ま電位Ｅ2 に出力することになるが図１の論理回路１３
を壊す電圧（約７Ｖ）には至らない。そして、時刻ｔ2
からｔ3までは、接点ｒｌ1 が開いているため電位Ｅ2
に電圧は出力されない。Next, regarding the first aspect of the present invention, in the case where the terminal 9 to the terminal 1 and the terminal 10 to the terminal 2 in FIG. 2 and FIG. 6. First, when the DC power supply 16 is turned on at time t 0 in FIG.
Contact rl 1 of the relay RL 1 as shown in is closed, contact rl 2 of the relay RL 2 is open. Next, time t 1
When the potential E 1 reaches V 1 (V BE2 + V Z2 ≈4.5 V), current flows from the base of R 4 → Z 2 → Q 2 to the emitter, the NPN transistor Q 2 is turned on and the coil of the relay RL 2 is turned on. A current flows and the contact rl 2 closes. Next, when the potential E 1 reaches V 2 (V BE1 + V Z1 ≈5.5 V) at time t 2 , a current flows from the base of R 2 → Z 1 → Q 1 to the emitter and the NPN transistor Q 1 is turned on to turn on the relay RL. A current flows through the coil of 1 and the contact rl 1 opens. When this contact point rl 1 opens, R
Since current does not flow from the base of 4 → Z 2 → Q 2 to the emitter, NPN transistor Q 2 is turned off and relay RL 2
No current flows through the coil of and the contact rl 2 opens. Therefore, since the contact rl 1 of the relay RL 1 is on between the times t 0 and t 2 , the voltage applied to the potential E 1 is directly output to the potential E 2 , but the logic circuit of FIG. Thirteen
Does not reach the voltage (about 7V) that destroys Then, time t 2
From the point to t 3 the contact point rl 1 is open and the potential E 2
No voltage is output to.

【００１８】つぎに、時刻ｔ3において直流電源装置１
６をオフし、時刻ｔ4において電位Ｅ1がＶ2まで下がる
とＲ2→Ｚ1→Ｑ1 のベースからエミッタに電流が流れな
くなり、ＮＰＮトランジスタＱ1がＯＦＦし、リレーＲ
Ｌ1のコイルに電流が流れなくなり接点ｒｌ1が閉じる。
この接点ｒｌ1が閉じると抵抗Ｒ1 とコンデンサＣの時
定数により電位Ｅ2の電位が上昇するが時刻ｔ5において
電位Ｅ2がＶ1まで達しないようにすることができるの
で、Ｒ4→Ｚ2→Ｑ2 のベースからエミッタに電流が流れ
ずＮＰＮトランジスタＱ2がオフしたままなのでリレー
ＲＬ2のコイルに電流は流れず接点ｒｌ2は開いたまま電
位Ｅ1の電圧が低下し、それとともに電位Ｅ2 の電圧も
低下し時刻ｔ6において０Ｖとなる。したがって、電位
Ｅ1に＋１２Ｖを投入したときは電位Ｅ2 に図１の論理
回路１３を壊す電圧（約７Ｖ）を印加してしまうことは
ない。Next, at time t 3 , the DC power supply 1
6 is turned off, and when the potential E 1 drops to V 2 at time t 4 , no current flows from the base of R 2 → Z 1 → Q 1 to the emitter, the NPN transistor Q 1 is turned off, and the relay R
No current flows through the coil of L 1 and the contact rl 1 closes.
When this contact rl 1 is closed, the potential of the potential E 2 rises due to the time constant of the resistor R 1 and the capacitor C, but it is possible to prevent the potential E 2 from reaching V 1 at time t 5 , so that R 4 → Since no current flows from the base of Z 2 → Q 2 to the emitter and the NPN transistor Q 2 remains off, no current flows to the coil of the relay RL 2 and the voltage of the potential E 1 drops while the contact rl 2 remains open. At the same time, the voltage of the electric potential E 2 drops and becomes 0 V at time t 6 . Therefore, it never results in applying a voltage (approximately 7V) breaking logic circuit 13 of FIG. 1 to a potential E 2 is when charged with + 12V to the potential E 1.

【００１９】つぎに、図１の端子７から端子１へ，端子
８から端子２へ正常に接続し、端子１，２間に＋５Ｖの
電圧が印加された場合について図１，図２および図７を
用いて説明する。まず、図７の時刻ｔ0 において直流電
源装置１６をオンしたとき、図７に示すようにリレーＲ
Ｌ1の接点ｒｌ1は閉じており、リレーＲＬ2の接点ｒｌ2
は開いている。つぎに、時刻ｔ1において電位Ｅ1がＶ1
（ＶBE2＋ＶZ2≒４．５Ｖ）に達すると、Ｒ4→Ｚ2→Ｑ2
のベースからエミッタに電流が流れＮＰＮトランジス
タＱ2がＯＮし、リレーＲＬ2のコイルに電流が流れ接点
ｒｌ2 が閉じる。つぎに、時刻ｔ2において直流電源装
置１６をオフし時刻ｔ3において電位Ｅ1がＶ1まで下が
るとＲ4→Ｚ2→Ｑ2のベースからエミッタに電流が流れ
なくなりＮＰＮトランジスタＱ2がオフし、リレーＲＬ2
のコイルに電流が流れなくなり接点ｒｌ2が開き、その
接点ｒｌ2が開いたまま電位Ｅ1 の電圧が低下しそれと
ともに電位Ｅ2の電圧も低下し、時刻ｔ4において０Ｖと
なる。したがって、電位Ｅ1 に＋５Ｖを投入した時は電
位Ｅ2に電位Ｅ1と同レベルの電圧が印加され図１の論理
回路１３へ正常に電圧を供給することができる。Next, the case where the terminal 7 is normally connected to the terminal 1 and the terminal 8 is connected to the terminal 2 in FIG. 1 and a voltage of +5 V is applied between the terminals 1 and 2 is shown in FIGS. Will be explained. First, when the DC power supply device 16 is turned on at time t 0 in FIG. 7, as shown in FIG.
The contact rl 1 of L 1 is closed and the contact rl 2 of the relay RL 2 is closed.
Is open. Next, at time t 1 , the potential E 1 changes to V 1
When (V BE2 + V Z2 ≈4.5 V) is reached, R 4 → Z 2 → Q 2
Of NPN transistor Q 2 current flows is turned ON from the base to the emitter, current flows through the coil of the relay RL 2 contact rl 2 is closed. Next, in the off and the time t 3 the DC power supply 16 at time t 2 drops potential E 1 until V 1 when R 4 → Z 2 → Q current no longer flows from the second base to the emitter NPN transistor Q 2 is turned off Relay RL 2
No current flows through the coil of the above, the contact rl 2 opens, and the voltage of the electric potential E 1 decreases while the contact rl 2 remains open, and the voltage of the electric potential E 2 also decreases to 0V at time t 4 . Therefore, it is possible to supply a voltage normally to the logic circuit 13 of the potential E 1 voltage having the same level is applied and Figure 1 to a potential E 2 when charged with + 5V to the potential E 1.

【００２０】つぎに第２の発明について図１の端子９か
ら端子１へ，端子１０から端子２へ誤って接続し、端子
１，２間に＋１２Ｖの電圧が印加された場合について図
１，図３および図８を用いて説明する。まず、時刻ｔ0
において直流電源装置１６をオンしたとき、図８に示す
ようにリレーＲＬ1の接点ｒｌ1は閉じており、リレーＲ
Ｌ2の接点ｒｌ2は開いている。つぎに、時刻ｔ1におい
てＥ1がＶ1（ＶBE2＋ＶZ2≒４．５Ｖ）に達すると、Ｒ4
→Ｚ2→Ｑ2のベースからエミッタに電流が流れＮＰＮト
ランジスタＱ2 がオンし、リレーＲＬ2のコイルに電流
が流れ接点ｒｌ2が閉じる。つぎに時刻ｔ2 においてＥ1
がＶ2（ＶBE1＋ＶZ1≒５．５Ｖ）に達すると、Ｒ2→Ｚ1
→Ｑ1のベースからエミッタに電流が流れＮＰＮトラン
ジスタＱ1がオンしリレーＲＬ1のコイルに電流が流れ接
点ｒｌ1が開く。したがって、時刻ｔ0〜ｔ2の間は接点
ｒｌ1がオンしているため、Ｅ1に投入された電圧がその
ままＥ2に出力することになるが図１の論理回路１３を
壊す電圧（約７Ｖ）には至らない。そして、時刻ｔ2か
らｔ3までは、接点ｒｌ1が開いているため点Ｅ2に電圧
は出力されない。Next, regarding the second invention, in the case where the terminals 9 to 1 and the terminals 10 to 2 in FIG. 1 are erroneously connected and a voltage of +12 V is applied between the terminals 1 and 2, FIG. 3 and FIG. 8. First, time t 0
In case you turn on the DC power supply 16, the contact rl 1 of the relay RL 1 as shown in FIG. 8 is closed, relay R
The contact rl 2 of L 2 is open. Next, when E 1 reaches V 1 (V BE2 + V Z2 ≈4.5 V) at time t 1 , R 4
Current flows from the base of → Z 2 → Q 2 to the emitter, the NPN transistor Q 2 is turned on, current flows to the coil of the relay RL 2 , and the contact rl 2 is closed. Next, at time t 2 , E 1
Reaches V 2 (V BE1 + V Z1 ≈5.5V), R 2 → Z 1
→ Current flows from the base of Q 1 to the emitter, the NPN transistor Q 1 is turned on, current flows to the coil of the relay RL 1 , and the contact rl 1 opens. Thus, since during the time t 0 ~t 2 and contact rl 1 is turned on, but so that the voltage charged into the E 1 is output to the E 2 voltage (about breaking logic circuit 13 of FIG. 1 7V) is not reached. From time t 2 to time t 3 , no voltage is output to the point E 2 because the contact rl 1 is open.

【００２１】つぎに、時刻ｔ3において直流電源装置１
６をオフし、時刻ｔ4において電位Ｅ1 がＶ2まで下がる
とＲ2→Ｚ1→Ｑ1のベースからエミッタに電流が流れな
くなり、ＮＰＮトランジスタＱ1がオフし、リレーＲＬ1
のコイルに電流が流れなくなり接点ｒｌ1が閉じる。こ
の接点ｒｌ1が閉じると抵抗Ｒ1 とコンデンサＣの時定
数により電位Ｅ2の電圧が上昇するが時刻ｔ5において電
位Ｅ2がＶ1まで達しないようにすることができるので、
Ｒ4→Ｚ2→Ｑ2 のベースからエミッタに電流が流れずＮ
ＰＮトランジスタＱ2がオフしたままなのでリレーＲＬ2
のコイルに電流は流れず接点ｒｌ2は開いたまま電位Ｅ1
の電圧が低下し、それとともに電位Ｅ2 の電圧も低下し
時刻ｔ6において０Ｖとなる。したがって、電位Ｅ1に＋
１２Ｖを投入したときは電位Ｅ2 に図１の論理回路１３
を壊す電圧（約７Ｖ）を印加してしまうことはない。Next, at time t 3 , the DC power supply 1
6 is turned off, and when the potential E 1 drops to V 2 at time t 4 , no current flows from the base of R 2 → Z 1 → Q 1 to the emitter, the NPN transistor Q 1 is turned off, and the relay RL 1
No current flows through the coil of and the contact rl 1 closes. When this contact rl 1 is closed, the voltage of the potential E 2 rises due to the time constant of the resistor R 1 and the capacitor C, but it is possible to prevent the potential E 2 from reaching V 1 at time t 5 .
No current flows from the base of R 4 → Z 2 → Q 2 to the emitter N
Since PN transistor Q 2 remains off, relay RL 2
Current does not flow in the coil of and the contact point rl 2 remains open and the potential E 1
Voltage decreases, and the voltage of the electric potential E 2 also decreases, and becomes 0 V at time t 6 . Therefore, the potential E 1 is +
When 12V is applied, the potential E 2 is set to the logic circuit 13 of FIG.
The voltage (about 7V) that destroys the voltage is not applied.

【００２２】つぎに図１の端子７から端子１へ，端子８
から端子２へ正常に接続し、端子１，２間に＋５Ｖの電
圧が印加された場合について図１，図２および図７を用
いて説明する。まず、図７の時刻ｔ0 において直流電源
装置１６をオンしたとき、図７に示すようにリレーＲＬ
1の接点ｒｌ1は閉じており、リレーＲＬ2の接点ｒｌ2は
開いている。つぎに、時刻ｔ1において電位Ｅ1がＶ
1（ＶBE2＋ＶZ2≒４．５Ｖ）に達すると、Ｒ4→Ｚ2→Ｑ
2 のベースからエミッタに電流が流れＮＰＮトランジス
タＱ2がオンし、リレーＲＬ2のコイルに電流が流れ接点
ｒｌ2 が閉じる。Next, from terminal 7 to terminal 1 in FIG.
1 to 2 and the case where a voltage of +5 V is applied between the terminals 1 and 2 will be described with reference to FIGS. First, when the DC power supply device 16 is turned on at time t 0 in FIG. 7, as shown in FIG.
Contact rl 1 1 is closed, the contact rl 2 of the relay RL 2 is open. Next, at time t 1 , the potential E 1 is V
When 1 (V BE2 + V Z2 ≈4.5 V) is reached, R 4 → Z 2 → Q
A current flows from the base of 2 to the emitter, the NPN transistor Q 2 is turned on, a current flows to the coil of the relay RL 2 , and the contact rl 2 is closed.

【００２３】つぎに、時刻ｔ2において直流電源装置１
６をオフし時刻ｔ3において電位Ｅ1がＶ1まで下がると
Ｒ4→Ｚ2→Ｑ2のベースからエミッタに電流が流れなく
なりＮＰＮトランジスタＱ2がオフし、リレーＲＬ2のコ
イルに電流が流れなくなり接点ｒｌ2が開き、その接点
ｒｌ2が開いたまま電位Ｅ1 の電圧が低下しそれととも
に電位Ｅ2の電圧も低下し、時刻ｔ4において０Ｖとな
る。したがって、電位Ｅ1 に＋５Ｖを投入した時は電位
Ｅ2に電位Ｅ1と同レベルの電圧が印加され図１の論理回
路１３へ正常に電圧を供給することができる。Next, at time t 2 , the DC power supply device 1
When 6 is turned off and the potential E 1 drops to V 1 at time t 3 , no current flows from the base of R 4 → Z 2 → Q 2 to the emitter, the NPN transistor Q 2 is turned off, and the current of the coil of the relay RL 2 is reduced. The flow stops and the contact rl 2 opens, the voltage of the electric potential E 1 decreases while the contact rl 2 remains open, and the voltage of the electric potential E 2 also decreases to 0 V at time t 4 . Therefore, it is possible to supply a voltage normally to the logic circuit 13 of the potential E 1 voltage having the same level is applied and Figure 1 to a potential E 2 when charged with + 5V to the potential E 1.

【００２４】つぎに第３の発明について図１の端子９か
ら端子１へ，端子１０から端子２へ誤って接続し、端子
１，２間に＋１２Ｖの電圧が印加された場合について図
１，図４および図６を用いて説明する。まず、図６の時
刻ｔ0 において直流電源装置１６をオンしたとき、図６
に示すようにリレーＲＬ3の接点ｒｌ3は閉じており、リ
レーＲＬ4の接点ｒｌ4は開いている。つぎに、時刻ｔ1
において電位Ｅ1がＶ1（ＶBE4＋ＶZ4≒４．５Ｖ）に達
すると、ＰＮＰトランジスタＱ4のエミッタからベース
→Ｚ5→Ｒ11に電流が流れＰＮＰトランジスタＱ4がオン
し、リレーＲＬ4のコイルに電流が流れ接点ｒｌ4 が閉
じる。つぎに、時刻ｔ2において電位Ｅ1がＶ2（ＶBE3＋
ＶZ3≒５．５Ｖ）に達すると、ＰＮＰトランジスタＱ3
のエミッタからベース→Ｚ4→Ｒ9 に電流が流れＰＮＰ
トランジスタＱ3がオンしリレーＲＬ3のコイルに電流が
流れ接点ｒｌ3 が開く。この接点ｒｌ3が開くとＰＮＰ
トランジスタＱ4のエミッタからベース→Ｚ5→Ｒ11に電
流が流れなくなるためＰＮＰトランジスタＱ4はオフし
リレーＲＬ4のコイルに電流が流れなくなり接点ｒｌ4は
開く。したがって、時刻ｔ0〜ｔ2 の間は接点ｒｌ3がオ
ンしているため、Ｅ1に投入された電圧がそのまま電位
Ｅ2 に出力することになるが、図１の論理回路１３を壊
す電圧（約７Ｖ）には至らない。Next, regarding the third aspect of the present invention, in the case where the terminal 9 to the terminal 1 and the terminal 10 to the terminal 2 in FIG. 1 are erroneously connected and a voltage of +12 V is applied between the terminals 1 and 2, FIG. 4 and FIG. 6. First, when the DC power supply 16 is turned on at time t 0 in FIG.
Contact rl 3 of the relay RL 3 as shown in the closed and contact rl 4 of the relay RL 4 is open. Next, time t 1
When the potential E 1 reaches V 1 (V BE4 + V Z4 ≈4.5 V) at, the current flows from the emitter of the PNP transistor Q 4 to the base → Z 5 → R 11 , the PNP transistor Q 4 is turned on, and the relay RL 4 An electric current flows through the coil and the contact rl 4 closes. Next, at time t 2 , the potential E 1 changes to V 2 (V BE3 +
V Z3 ≈ 5.5 V), the PNP transistor Q 3
Current flows from the emitter of the base to the base → Z 4 → R 9
The transistor Q 3 turns on, current flows through the coil of the relay RL 3 , and the contact rl 3 opens. When this contact rl 3 opens, PNP
Since no current flows from the emitter of the transistor Q 4 to the base → Z 5 → R 11 , the PNP transistor Q 4 is turned off and no current flows to the coil of the relay RL 4 , and the contact rl 4 is opened. Therefore, since the contact rl 3 is on between the times t 0 and t 2 , the voltage applied to E 1 is directly output to the potential E 2 , but the voltage that destroys the logic circuit 13 in FIG. It does not reach (about 7V).

【００２５】つぎに、時刻ｔ2から時刻ｔ3までは、リレ
ーＲＬ3の接点ｒｌ3が開いているため電位Ｅ2に電圧は
出力されない。つぎに、時刻ｔ3において直流電源装置
１６をオフし時刻ｔ4において電位Ｅ1がＶ2まで下がる
とＰＮＰトランジスタＱ3のエミッタからベース→Ｚ4→
Ｒ9に電流が流れなくなりＰＮＰトランジスタＱ3 がオ
フし、リレーＲＬ3のコイルに電流が流れなくなり接点
ｒｌ3が閉じる。この接点ｒｌ3が閉じると抵抗Ｒ1とコ
ンデンサＣの時定数により電位Ｅ2 の電圧が上昇するが
時刻ｔ5において電位Ｅ2がＶ1 まで達しないようにする
ことができるのでＰＮＰトランジスタＱ4のエミッタか
らベース→Ｚ5→Ｒ11に電流が流れずＰＮＰトランジス
タＱ4がオフしたままなのでリレーＲＬ4のコイルに電流
は流れず接点ｒｌ 4は開いたまま電位Ｅ1の電圧が低下
し、それとともに電位Ｅ2 の電圧も低下し時刻ｔ6 にお
いて０Ｖとなる。したがって、電位Ｅ1 に＋１２Ｖを投
入したときは電位Ｅ2 に図１の論理回路１３を壊す電圧
（約７Ｖ）を印加してしまうことはない。Next, time t2From time t3Until the release
-RL3Contact point rl3Is open so the potential E2Voltage is
No output. Next, time t3DC power supply at
Turn off 16 and time tFourAt the potential E1Is V2Go down
And PNP transistor Q3From the emitter to the base → ZFour→
R9No current flows to the PNP transistor Q3 Is o
Turn off and relay RL3No current flows through the coil of the contact
rl3Closes. This contact point rl3Is closed and resistance R1And
Potential E depending on the time constant of capacitor C2 Voltage of
Time tFiveAt the potential E2Is V1 Not reach
PNP transistor QFourThe emitter of
Bass → ZFive→ R11Current does not flow to the PNP transistor
QFourIs off so relay RLFourCurrent in the coil
Does not flow contact rl FourIs open and potential E1Voltage drops
And with it the potential E2 Voltage also drops and time t6 To
Becomes 0V. Therefore, the potential E1 Throw + 12V to
Potential E when turned on2 The voltage that destroys the logic circuit 13 of FIG.
(About 7V) is never applied.

【００２６】つぎに、図１の端子７から端子１へ，端子
８から端子２へ正常に接続し、端子１，２間に＋５Ｖの
電圧が印加された場合について図１，図４および図７を
用いて説明する。まず、図７の時刻ｔ0 において直流電
源装置１６をオンしたとき、図７に示すようにリレーＲ
Ｌ3の接点ｒｌ3は閉じており、リレーＲＬ4の接点ｒｌ4
は開いている。つぎに、時刻ｔ1において電位Ｅ1がＶ1
（ＶBE4＋ＶZ5≒４．５Ｖ）に達するとＰＮＰトランジ
スタＱ4のエミッタからベース→Ｚ5→Ｒ11に電流が流れ
ＰＮＰトランジスタＱ4がオンし、リレーＲＬ4のコイル
に電流が流れ接点ｒｌ4 が閉じる。つぎに、時刻ｔ2に
おいて直流電源装置１６をオフし時刻ｔ3において電位
Ｅ1がＶ1まで下がるとＰＮＰトランジスタＱ4のエミッ
タからベース→Ｚ5→Ｒ11 に電流が流れなくなりＰＮＰ
トランジスタＱ4がオフし、リレーＲＬ4のコイルに電流
が流れなくなり接点ｒｌ4が開いたまま電位Ｅ1の電圧が
低下しそれとともに電位Ｅ2の電圧も低下し、時刻ｔ4に
おいて０Ｖとなる。したがって、電位Ｅ1 に＋５Ｖを投
入したときは電位Ｅ2に電位Ｅ1と同レベルの電圧が印加
され図１の論理回路１３へ正常に電圧を供給することが
できる。Next, the case where the terminal 7 is normally connected to the terminal 1 and the terminal 8 is connected to the terminal 2 in FIG. 1 and a voltage of +5 V is applied between the terminals 1 and 2 is shown in FIGS. Will be explained. First, when the DC power supply device 16 is turned on at time t 0 in FIG. 7, as shown in FIG.
The contact rl 3 of L 3 is closed, and the contact rl 4 of the relay RL 4 is closed.
Is open. Next, at time t 1 , the potential E 1 changes to V 1
When (V BE4 + V Z5 ≈4.5 V) is reached, a current flows from the emitter of the PNP transistor Q 4 to the base → Z 5 → R 11 , the PNP transistor Q 4 is turned on, and a current flows to the coil of the relay RL 4 to make contact rl. 4 closes. Then, when the potential E 1 at time t 3 to turn off the DC power supply 16 at time t 2 falls to V 1 base from the emitter of the PNP transistor Q 4 → Z 5 → PNP no current flows to R 11
The transistor Q 4 turns off, no current flows through the coil of the relay RL 4 , the voltage of the electric potential E 1 decreases while the contact rl 4 remains open, and the voltage of the electric potential E 2 also decreases to 0 V at time t 4 . .. Therefore, it is possible to supply a voltage normally to the logic circuit 13 of the potential E 1 voltage having the same level is applied and Figure 1 to a potential E 2 is when charged with + 5V to the potential E 1.

【００２７】つぎに第４の発明について図１の端子９か
ら端子１へ，端子１０から端子２へ誤って接続し、端子
１，２間に＋１２Ｖの電圧が印加された場合について図
１，図５および図８を用いて説明する。まず、図８の時
刻ｔ0 において直流電源装置１６をオンしたとき、図８
に示すようにリレーＲＬ3の接点ｒｌ3は閉じており、リ
レーＲＬ5の接点ｒｌ5は開いている。つぎに、時刻ｔ1
において電位Ｅ1がＶ1（ＶBE5＋ＶZ6≒４．５Ｖ）に達
すると、ＰＮＰトランジスタＱ5のエミッタからベース
→Ｚ6→Ｒ13に電流が流れＰＮＰトランジスタＱ5がオン
し、リレーＲＬ5のコイルに電流が流れ接点ｒｌ5 が閉
じる。つぎに、時刻ｔ2において電位Ｅ1がＶ2（ＶBE3＋
ＶZ4≒５．５Ｖ）に達すると、ＰＮＰトランジスタＱ3
のエミッタからベース→Ｚ4→Ｒ9 に電流が流れＰＮＰ
トランジスタＱ3がオンしリレーＲＬ3のコイルに電流が
流れ接点ｒｌ3 が開く。したがって、時刻ｔ0〜ｔ2の間
はリレーＲＬ3の接点ｒｌ3がオンしているため、電位Ｅ
1に投入された電圧がそのまま電位Ｅ2に出力することに
なるが図１の論理回路１３を壊す電圧（約７Ｖ）には至
らない。そして、時刻ｔ2からｔ3までは、リレーＲＬ3
の接点ｒｌ3が開いているため電位Ｅ2 に電圧は出力さ
れない。Next, regarding the fourth aspect of the present invention, when the terminal 9 and the terminal 1 and the terminal 10 and the terminal 2 in FIG. 1 are erroneously connected and a voltage of +12 V is applied between the terminals 1 and 2, FIG. 5 and FIG. 8. First, when the DC power supply 16 is turned on at time t 0 in FIG.
It is closed contact rl 3 of the relay RL 3, as shown in, the contact rl 5 of the relay RL 5 is open. Next, time t 1
When the potential E 1 reaches V 1 (V BE5 + V Z6 ≈4.5 V) at, the current flows from the emitter of the PNP transistor Q 5 to the base → Z 6 → R 13 , the PNP transistor Q 5 is turned on, and the relay RL 5 A current flows through the coil of and the contact rl 5 closes. Next, at time t 2 , the potential E 1 changes to V 2 (V BE3 +
V Z4 ≈ 5.5 V), the PNP transistor Q 3
Current flows from the emitter of the base to the base → Z 4 → R 9
The transistor Q 3 turns on, current flows through the coil of the relay RL 3 , and the contact rl 3 opens. Thus, between times t 0 ~t 2 for contact rl 3 of the relay RL 3 is turned on, the potential E
Although the voltage applied to 1 is output as it is to the potential E 2 , it does not reach the voltage (about 7 V) that destroys the logic circuit 13 of FIG. Then, from time t 2 to t 3 , the relay RL 3
Since the contact point rl 3 of is open, no voltage is output to the potential E 2 .

【００２８】つぎに、時刻ｔ3において直流電源装置１
６をオフし時刻ｔ4において電位Ｅ1がＶ2まで下がると
ＰＮＰトランジスタＱ3のエミッタからベース→Ｚ4→Ｒ
9に電流が流れなくなりＰＮＰトランジスタＱ3がオフ
し、リレーＲＬ3のコイルに電流が流れなくなり接点ｒ
ｌ3が閉じる。この接点ｒｌ3が閉じると抵抗Ｒ1 とコン
デンサＣの時定数により電位Ｅ2の電圧が上昇するが時
刻ｔ5において電位Ｅ2がＶ1まで達しないようにするこ
とができるのでＰＮＰトランジスタＱ5 のエミッタから
ベース→Ｚ6→Ｒ13に電流が流れずＰＮＰトランジスタ
Ｑ5がオフしたままなのでリレーＲＬ5のコイルに電流は
流れず接点ｒｌ4は開いたまま電位Ｅ1 の電圧が低下
し、それとともに電位Ｅ2の電圧も低下し時刻ｔ6におい
て０Ｖとなる。したがって、電位Ｅ1 に＋１２Ｖを投入
したときは電位Ｅ2 に図１の論理回路１３を壊す電圧
（約７Ｖ）を印加してしまうことはない。Next, at time t 3 , the DC power supply 1
When 6 is turned off and the potential E 1 drops to V 2 at time t 4 , the emitter of the PNP transistor Q 3 changes from base to Z 4 → R.
No current flows through 9 , PNP transistor Q 3 turns off, and no current flows through the coil of relay RL 3 and contact r
l 3 closes. When the contact rl 3 is closed, the voltage of the potential E 2 rises due to the time constant of the resistor R 1 and the capacitor C, but it is possible to prevent the potential E 2 from reaching V 1 at time t 5 , so the PNP transistor Q 5 Since no current flows from the emitter of the base to Z 6 → R 13 and the PNP transistor Q 5 remains off, no current flows to the coil of the relay RL 5 and the voltage of the potential E 1 drops while the contact rl 4 remains open. Along with that, the voltage of the potential E 2 also decreases and becomes 0 V at time t 6 . Therefore, it never results in applying a voltage (approximately 7V) breaking logic circuit 13 of FIG. 1 to a potential E 2 is when charged with + 12V to the potential E 1.

【００２９】つぎに、図１の端子７から端子１へ，端子
８から端子２へ正常に接続し、端子１，２間に＋５Ｖの
電圧が印加された場合について図１，図５および図７を
用いて説明する。まず、図７の時刻ｔ0 において直流電
源装置１６をオンしたとき、図７に示すようにリレーＲ
Ｌ3の接点ｒｌ3は閉じており、リレーＲＬ5の接点ｒｌ5
は開いている。つぎに、時刻ｔ1において電位Ｅ1がＶ1
（ＶBE5＋ＶZ6≒４．５Ｖ）に達するとＰＮＰトランジ
スタのエミッタからベース→Ｚ6→Ｒ13 に電流が流れＰ
ＮＰトランジスタＱ5がオンし、リレーＲＬ5のコイルに
電流が流れ接点ｒｌ5 が閉じる。つぎに、時刻ｔ2にお
いて直流電源装置１６をオフし時刻ｔ3において電位Ｅ1
がＶ1まで下がるとＰＮＰトランジスタＱ5のエミッタか
らベース→Ｚ6→Ｒ13 に電流が流れなくなりＰＮＰトラ
ンジスタＱ5がオフし、リレーＲＬ5のコイルに電流が流
れなくなり接点ｒｌ5が開いたまま電位Ｅ1の電圧が低下
しそれとともに電位Ｅ2の電圧も低下し、時刻ｔ4におい
て０Ｖとなる。したがって、電位Ｅ1 に＋５Ｖを投入し
たときは電位Ｅ2に電位Ｅ1と同レベルの電圧が印加され
図１の論理回路１３へ正常に電圧を供給することができ
る。Next, the case where the terminal 7 is normally connected to the terminal 1 and the terminal 8 is connected to the terminal 2 in FIG. 1 and a voltage of +5 V is applied between the terminals 1 and 2 is shown in FIGS. Will be explained. First, when the DC power supply device 16 is turned on at time t 0 in FIG. 7, as shown in FIG.
The contact rl 3 of L 3 is closed, and the contact rl 5 of the relay RL 5 is closed.
Is open. Next, at time t 1 , the potential E 1 changes to V 1
When (V BE5 + V Z6 ≈4.5 V) is reached, current flows from the emitter of the PNP transistor to the base → Z 6 → R 13 P
The NP transistor Q 5 is turned on, current flows through the coil of the relay RL 5 , and the contact rl 5 is closed. Next, at time t 2 , the DC power supply 16 is turned off, and at time t 3 , the potential E 1
When the voltage drops to V 1 , current does not flow from the emitter of the PNP transistor Q 5 to the base → Z 6 → R 13 and the PNP transistor Q 5 turns off, current does not flow to the coil of the relay RL 5 and the contact rl 5 remains open. The voltage of the electric potential E 1 decreases, and the voltage of the electric potential E 2 decreases accordingly, and becomes 0 V at time t 4 . Therefore, it is possible to supply a voltage normally to the logic circuit 13 of the potential E 1 voltage having the same level is applied and Figure 1 to a potential E 2 is when charged with + 5V to the potential E 1.

【００３０】[0030]

【発明の効果】以上説明したように本発明は、低電圧
（＋５Ｖ）か高電圧（＋１２Ｖ）かを検出して、電子装
置へ電源を供給するリレーを開閉するようにしたので、
電子装置の低電圧（＋５Ｖ）入力部へ高電圧（＋１２
Ｖ）供給用ケーブルを誤って接続してしまっても、高電
圧（＋１２Ｖ）を印加し、電子装置を壊してしまうこと
を防ぐことができる効果がある。このように本発明によ
れば、電子装置への供給電圧レベルを検出して、低電圧
入力部に誤って高電圧供給用ケーブルを接続してしまっ
ても、高電圧が印加されず、電子装置を保護することが
できるという効果を有する。As described above, the present invention detects the low voltage (+ 5V) or the high voltage (+ 12V) and opens and closes the relay that supplies power to the electronic device.
High voltage (+ 12V) to low voltage (+ 5V) input of electronic device
V) Even if the supply cable is mistakenly connected, there is an effect that a high voltage (+ 12V) is applied and the electronic device can be prevented from being broken. As described above, according to the present invention, even if the supply voltage level to the electronic device is detected and the high voltage supply cable is mistakenly connected to the low voltage input portion, the high voltage is not applied, and the electronic device is not applied. Has the effect of being able to protect.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明による誤電圧印加防止回路を使用した実
施例の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of an embodiment using an erroneous voltage application prevention circuit according to the present invention.

【図２】本発明の一実施例を示すブロック図である。FIG. 2 is a block diagram showing an embodiment of the present invention.

【図３】本発明の他の実施例を示すブロック図である。FIG. 3 is a block diagram showing another embodiment of the present invention.

【図４】本発明のさらに他の実施例を示すブロック図で
ある。FIG. 4 is a block diagram showing still another embodiment of the present invention.

【図５】本発明の他の実施例を示すブロック図である。FIG. 5 is a block diagram showing another embodiment of the present invention.

【図６】図２および図４の動作説明に供するタイムチャ
ートである。FIG. 6 is a time chart used to explain the operation of FIGS. 2 and 4.

【図７】図２，図３，図４および図５の動作説明に供す
るタイムチャートである。FIG. 7 is a time chart used for explaining the operation of FIGS. 2, 3, 4, and 5.

【図８】図３および図５の動作説明に供するタイムチャ
ートである。FIG. 8 is a time chart used for explaining the operation of FIGS. 3 and 5.

【符号の説明】[Explanation of symbols]

５ ＋５Ｖ出力直流電源 ６ ＋１２Ｖ出力直流電源 １３ 論理回路 １４ 直流ＦＡＮ １５ 誤電圧印加防止回路 １６ 直流電源装置 １７ 電子装置 ＲＬ1〜ＲＬ5 リレー Ｑ1，Ｑ2 ＮＰＮトランジスタ Ｑ3〜Ｑ5 ＰＮＰトランジスタ Ｚ1〜Ｚ5 ツェナーダイオード Ｒ1〜Ｒ13 抵抗 Ｃ コンデンサ5 + 5V output DC power supply 6 + 12V output DC power supply 13 Logic circuit 14 DC FAN 15 False voltage application prevention circuit 16 DC power supply device 17 Electronic device RL 1 to RL 5 Relay Q 1 , Q 2 NPN transistor Q 3 to Q 5 PNP transistor Z 1 to Z 5 Zener diode R 1 to R 13 resistance C capacitor

Claims (4)

【特許請求の範囲】[Claims] 【請求項１】 電源装置から電圧が供給される被電圧供
給装置を保護する誤電圧印加防止回路であって、前記被
電圧供給装置と前記電源装置との間に設けられコンデン
サおよびこのコンデンサの充電用抵抗からなる時定数回
路と、前記コンデンサと前記充電用抵抗との間に接点を
設けた第１のリレーと、この第１のリレーの接点と前記
充電用抵抗との間の電圧を監視する第１の電圧監視回路
と、前記第１のリレーの接点と前記コンデンサとの間の
電圧を監視する第２の電圧監視回路と、前記第１の電圧
監視回路からの信号をトリガとし入力端子から供給され
る電圧によりドライブする第１のリレードライバ回路
と、前記充電用抵抗と並列に接点を設けた第２のリレー
と、前記第２の電圧監視回路からの信号をトリガとし入
力端子から供給される電圧によりドライブする第２のリ
レードライバ回路とを備えることを特徴とする誤電圧印
加防止回路。1. A erroneous voltage application prevention circuit for protecting a voltage-supplied device to which a voltage is supplied from a power supply device, the capacitor being provided between the voltage-supplied device and the power supply device, and charging of the capacitor. Constant circuit consisting of a resistor for resistance, a first relay having a contact between the capacitor and the resistor for charging, and a voltage between the contact of the first relay and the resistor for charging are monitored. From a first voltage monitoring circuit, a second voltage monitoring circuit that monitors the voltage between the contact of the first relay and the capacitor, and a signal from the first voltage monitoring circuit as a trigger from the input terminal. A first relay driver circuit driven by the supplied voltage, a second relay having a contact in parallel with the charging resistor, and a signal from the second voltage monitoring circuit as a trigger are supplied from an input terminal. Ru An erroneous voltage application prevention circuit comprising: a second relay driver circuit driven by a voltage. 【請求項２】 電源装置から電圧が供給される被電圧供
給装置を保護する誤電圧印加防止回路であって、前記被
電圧供給装置と前記電源装置との間に設けられコンデン
サおよびこのコンデンサの充電用抵抗からなる時定数回
路と、前記コンデンサと前記充電用抵抗との間に接点を
設けた第１のリレーと、この第１のリレーの接点と前記
充電用抵抗との間の電圧を監視する第１の電圧監視回路
および第３の電圧監視回路と、前記第１の電圧監視回路
からの信号をトリガとし入力端子から供給される電圧に
よりドライブする第１のリレードライバ回路と、前記充
電用抵抗と並列に接点を設けた第２のリレーと、前記第
３の電圧監視回路からの信号をトリガとし入力端子から
供給される電圧によりドライブする第３のリレードライ
バ回路とを備えることを特徴とする誤電圧印加防止回
路。2. A erroneous voltage application prevention circuit for protecting a voltage-supplied device to which a voltage is supplied from a power supply device, the capacitor being provided between the voltage-supplied device and the power supply device, and charging of the capacitor. Constant circuit consisting of a resistor for resistance, a first relay having a contact between the capacitor and the resistor for charging, and a voltage between the contact of the first relay and the resistor for charging are monitored. A first voltage monitoring circuit and a third voltage monitoring circuit, a first relay driver circuit that is driven by a voltage supplied from an input terminal using a signal from the first voltage monitoring circuit as a trigger, and the charging resistor A second relay having a contact provided in parallel with the third relay driver circuit, and a third relay driver circuit driven by a voltage supplied from an input terminal by using a signal from the third voltage monitoring circuit as a trigger. An erroneous voltage application prevention circuit characterized by: 【請求項３】 電源装置から電圧が供給される被電圧供
給装置を保護する誤電圧印加防止回路であって、前記被
電圧供給装置と前記電源装置との間に設けられコンデン
サおよびこのコンデンサの充電用抵抗からなる時定数回
路と、前記コンデンサと前記充電用抵抗との間に接点を
設けた第１のリレーと、この第１のリレーの接点と前記
充電用抵抗との間の電圧を監視する第１の電圧監視回路
と、前記第１のリレーの接点と前記コンデンサとの間の
電圧を監視する第２の電圧監視回路と、前記第１の電圧
監視回路からの信号をトリガとし前記第１のリレーの接
点と前記充電用抵抗との間から供給される電圧によりド
ライブする第３のリレードライバ回路と、前記充電用抵
抗と並列に接点を設けた第２のリレーと、前記第２の電
圧監視回路からの信号をトリガとし前記第１のリレーの
接点と前記コンデンサとの間から供給される電圧により
ドライブする第４のリレードライバ回路を備えることを
特徴とする誤電圧印加防止回路。3. A erroneous voltage application preventing circuit for protecting a voltage-supplied device to which a voltage is supplied from a power supply device, the capacitor being provided between the voltage-supplied device and the power supply device, and charging of the capacitor. Constant circuit consisting of a resistor for resistance, a first relay having a contact between the capacitor and the resistor for charging, and a voltage between the contact of the first relay and the resistor for charging are monitored. A first voltage monitoring circuit, a second voltage monitoring circuit that monitors a voltage between the contact of the first relay and the capacitor, and a signal from the first voltage monitoring circuit as a trigger. Third relay driver circuit that is driven by a voltage supplied from between the contact of the relay and the charging resistor, a second relay that has a contact in parallel with the charging resistor, and the second voltage. Communication from the monitoring circuit An erroneous voltage application prevention circuit comprising a fourth relay driver circuit which is driven by a voltage supplied from between the contact of the first relay and the capacitor. 【請求項４】 電源装置から電圧が供給される被電圧供
給装置を保護する誤電圧印加防止回路であって、前記被
電圧供給装置と前記電源装置との間に設けられコンデン
サおよびこのコンデンサの充電用抵抗からなる時定数回
路と、前記コンデンサと前記充電用抵抗との間に接点を
設けた第１のリレーと、この第１のリレーの接点と前記
充電用抵抗との間の電圧を監視する第１の電圧監視回路
および第３の電圧監視回路と、前記第１の電圧監視回路
からの信号をトリガとし前記第１のリレーの接点と前記
充電用抵抗との間から供給される電圧によりドライブす
る第３のリレードライバ回路と、前記充電用抵抗と並列
に接点を設けた第２のリレーと、前記第３の電圧監視回
路からの信号をトリガとし前記第１のリレーの接点と前
記充電用抵抗との間から供給される電圧によりドライブ
する第５のリレードライバ回路とを備えることを特徴と
する誤電圧印加防止回路。4. A erroneous voltage application prevention circuit for protecting a voltage-supplied device to which a voltage is supplied from a power supply device, the capacitor being provided between the voltage-supplied device and the power supply device, and charging of the capacitor. Constant circuit consisting of a resistor for resistance, a first relay having a contact between the capacitor and the resistor for charging, and a voltage between the contact of the first relay and the resistor for charging are monitored. Driven by a voltage supplied between the contact of the first relay and the charging resistor, triggered by the signal from the first voltage monitoring circuit and the third voltage monitoring circuit, and the signal from the first voltage monitoring circuit. A third relay driver circuit, a second relay having a contact in parallel with the charging resistor, and a signal from the third voltage monitoring circuit as a trigger, and the contact of the first relay and the charging Between resistance And a fifth relay driver circuit driven by a voltage supplied from the erroneous voltage application prevention circuit.
JP3356588A 1991-12-25 1991-12-25 Circuit for preventing application of erroneous voltage Pending JPH05176451A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3356588A JPH05176451A (en) 1991-12-25 1991-12-25 Circuit for preventing application of erroneous voltage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3356588A JPH05176451A (en) 1991-12-25 1991-12-25 Circuit for preventing application of erroneous voltage

Publications (1)

Publication Number Publication Date
JPH05176451A true JPH05176451A (en) 1993-07-13

Family

ID=18449781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3356588A Pending JPH05176451A (en) 1991-12-25 1991-12-25 Circuit for preventing application of erroneous voltage

Country Status (1)

Country Link
JP (1) JPH05176451A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2448443A (en) * 2005-01-27 2008-10-15 Production Resource Group Llc Portable power and signal distribution system for a controllable system including multiple devices
JP2019004553A (en) * 2017-06-13 2019-01-10 三菱電機株式会社 Erroneous connection detection circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2448443A (en) * 2005-01-27 2008-10-15 Production Resource Group Llc Portable power and signal distribution system for a controllable system including multiple devices
GB2448443B (en) * 2005-01-27 2008-11-26 Production Resource Group Llc Portable power and signal distribution system for a controllable system including multiple devices
JP2019004553A (en) * 2017-06-13 2019-01-10 三菱電機株式会社 Erroneous connection detection circuit

Similar Documents

Publication Publication Date Title
JPH08140260A (en) Power supply
US20080024138A1 (en) Identifying apparatus for ac power supply arrangement
US20060238946A1 (en) Power tool safety system
US4348709A (en) Electronic load protection circuit
US5138547A (en) Dual input power supply
US5644211A (en) Malfunction prevention circuit for a battery charger
US5229745A (en) Oil pressure alarm device for motor vehicle
US5973416A (en) Method for controlling a power supply switch and circuit arrangement for performing the control
JPH05176451A (en) Circuit for preventing application of erroneous voltage
US4991049A (en) Anti-short-cycle circuit
US4982107A (en) Sourcing or sinking output circuit
US5570255A (en) Overcurrent preventing circuit
JPH02297818A (en) Current control unit of contact
JP3535520B2 (en) Reset circuit
JPH08272464A (en) Dc power supply
US5847915A (en) Static isolator
JPH04132967A (en) Overheat protecting circuit
US4025822A (en) Two to three-wire converter circuit
JPS6130169B2 (en)
JP3236773B2 (en) Control device with power supply function
KR930004375Y1 (en) Inverter protective circuit
KR910005526Y1 (en) Voltage converter with cutting off over voltage
JP2000354325A (en) Overload and short-circuit protection circuit of slave unit for interfacing actuator and sensor
JPH10335997A (en) Output circuit of controller provided with overcurrent protective circuit
JPH0614384Y2 (en) Latching relay drive circuit