JPH05175412A - Mounting sheet - Google Patents

Abstract

PURPOSE:To form bumps at the required parts of the upper and rear surfaces of the main body of an insulating sheet beforehand, inserting the sheet main body having the bumps between circuit board and the electrodes of IC elements, using the bumps for the electrical connection between the electrodes of the IC elements and the circuit board and to perform the transfer of the heat generated in the IC elements to the board and the radiation of the heat in high efficiency. CONSTITUTION:Holes 12 are formed in an insulating-sheet main body 10. A doughnut-shaped bump 13 is formed at the periphery of each hole 12. A copper foil for forming the bump 13 is formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】本発明は、ＬＳＩ（集積回路装
置）等のＩＣ素子の実装に係り、特に素子の電極面を基
板側にフェースダウンして実装する実装用シートに関す
るものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to mounting of an IC element such as an LSI (Integrated Circuit Device), and more particularly to a mounting sheet for mounting the element with its electrode surface facing down toward the substrate.

【０００２】[0002]

【従来の技術】従来、この種の装置としては、例えば、
第４回マイクロエレクトロニクスシンポジウム（ＭＥＳ
´９１），１９９１年５月，ｐｐ１６１−１６４に記
載されているように、ＬＳＩの電極上に突起物（バン
プ）を形成し、この素子のバンプの形成された面を基板
側にし、該バンプと基板の電極とを接続することによ
り、素子の実装を行うようにしている。2. Description of the Related Art Conventionally, as a device of this type, for example,
The 4th Microelectronics Symposium (MES
'91), May 1991, pp 161-164, a protrusion (bump) is formed on the electrode of the LSI, and the surface on which the bump of this element is formed is the substrate side. The element is mounted by connecting the substrate and the electrode of the substrate.

【０００３】図４はかかる従来のバンプが形成された素
子の構成図であり、図４（ａ）はその素子のバンプ形成
面を示す平面図、図４（ｂ）は図４（ａ）のＡ−Ａ線に
沿った拡大断面図である。これらの図において、１はＳ
ｉのＩＣ素子、２はそのＩＣ素子のＡｌ配線電極、３は
酸化膜、４はＡｌ配線電極２上に形成されたＴｉ薄膜、
５はそのＴｉ薄膜上に形成されたＰｔ膜、６はＡｕであ
る。通常、Ｔｉ，Ｐｔ及びＡｕの一部は、蒸着及びホト
リソ技術で形成され、更に、Ａｕ膜については、めっき
技術により被着されるのが一般的である。Ｔｉ薄膜４の
厚みは約１０００Å、Ｐｔ膜５の厚みは２０００〜５０
００Å、Ａｕは全体で２０〜３０μｍの厚さである。Ａ
ｕに代えて、半田にする方法もよく知られているが、こ
の半田バンプによる方法も、下地電極の形成には蒸着及
びホトリソ技術を用いる。FIG. 4 is a block diagram of an element having such a conventional bump formed therein. FIG. 4 (a) is a plan view showing a bump forming surface of the element, and FIG. 4 (b) is a plan view of FIG. 4 (a). It is an expanded sectional view which followed the AA line. In these figures, 1 is S
i IC element, 2 is an Al wiring electrode of the IC element, 3 is an oxide film, 4 is a Ti thin film formed on the Al wiring electrode 2,
Reference numeral 5 is a Pt film formed on the Ti thin film, and 6 is Au. Usually, part of Ti, Pt, and Au is formed by vapor deposition and photolithography, and the Au film is generally deposited by plating. The Ti thin film 4 has a thickness of about 1000Å, and the Pt film 5 has a thickness of 2000 to 50.
00Å and Au have a total thickness of 20 to 30 μm. A
Although a method of using solder instead of u is also well known, this solder bump method also uses vapor deposition and photolithography techniques for forming the base electrode.

【０００４】バンプ形成には他の金属もしばしば用いら
れるが、殆ど蒸着技術を用い、その構造原理はどれも同
じである。図５はバンプがＩＣ素子の周辺部のみに形成
された場合を示す。接続部、つまりバンプピッチは現在
の技術水準では１００μｍ位であるが、良く使われるの
はむしろ２００μｍ前後のようである。Although other metals are often used for forming bumps, most of them use the vapor deposition technique and their structural principles are the same. FIG. 5 shows a case where the bumps are formed only on the peripheral portion of the IC element. The connection portion, that is, the bump pitch is about 100 μm at the current state of the art, but it seems that it is used around 200 μm rather.

【０００５】このように、Ｓｉ基板に直接接続部を設け
るので、配線基板における素子の専有面積を大きくでき
る素子の周辺部ばかりでなく、素子表面の内側にもバン
プを形成できる等のメリットがあり、その普及が期待さ
れている。Since the connection portion is directly provided on the Si substrate as described above, there is an advantage that the bump can be formed not only on the peripheral portion of the element in which the area occupied by the element on the wiring substrate can be increased but also on the inside of the element surface. , Its spread is expected.

【０００６】[0006]

【発明が解決しようとする課題】しかしながら、このよ
うな半導体素子では以下に示す欠点があり、その用途が
限られていた。 （１）ウエハに直接蒸着等の工程でバンプを作成するの
で、ウエハプロセスが可能なところでしか、この技術を
用いることができない。つまり、ＬＳＩ素子をチップの
状態で購入したのではバンプを形成することが不可能で
ある。However, such a semiconductor device has the following drawbacks and its use is limited. (1) Since the bumps are directly formed on the wafer by a process such as vapor deposition, this technique can be used only where the wafer process is possible. That is, it is impossible to form bumps by purchasing LSI elements in the form of chips.

【０００７】（２）蒸着技術を用いるので価格が高くな
る。 （３）ＩＣ素子で発生した熱は主にバンプを通して外部
に放出されるが、バンプの総断面積は広くない。即ち、
ＩＣ素子の放熱性が悪い。放熱対策として、別個にＩＣ
素子の背面に冷却機構を設ける等の必要が生じる。した
がって、その普及に限界があった。(2) Since the vapor deposition technique is used, the cost is high. (3) The heat generated in the IC element is mainly released to the outside through the bump, but the total cross-sectional area of the bump is not wide. That is,
The heat dissipation of the IC element is poor. Separate IC for heat dissipation
It is necessary to provide a cooling mechanism on the back surface of the element. Therefore, there was a limit to its spread.

【０００８】なお、バンプを形成する方法には、ワイヤ
のボンディング技術により形成する方法（スタッドバン
プ）もあるが、この方法では作成されたバンプの高さが
一定せず、ＴＡＢ方式への適用はあるものの、フリップ
チップ方式によるＩＣ素子の実装には応用できない。本
発明は、以上述べた、素子を裏返し（フェースダウン）
にして実装する従来方式の欠点、即ちバンプ形成に蒸着
技術を用いる、放熱性が悪い、ウエハ状態（ダイシング
前）でないとバンプを形成できない等の欠点を除去する
ため、予め絶縁シートの表裏にバンプを必要箇所に形成
し、該バンプ付きシートを配線基板とＩＣ素子の電極と
の間に挿入し、該バンプをＩＣ素子の電極と配線基板と
の電気的接続に用いることにより、ＩＣ素子で発生した
熱の基板への伝達、放熱を高効率で行うようにした実装
用シートを提供するものである。There is also a method of forming bumps by a wire bonding technique (stud bumps), but the height of the formed bumps is not constant in this method, and it is not applicable to the TAB method. However, it cannot be applied to the mounting of IC elements by the flip chip method. The present invention, as described above, turns over the element (face down).
In order to eliminate the drawbacks of the conventional method, such as the use of vapor deposition technology for bump formation, poor heat dissipation, and the fact that bumps cannot be formed unless the wafer is in a state before dicing, bumps must be formed on the front and back of the insulating sheet beforehand. Is formed at a required location, the sheet with bumps is inserted between the wiring board and the electrode of the IC element, and the bump is used for electrical connection between the electrode of the IC element and the wiring board. The present invention provides a mounting sheet that efficiently transfers the generated heat to the substrate and dissipates the heat.

【０００９】[0009]

【課題を解決するための手段】本発明は、上記目的を達
成するために、ＩＣ素子を配線基板にフェースダウン実
装する際に、ＩＣ素子と配線基板間に挿入する実装用シ
ートにおいて、穴が形成された絶縁シート本体と、前記
穴の少なくとも一部に形成されるバンプとを設けるよう
にしたものである。In order to achieve the above object, the present invention provides a mounting sheet to be inserted between an IC element and a wiring board when mounting the IC element face down on the wiring board. The formed insulating sheet body and the bumps formed in at least a part of the holes are provided.

【００１０】[0010]

【作用】本発明によれば、上記したように、ＩＣ素子を
配線基板にフェースダウン実装する際に、ＩＣ素子と配
線基板間に挿入する実装用シートにおいて、絶縁シート
本体、例えばポリイミドフィルム、ガラスエポキシ基板
等の表裏の必要箇所にめっき技術等により金属を被着
し、バンプ及び配線パターンを形成したシートを実装用
シートとして用いる。According to the present invention, as described above, in the mounting sheet to be inserted between the IC element and the wiring board when the IC element is mounted face down on the wiring board, the insulating sheet body such as polyimide film or glass is used. A metal sheet is deposited on the front and back surfaces of the epoxy substrate, etc., by a plating technique, etc., and a sheet having bumps and wiring patterns formed thereon is used as a mounting sheet.

【００１１】したがって、その実装用シートを容易に製
造することができ、かつＩＣ素子の実装を簡単に行うこ
とができる。また、シートのＩＣ素子の電極の位置に対
応しない場所にバンプを多数作成し、配線基板とＩＣ素
子の間に挿入することにより、該ＩＣ素子の放熱性を向
上させることができる。Therefore, the mounting sheet can be easily manufactured, and the IC element can be mounted easily. In addition, a large number of bumps are formed at locations that do not correspond to the positions of the electrodes of the IC element on the sheet, and are inserted between the wiring board and the IC element, so that the heat dissipation of the IC element can be improved.

【００１２】[0012]

【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。図１は本発明の第１の実施例を
示す実装用シートの平面図、図２は図１のＢ−Ｂ線の拡
大断面図である。これらの図に示すように、絶縁シート
本体１０には穴１２が形成され、その穴１２の周辺にド
ーナッツ状のバンプ１３を形成する。また、そのバンプ
１３を形成するための銅箔１１が形成されている。な
お、絶縁シート本体１０がプリント基板の場合、通常１
０〜３０μｍの厚さである。ここで、ｒはバンプ１３を
形成後の穴径、Ｒはバンプ１３の外径である。Embodiments of the present invention will now be described in detail with reference to the drawings. FIG. 1 is a plan view of a mounting sheet showing a first embodiment of the present invention, and FIG. 2 is an enlarged sectional view taken along line BB of FIG. As shown in these drawings, holes 12 are formed in the insulating sheet body 10, and donut-shaped bumps 13 are formed around the holes 12. Further, a copper foil 11 for forming the bumps 13 is formed. When the insulating sheet body 10 is a printed circuit board, it is usually 1
It has a thickness of 0 to 30 μm. Here, r is the hole diameter after forming the bump 13, and R is the outer diameter of the bump 13.

【００１３】次に、実装用シートへのバンプの形成方法
について述べる。まず、図３（ａ）に示すように、絶縁
シート本体として、両張りガラスエポキシ基板２０を用
意する。このガラスエポキシ基板２０の厚さは０．１ｍ
ｍ以上であり、両面に銅箔２１が張り付けられている。
次に、図３（ｂ）に示すように、両張りガラスエポキシ
基板２０に錐又はレーザ或いはエッチング等で穴２２を
開ける。最近は錐の技術も向上し、８０μｍの直径を持
つ錐も開発されている〔図３（ｂ）におけるｈの値〕。
次に、穴２２の周りにエッチングレジスト（図示なし）
を形成し、不要な銅箔をエッチングし、穴２２の周りに
銅箔２１が取り残された状態にする。Next, a method of forming bumps on the mounting sheet will be described. First, as shown in FIG. 3A, a double-sided glass epoxy substrate 20 is prepared as an insulating sheet body. The thickness of this glass epoxy substrate 20 is 0.1 m
m or more, and the copper foils 21 are attached to both sides.
Next, as shown in FIG. 3B, a hole 22 is made in the double-sided glass epoxy substrate 20 by using a cone, a laser, etching or the like. Recently, the technology for cones has improved, and cones having a diameter of 80 μm have also been developed [value of h in FIG. 3 (b)].
Next, an etching resist (not shown) is formed around the hole 22.
Is formed, and unnecessary copper foil is etched to leave the copper foil 21 around the hole 22.

【００１４】次に、表面をパラジウム処理した後、図３
（ｃ）に示すように、レジスト２３を必要な所に被着す
る。次に、図３（ｄ）に示すように、無電解めっきによ
り、穴２２の断面も含めてＣｕめっき２４（バンプ）の
形成を行う。必要な場合は電気めっきを追加する。十分
厚く付けることにより、例えば銅箔２１の厚さも含め２
０〜５０μｍのバンプとしての高さが得られる。Next, after treating the surface with palladium, FIG.
As shown in (c), a resist 23 is deposited on a required place. Next, as shown in FIG. 3D, the Cu plating 24 (bumps) including the cross section of the hole 22 is formed by electroless plating. Add electroplating if needed. By attaching it sufficiently thick, for example, including the thickness of the copper foil 21,
A bump height of 0 to 50 μm can be obtained.

【００１５】最後に、レジストを除去して、図２に示す
ような形状のバンプ付き実装用シートを得る。ここで、
穴２２のピッチ、即ちバンプ２４のピッチの細かさは１
５０〜２００μｍが可能である。更に、細かいピッチの
バンプを形成するには、絶縁シート本体として、ポリイ
ミドフィルムを用いるのがよい。ポリイミドフィルムの
厚さは１５〜１００μｍであるので、穴の直径は２０μ
ｍ以下にすることが可能である。ピッチは５０μｍ以下
にすることが可能である。バンプの外径Ｒの値として３
０μｍの値が可能である。Finally, the resist is removed to obtain a mounting sheet with bumps having a shape as shown in FIG. here,
The fineness of the pitch of the holes 22, that is, the pitch of the bumps 24 is 1
50 to 200 μm is possible. Furthermore, in order to form bumps with a fine pitch, it is preferable to use a polyimide film as the insulating sheet body. Since the thickness of the polyimide film is 15 to 100 μm, the diameter of the hole is 20 μm.
It can be set to m or less. The pitch can be 50 μm or less. 3 as the value of the outer diameter R of the bump
Values of 0 μm are possible.

【００１６】両面に銅箔が被着された基板を用いない方
法も、より微細なピッチを得るには有効である。すなわ
ち、絶縁シート本体（基板）に穴を開け、パラジウム処
理を行なった後、必要な箇所にめっきを行う。ここで
は、方法の一例として、パートリーアデイテイブ法によ
る作成を中心に説明を行なったが、他にセミアデイテイ
ブ法、フルアデイテイブ法等によっても良いし、全く別
の方法もあり得る。A method not using a substrate having copper foils on both sides is also effective for obtaining a finer pitch. That is, a hole is made in the insulating sheet body (substrate), palladium treatment is performed, and then plating is performed on a necessary portion. Here, as an example of the method, the description has been centered on the creation by the partly additive method, but other methods such as the semi-additive method and the full-additive method may be used, or a completely different method may be used.

【００１７】図６は本発明の第２の実施例を示す実装用
シートの部分平面図である。通常、ＩＣ素子の電極は１
００×１００μｍ² 以上あるから、該バンプを十分その
ＩＣ素子の電極に接続することが可能である。穴の断面
形状は円である必要はなく、図６に示すように、角形の
穴３１でもよい。また、形成されるバンプも穴３１の全
周囲にある必要はない。更に、点線で示す穴３２のよう
な角形形状で穴周辺の部分的位置にのみ存在してもよ
い。FIG. 6 is a partial plan view of a mounting sheet showing a second embodiment of the present invention. Normally, the electrode of the IC element is 1
Since it is 00 × 100 μm ² or more, it is possible to sufficiently connect the bump to the electrode of the IC element. The cross-sectional shape of the hole does not have to be circular, and may be a rectangular hole 31 as shown in FIG. Further, the formed bumps do not have to be all around the hole 31. Further, it may have a rectangular shape such as the hole 32 shown by a dotted line, and may exist only at a partial position around the hole.

【００１８】図７はそのようなバンプが穴の一部に形成
される方法を示す断面図であり、図６のＣ−Ｃ線断面図
を示している。まず、図７（ａ）に示すように、絶縁シ
ート本体３０に角形形状の穴３１を形成し、穴の周囲の
一方のみを露出して他はレジスト３３を被覆する。次
に、図７（ｂ）に示すように、その露出した箇所のみに
バンプ３４を形成する。例えば、そのバンプ３４は、図
６において、点線で示すように長方形に形成することが
できる。その後、レジストは除去する。FIG. 7 is a sectional view showing a method of forming such a bump in a part of the hole, and is a sectional view taken along line CC of FIG. First, as shown in FIG. 7A, a rectangular hole 31 is formed in the insulating sheet body 30, and only one of the peripheries of the hole is exposed and the other is covered with a resist 33. Next, as shown in FIG. 7B, bumps 34 are formed only on the exposed portions. For example, the bump 34 can be formed in a rectangular shape as shown by a dotted line in FIG. After that, the resist is removed.

【００１９】図８は本発明の第３の実施例を示す放熱用
バンプをも形成した実装用シートの平面図、図９は第８
図のＤ−Ｄ線断面図である。この実施例では、点線５０
で囲った部分で放熱を行う。５１は放熱用バンプ５２を
作成するための穴である。その穴５１はバンプ４２を形
成するための穴４１と大きさを変え、配線基板との接続
がスムーズに行なえるようになっている。FIG. 8 is a plan view of a mounting sheet on which heat dissipation bumps according to the third embodiment of the present invention are also formed, and FIG. 9 is an eighth view.
It is the DD sectional view taken on the line of FIG. In this example, the dotted line 50
Heat is dissipated in the area surrounded by. Reference numeral 51 is a hole for forming the heat dissipation bump 52. The size of the hole 51 is different from that of the hole 41 for forming the bump 42 so that the connection with the wiring board can be smoothly performed.

【００２０】図９は図８に示す実装用シートを用いＩＣ
素子６０を配線基板７０に実装した状態の断面を示す。
なお、図９において、７１は配線基板の電極、７２はＩ
Ｃ素子６０からの熱を受け取り、更に、外部に放出する
熱の中継用プレートである。なお、６２は酸化膜であ
る。ＳｉのＩＣ素子６０とバンプ５２との熱的接触改
善、及びＩＣ素子６０の表面保護を目的に、酸化膜６２
とバンプ５２間にサファイヤ基板等、熱伝導率の良い絶
縁基板等を設置するのも良い方法である。図示はしてい
ないが（図面の煩雑さを避けるため）、該ＩＣ素子６０
は紫外線硬化型、または熱硬化性の樹脂で配線基板に固
定するのが望ましい。また、背面からバネ性のあるもの
で押さえ付けるのも良い方法である。FIG. 9 shows an IC using the mounting sheet shown in FIG.
A cross section of the device 60 mounted on a wiring board 70 is shown.
In FIG. 9, 71 is an electrode of the wiring board, and 72 is I.
It is a relay plate for heat received from the C element 60 and further released to the outside. Reference numeral 62 is an oxide film. An oxide film 62 is provided for the purpose of improving thermal contact between the Si IC element 60 and the bump 52 and protecting the surface of the IC element 60.
It is also a good method to install an sapphire substrate or other insulating substrate having good thermal conductivity between the bumps 52 and the bumps 52. Although not shown (to avoid complication of the drawing), the IC element 60
Is preferably fixed to the wiring board with an ultraviolet curable or thermosetting resin. Also, it is a good method to press down from the back with a springy material.

【００２１】バンプ５２は柔らかい金属で形成されてい
るので、実装時に容易に変形し上下の面と十分な接続を
得ることが可能である。バンプの材料はＣｕが一般的で
はあるが、他の金属、例えは金等でも良く、また、Ｎ
ｉ、半田等と多層になっても良い。無電解めっきの材料
としてはＣｕの他、Ｎｉ等が有用であった。バンプ５２
とＩＣ素子６０及びプレート７２との熱的接続部にはサ
ーマルコンパンドを用いるか半田接続が好ましいが、何
もなくても十分な放熱特性を得ることができた。Since the bumps 52 are made of soft metal, they can be easily deformed at the time of mounting and sufficient connection with the upper and lower surfaces can be obtained. Cu is generally used as the material for the bumps, but other metals such as gold may be used.
i, solder, etc. may be multi-layered. As a material for the electroless plating, Ni or the like was useful in addition to Cu. Bump 52
It is preferable to use a thermal compound or a solder connection for the thermal connection portion between the IC element 60 and the plate 72, but it was possible to obtain sufficient heat dissipation characteristics without using anything.

【００２２】ＩＣ素子６０の電極６１とバンプ４２との
接続は、樹脂による圧着で十分であったが、金属的な接
続を行なえば樹脂での圧着は不要であった。特にバンプ
４２の表面がＡｕであるとＡｌ電極との金属的接合は容
易であった。また、バンプ４２とＩＣ素子６０の電極６
１との接続は半田付けが好ましかった。なお、図６以降
では基板に当初から被着している金属等は省略した。For the connection between the electrodes 61 of the IC element 60 and the bumps 42, crimping with resin was sufficient, but with metallic connection, crimping with resin was not necessary. In particular, when the surface of the bump 42 was Au, it was easy to metallically bond it to the Al electrode. In addition, the bumps 42 and the electrodes 6 of the IC element 60
Soldering was preferable for connection with 1. It should be noted that in FIG. 6 and subsequent figures, the metal or the like that is originally deposited on the substrate is omitted.

【００２３】図１０は本発明の第４の実施例を示す実装
用シートの斜視図、図１１はその実装用シートをＩＣ素
子に実装した状態を示す断面図である。この実施例で
は、絶縁シート本体（基板）８０の表面に作成されるバ
ンプの位置と、裏面に作成されるバンプの位置は原則と
して同じではない。図において、８２はバンプを示し、
ＩＣ素子の電極に各々接続される。８３はバンプ８２の
作成された面の反対側の面に作成されるバンプであり、
絶縁シート本体８０の電極に接続される。８５は絶縁用
シート本体８０の上下を電気的に結ぶ配線であり、８６
は各バンプ８２から対応する配線８５までの配線パター
ンである。当然、配線パターン８６の幅は必要に応じて
変えることが可能である。８９は絶縁用シート本体８０
に開けられた窓である。本実施例では各配線８５は基板
８０及び窓８９の断面に設けられている。バンプ８２を
ＩＣ素子９０の電極に接続するには窓８９、及び絶縁シ
ート本体８０の周辺から硬化剤を注入すればよいし、他
にも色々な方法がある。本実施例では、ＩＣ素子を基板
に接続する際の接続ピッチを広くすることや、配線基板
に実装する以前にＩＣ素子としての性能試験を実施し易
い形状にしておくことができる。FIG. 10 is a perspective view of a mounting sheet showing a fourth embodiment of the present invention, and FIG. 11 is a sectional view showing a state in which the mounting sheet is mounted on an IC element. In this embodiment, the positions of the bumps formed on the front surface of the insulating sheet body (substrate) 80 and the positions of the bumps formed on the back surface are not the same in principle. In the figure, 82 indicates a bump,
Each is connected to the electrodes of the IC element. Reference numeral 83 is a bump formed on the surface opposite to the surface on which the bump 82 is formed,
It is connected to the electrodes of the insulating sheet body 80. Reference numeral 85 is a wiring that electrically connects the upper and lower sides of the insulating sheet main body 80.
Is a wiring pattern from each bump 82 to the corresponding wiring 85. Of course, the width of the wiring pattern 86 can be changed as needed. 89 is an insulating sheet body 80
It is a window opened in. In this embodiment, each wiring 85 is provided in the cross section of the substrate 80 and the window 89. To connect the bump 82 to the electrode of the IC element 90, a curing agent may be injected from the window 89 and the periphery of the insulating sheet body 80, and there are various other methods. In the present embodiment, it is possible to widen the connection pitch when connecting the IC element to the board and to make it possible to perform the performance test as the IC element before mounting on the wiring board.

【００２４】図１２は本発明の第５の実施例を示す実装
用シートの斜視図である。実装用シートとしての絶縁シ
ート本体基板１００の表裏の電気的接続はスルーホール
１０６で行う。即ち、図１０の実施例に比べ、図１２で
は表裏の電気的接続に基板の断面を用いない。ここで、
１０２はバンプ、１０３はバンプ１０２の作成された面
の反対側の面に作成されるバンプである。FIG. 12 is a perspective view of a mounting sheet showing a fifth embodiment of the present invention. The through holes 106 are used to electrically connect the front and back surfaces of the insulating sheet main body substrate 100 as a mounting sheet. That is, as compared with the embodiment of FIG. 10, in FIG. 12, the cross section of the substrate is not used for the electrical connection between the front and back. here,
102 is a bump, and 103 is a bump formed on the surface opposite to the surface on which the bump 102 is formed.

【００２５】図１３は本発明の第６の実施例を示す実装
用シートの斜視図、図１４はその実装用シートのＩＣ素
子への実装状態を示す断面図である（シートの中央に窓
があいていてもよい）。これらの図に示すように、実装
用シートとしての基板１１０がＩＣ素子１２０より若干
大きく、また配線基板と接続するバンプ１１３はＩＣ素
子１２０と接続されるバンプ１１２に比べ、外側に設置
されている。この様なバンプの配置により、特にバンプ
１１３を一個ずつ配線基板に接続していくことが可能で
あり、バンプの数が多い場合、高さのばらつきが大きい
場合に特に有効である。FIG. 13 is a perspective view of a mounting sheet showing a sixth embodiment of the present invention, and FIG. 14 is a sectional view showing a mounting state of the mounting sheet on an IC element (a window is provided at the center of the sheet). It may be open). As shown in these figures, the substrate 110 as a mounting sheet is slightly larger than the IC element 120, and the bump 113 connected to the wiring board is provided outside the bump 112 connected to the IC element 120. .. By arranging the bumps in this way, it is possible to connect the bumps 113 to the wiring board one by one, and it is particularly effective when the number of bumps is large and the height variation is large.

【００２６】以上の説明では、一枚の実装用シートに１
個のＩＣ素子を搭載した状態について説明した。しか
し、一枚の実装用シートに複数のＩＣ素子が搭載される
場合、及びその実装用シートにその表裏面等を利用して
多層配線を行なう場合等も本発明に当然に含まれる。最
近は、発泡樹脂の内面にめっきを行ない、全体として変
形容易な金属体等も開発されているが、このような技術
を用いて形成したバンプも本発明に含まれるのは当然で
ある。In the above description, one mounting sheet has one
The state in which the individual IC elements are mounted has been described. However, the present invention naturally includes a case where a plurality of IC elements are mounted on a single mounting sheet, and a case where multilayer wiring is performed on the mounting sheet by using the front and back surfaces thereof. Recently, a metal body or the like has been developed in which the inner surface of a foamed resin is plated so as to be easily deformed as a whole. However, it goes without saying that bumps formed by using such a technique are also included in the present invention.

【００２７】また、第３〜第５実施例では、実装用シー
トとして基板との接続も容易となり、また実装前の素子
性能試験も容易となる。なお、第３〜第５実施例の場
合、基板の片面（配線基板の側）のバンプ存在部分を除
いてほぼ全面に接地層、または電源層、あるいはその両
者を設置することも可能であり、そのように配置するこ
とによって、基板内における特性インピーダンスの安定
化、電源供給の安定化等を図ることができる。In the third to fifth embodiments, the mounting sheet can be easily connected to the substrate, and the element performance test before mounting can be facilitated. In the case of the third to fifth embodiments, it is possible to dispose the ground layer, the power supply layer, or both on almost the entire surface of the substrate except the bump existing portion on one surface (wiring substrate side). By arranging in such a manner, it is possible to stabilize the characteristic impedance in the substrate and the power supply.

【００２８】また、配線パターンの存在する面にも広い
範囲にわたる層を設置して、特性の向上を得ることも可
能である。更に、上記実装用シートにいわゆる終端抵
抗、カップリングコンデンサを搭載、又は形成すること
も可能である。なお、本発明は上記実施例に限定される
ものではなく、本発明の趣旨に基づき種々の変形が可能
であり、それらを本発明の範囲から排除するものではな
い。Further, it is also possible to improve the characteristics by providing a wide range of layers on the surface where the wiring pattern exists. Furthermore, it is possible to mount or form so-called terminating resistors and coupling capacitors on the above-mentioned mounting sheet. It should be noted that the present invention is not limited to the above embodiments, and various modifications can be made based on the spirit of the present invention, and they are not excluded from the scope of the present invention.

【００２９】[0029]

【発明の効果】以上、詳細に説明したように、本発明に
よれば、蒸着技術を用いることなく、通常のＩＣ素子を
フェースダウンボンディングすることが可能である。す
なわち、第１実施例及び第２実施例に示したバンプの製
造は、通常のプリント基板におけるスルーホールめっき
及びラウンド形成のめっきと同じように形成することが
でき、スルーホールの周囲のめっきが盛り上がることを
利用したものである。従って、バンプを極めて容易に製
造することができる。As described above in detail, according to the present invention, it is possible to perform face-down bonding of a normal IC element without using a vapor deposition technique. That is, the bumps shown in the first and second embodiments can be manufactured in the same manner as through-hole plating and round-forming plating in a normal printed circuit board, and the plating around the through-hole rises. This is what was used. Therefore, the bump can be manufactured very easily.

【００３０】また、通常のフェースダウン用バンプ形成
では、ＩＣ素子の電極にのみバンプを形成するから、放
熱特性が極めて悪い。他方、本発明では、各種検討の結
果、バンプの総断面積がＩＣ素子の１／２０以上である
と、アルミナセラミック基板に直接ダイスボンディング
した場合より放熱特性が良くなることが判明した。本発
明ではバンプの中央に穴が開いた構造、又はその穴の一
部分にバンプが形成されるようになっている。In the normal face-down bump formation, since the bumps are formed only on the electrodes of the IC element, the heat dissipation characteristic is extremely poor. On the other hand, according to the present invention, as a result of various studies, it has been found that when the total cross-sectional area of the bumps is 1/20 or more of that of the IC element, the heat dissipation characteristic is better than that in the case of direct die bonding to the alumina ceramic substrate. In the present invention, the structure is such that a hole is formed in the center of the bump, or the bump is formed in a part of the hole.

【００３１】したがって、上下から圧力を加えると容易
に変形することができ、十分な接続を得ることができ
る。第３〜第５実施例では、実装用シートとしての基板
との接続も容易となり、また実装前の素子性能試験も容
易に実施することができる。更に、第３〜第５実施例の
場合、基板の片面（配線基板の側）のバンプ存在部分を
除いて略全面に接地層、または電源層、あるいはその両
者を設置することも可能であり、そのように配置するこ
とによって、基板内における特性インピーダンスの安定
化、電源供給の安定化等を図ることができる。Therefore, when pressure is applied from above and below, it can be easily deformed and a sufficient connection can be obtained. In the third to fifth examples, the connection with the substrate as the mounting sheet becomes easy, and the device performance test before mounting can be easily carried out. Furthermore, in the case of the third to fifth embodiments, it is also possible to install the ground layer, the power supply layer, or both on almost the entire surface of the substrate except the bump existing portion on one surface (the wiring board side), By arranging in such a manner, it is possible to stabilize the characteristic impedance in the substrate and the power supply.

【００３２】また、配線パターンの存在する面にも広い
範囲にわたる層を設置して、特性の向上を図ることも可
能である。更に、上記実装用シートにいわゆる終端抵
抗、カップリングコンデンサを搭載、又は形成すること
も可能である。It is also possible to improve the characteristics by providing a wide range of layers on the surface where the wiring pattern exists. Furthermore, it is possible to mount or form so-called terminating resistors and coupling capacitors on the above-mentioned mounting sheet.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の第１の実施例を示す実装用シートの平
面図である。FIG. 1 is a plan view of a mounting sheet showing a first embodiment of the present invention.

【図２】図１のＢ−Ｂ線の拡大断面図である。FIG. 2 is an enlarged sectional view taken along line BB of FIG.

【図３】本発明の第１の実施例を示す実装用シートの製
造工程断面である。FIG. 3 is a sectional view of a manufacturing process of the mounting sheet showing the first embodiment of the present invention.

【図４】従来のバンプが形成された半導体素子の構成図
である。FIG. 4 is a configuration diagram of a conventional semiconductor device having bumps formed thereon.

【図５】従来のバンプがＩＣ素子の周辺部のみに形成さ
れた半導体素子の平面図である。FIG. 5 is a plan view of a semiconductor element in which conventional bumps are formed only on the peripheral portion of an IC element.

【図６】本発明の第２の実施例を示す実装用シートの部
分平面図である。FIG. 6 is a partial plan view of a mounting sheet showing a second embodiment of the present invention.

【図７】本発明の第２の実施例を示す実装用シートのバ
ンプが穴の一部に形成される方法を示す断面図である。FIG. 7 is a cross-sectional view showing a method of forming bumps in a part of holes of a mounting sheet showing a second embodiment of the present invention.

【図８】本発明の第３の実施例を示す放熱用バンプをも
形成した実装用シートの平面図である。FIG. 8 is a plan view of a mounting sheet on which heat dissipation bumps according to a third embodiment of the present invention are also formed.

【図９】図８のＤ−Ｄ線断面図である。9 is a sectional view taken along line DD of FIG.

【図１０】本発明の第４の実施例を示す実装用シートの
斜視図である。FIG. 10 is a perspective view of a mounting sheet showing a fourth embodiment of the present invention.

【図１１】本発明の第４の実施例を示す実装用シートを
ＩＣ素子に実装した状態を示す断面図である。FIG. 11 is a sectional view showing a state in which a mounting sheet showing a fourth embodiment of the present invention is mounted on an IC element.

【図１２】本発明の第５の実施例を示す実装用シートの
斜視図である。FIG. 12 is a perspective view of a mounting sheet showing a fifth embodiment of the present invention.

【図１３】本発明の第６実施例を示す実装用シートの斜
視図である。FIG. 13 is a perspective view of a mounting sheet showing a sixth embodiment of the present invention.

【図１４】本発明の第６実施例を示す実装用シートのＩ
Ｃ素子への実装状態を示す断面図である。FIG. 14 is a mounting sheet I showing the sixth embodiment of the present invention.
It is sectional drawing which shows the mounting state to C element.

【符号の説明】[Explanation of symbols]

１０，３０，８０，１００，１１０ 絶縁シート本体 １１，２１ 銅箔 １２，２２，３１，４１，５１ 穴 １３，２４，３４，４２，５２，８２，８３，１０２，
１０３，１１２，１１３バンプ ２０ ガラスエポキシ基板 ２３，３３ レジスト ６０，１２０ ＩＣ素子 ６１ 電極 ７０ 配線基板 ７１ 配線基板の電極 ７２ 熱の中継用プレート ８５ 配線 ８６ 配線パターン ８９ 窓 １０６ スルーホール10, 30, 80, 100, 110 Insulating sheet body 11, 21 Copper foil 12, 22, 31, 41, 51 Hole 13, 24, 34, 42, 52, 82, 83, 102,
103, 112, 113 bumps 20 glass epoxy substrate 23, 33 resist 60, 120 IC element 61 electrode 70 wiring board 71 wiring board electrode 72 heat relay plate 85 wiring 86 wiring pattern 89 window 106 through hole

Claims (7)

【特許請求の範囲】[Claims] 【請求項１】 ＩＣ素子を配線基板にフェースダウン実
装する際に、ＩＣ素子と配線基板間に挿入する実装用シ
ートにおいて、 （ａ）穴が形成された絶縁シート本体と、 （ｂ）前記穴の少なくとも一部に形成されるバンプとを
具備することを特徴とする実装用シート。1. A mounting sheet to be inserted between an IC element and a wiring board when the IC element is mounted face down on the wiring board, wherein (a) an insulating sheet body having holes formed therein, and (b) the hole. And a bump formed on at least a part of the mounting sheet. 【請求項２】 前記バンプは前記ＩＣ素子と前記配線基
板の電極と接続される配線用のバンプと、前記ＩＣ素子
と前記配線基板の電極以外に当接される放熱用バンプと
を具備する請求項１記載の実装用シート。2. The bump comprises a wiring bump connected to the IC element and an electrode of the wiring board, and a heat dissipation bump abutting on a portion other than the IC element and the electrode of the wiring board. The mounting sheet according to item 1. 【請求項３】 前記絶縁シート本体の表裏にそれぞれバ
ンプを形成し、該絶縁シートによりＩＣ素子を配線基板
に実装する請求項１記載の実装用シート。3. The mounting sheet according to claim 1, wherein bumps are formed on the front and back surfaces of the insulating sheet main body, and the IC element is mounted on the wiring board by the insulating sheet. 【請求項４】 前記絶縁シート本体の片面又は両面に電
源層、接地層又は他の層が形成されてなる請求項１記載
の実装用シート。4. The mounting sheet according to claim 1, wherein a power source layer, a ground layer or another layer is formed on one side or both sides of the insulating sheet body. 【請求項５】 前記絶縁シート１枚で複数のＩＣ素子に
対応した請求項１乃至４の何れか１項に記載の実装用シ
ート。5. The mounting sheet according to claim 1, wherein one insulating sheet corresponds to a plurality of IC elements. 【請求項６】 多層配線構造を具備する請求項１乃至５
の何れか１項に記載の実装用シート。6. A multi-layered wiring structure is provided.
The mounting sheet according to any one of 1. 【請求項７】 前記絶縁シートに終端抵抗、カップリン
グコンデンサ等の電子部品をを搭載した請求項１乃至６
の何れか１項に記載の実装用シート。7. An electronic component such as a terminating resistor or a coupling capacitor is mounted on the insulating sheet.
The mounting sheet according to any one of 1.