JPH05173923A - Input/output data transfer processing device - Google Patents
Input/output data transfer processing deviceInfo
- Publication number
- JPH05173923A JPH05173923A JP35620691A JP35620691A JPH05173923A JP H05173923 A JPH05173923 A JP H05173923A JP 35620691 A JP35620691 A JP 35620691A JP 35620691 A JP35620691 A JP 35620691A JP H05173923 A JPH05173923 A JP H05173923A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- request
- data transfer
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、入出力データ転送処理
装置に関し、特に入出力処理装置とチャネル装置間のデ
ータ転送リクエスト制御に係る入出力データ転送処理装
置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an input / output data transfer processing device, and more particularly to an input / output data transfer processing device for controlling a data transfer request between the input / output processing device and a channel device.
【０００２】[0002]
【従来の技術】従来の入出力処理装置におけるリクエス
ト調停方式は、複数のチャネル装置に対して予め特定の
優先順位が割り付けられており、入出力処理装置はデー
タ転送のリクエストを要求してきたチャネル装置に対し
メモリアクセスを行う。又、チャネル装置間でリクエス
トが競合した場合は、予め決められた優先順位に従って
リクエストを調停し、メモリアクセスを行っている。2. Description of the Related Art In a conventional request arbitration method in an input / output processing device, a specific priority is assigned in advance to a plurality of channel devices, and the input / output processing device has requested a data transfer request. Memory access to. Further, when the requests compete with each other between the channel devices, the requests are arbitrated according to a predetermined priority order and the memory access is performed.
【０００３】[0003]
【発明が解決しようとする課題】しかしながら、上記従
来例にあっては、負荷が大きくなったり優先順位の高い
チャネル装置がメモリアクセスを占有してしまった場
合、優先順位が低いことによりリクエストが待たされた
チャネル装置は、データ転送が間に合わず、データオー
バランが起こり易くなってしまうという欠点があった。
また、データオーバランが発生した場合、周辺制御装置
はデータ転送の再起動を要求するので、入出力転送シス
テムとしての性能低下を招くという欠点があった。一
方、リクエストの調停を行わず、時分割で特定のチャネ
ル装置からリクエストを受ける方式をとると、チャネル
装置が多ければ多いほどチャネル装置当たりのデータ転
送のピーク性能が落ちてしまうという不都合が生じてい
た。However, in the above-mentioned conventional example, when the load becomes large or the channel device having a high priority occupies the memory access, the request waits because the priority is low. The channel device has a drawback in that data transfer cannot be performed in time and data overrun easily occurs.
Further, when a data overrun occurs, the peripheral control device requests restarting of data transfer, so that there is a drawback that performance of the input / output transfer system is deteriorated. On the other hand, if the request is not arbitrated and the request is received from a specific channel device in a time division manner, the more the number of channel devices, the lower the peak performance of data transfer per channel device. It was
【０００４】[0004]
【発明の目的】本発明は、かかる従来例の有する不都合
を改善し、とくに、データオーバランの発生を極力防ぐ
とともに、システム構成や処理の集中に依存しない効率
の良い処理体系を構築することができる高性能な入出力
データ転送シ処理装置を提供することを、その目的とす
る。It is an object of the present invention to improve the disadvantages of the conventional example, particularly to prevent the occurrence of data overrun as much as possible, and to construct an efficient processing system which does not depend on the system configuration or the concentration of processing. It is an object of the present invention to provide a high performance input / output data transfer processor.
【０００５】[0005]
【課題を解決するための手段】本発明では、主記憶装置
に接続された入出力処理装置と、この入出力処理装置に
接続された複数のチャネル装置と、複数の入出力装置を
接続する周辺制御装置と、チャネル装置と周辺制御装置
とを接続する入出力インターフェイスとを有している。
そして、主記憶装置に格納した転送指令情報に基ずき主
記憶装置と入出力装置との間のデータ転送を行う演算処
理装置とを備えた入出力データ転送処理装置において、
チャネル装置が、主記憶装置と周辺制御装置間の転送レ
ートの異差を埋めるためのバッファ部を持ち、転送方向
に応じてバッファ内の有効データもしくは空きエリア数
を判断するバッファ管理手段と、バッファ管理手段の出
力に応じて、入出力処理装置にデータ転送要求のリクエ
スト（通常リクエスト）を出力する手段と、周辺制御装
置とチャネル装置間のデータ転送レートと、バッファ管
理手段の出力をもとにデータオーバーランの発生を予期
した場合，入出力処理装置に対してプライオリティの高
いデータ転送要求のリクエスト（緊急リクエスト）を出
力する手段とを備えている等の構成を採っている。これ
によって前述した目的を達成しようとするものである。According to the present invention, an input / output processing device connected to a main storage device, a plurality of channel devices connected to the input / output processing device, and a peripheral connecting the plurality of input / output devices. It has a control device and an input / output interface connecting the channel device and the peripheral control device.
Then, in an input / output data transfer processing device including an arithmetic processing device for performing data transfer between the main storage device and the input / output device based on the transfer command information stored in the main storage device,
The channel device has a buffer unit for filling the difference in transfer rate between the main storage device and the peripheral control device, and buffer management means for determining the valid data or the number of free areas in the buffer according to the transfer direction, Based on the output of the buffer managing means and the means for outputting the request (normal request) of the data transfer request to the input / output processing device according to the output of the managing means, the data transfer rate between the peripheral control device and the channel device. When a data overrun is expected to occur, a means for outputting a request for a high-priority data transfer request (emergency request) to the input / output processing device is provided. This aims to achieve the above-mentioned object.
【０００６】[0006]
【実施例】以下、本発明の一実施例を図１に基づいて説
明する。この図１に示す実施例において、符号１は演算
処理装置、符号２は主記憶装置、符号３はシステムバ
ス、符号４は入出力処理装置、符号５は入出力処理装置
とチャネル装置とのデータバス（本実施例では８バイト
幅とする）、符号６は入出力処理装置とチャネル装置と
のパラメータバス、符号７はチャネル装置、符号８は周
辺制御装置、符号９は入出力装置を示す。また、符号４
１は入出力処理装置４の主記憶装置２に対するインター
フェイスユニット、符号４２は入出力処理装置４内での
データ転送を制御するデータ転送制御部、符号４３は複
数のチャネル装置からのリクエスト信号を調停するリク
エスト調停部、符号４４はリクエスト調停部４３に与え
るための優先順位情報を格納するエリア、符号４５はデ
ータオーバランを起こしそうなチャネル装置を判定する
オーバラン解析部、符号４６はオーバラン解析部４５の
出力にしたがって優先順位情報格納エリア４４を書き換
える優先順位変更部である。更に、符号７１は転送デー
タを一時的に蓄えるデータバッファ、符号７２はチャネ
ル装置７での入出力転送を制御する入出力制御部、符号
７３はデータバッファ７１内のデータ量を管理するバッ
ファ管理部、符号７４はチャネル装置７と周辺制御装置
８とのデータ転送レートを格納する転送レート格納エリ
ア、符号７５はバッファ管理部７３の出力に従い入出力
処理装置４にデータ転送のリクエスト（通常リクエス
ト）を送出する通常リクエスト送出部、符号７６はバッ
ファ管理部７３と転送レート格納エリア７４の出力から
プライオリティの高いリクエストを送出する緊急リクエ
スト送出部である。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIG. In the embodiment shown in FIG. 1, reference numeral 1 is an arithmetic processing device, reference numeral 2 is a main storage device, reference numeral 3 is a system bus, reference numeral 4 is an input / output processing device, and reference numeral 5 is data of an input / output processing device and a channel device. A bus (8 bytes wide in this embodiment), reference numeral 6 indicates a parameter bus between the input / output processing device and the channel device, reference numeral 7 indicates a channel device, reference numeral 8 indicates a peripheral control device, and reference numeral 9 indicates an input / output device. Also, reference numeral 4
Reference numeral 1 is an interface unit of the input / output processing device 4 with respect to the main storage device 2, reference numeral 42 is a data transfer control unit for controlling data transfer in the input / output processing device 4, and reference numeral 43 is an arbitration for request signals from a plurality of channel devices. Request arbitration unit, reference numeral 44 is an area for storing priority information to be given to the request arbitration unit 43, reference numeral 45 is an overrun analysis unit for determining a channel device that is likely to cause data overrun, and reference numeral 46 is an overrun analysis unit 45. It is a priority order changing unit that rewrites the priority order information storage area 44 according to the output. Further, reference numeral 71 is a data buffer for temporarily storing transfer data, reference numeral 72 is an input / output control unit for controlling input / output transfer in the channel device 7, and reference numeral 73 is a buffer management unit for managing the amount of data in the data buffer 71. Reference numeral 74 is a transfer rate storage area for storing the data transfer rate between the channel device 7 and the peripheral control device 8, and reference numeral 75 is a data transfer request (normal request) to the input / output processing device 4 according to the output of the buffer management unit 73. A normal request sending unit for sending, reference numeral 76 is an urgent request sending unit for sending a request of high priority from the outputs of the buffer management unit 73 and the transfer rate storage area 74.
【０００７】ここで上記実施例における動作について説
明する。まず、演算処理装置１が主記憶装置２に格納し
た転送指令情報をもとにデータ転送処理が起動される
と、入出力処理装置は転送指令情報を解読し、チャネル
装置７に対しデータ転送を起動する。データ転送を起動
されたチャネル装置７のバッファ管理部７３は、転送方
向に応じてデータバッファ７１内の有効データ数や空き
エリア数を判断し、結果を通常リクエスト送出部７５及
び緊急リクエスト送出部７６につたえる。The operation of the above embodiment will now be described. First, when the data transfer process is started based on the transfer command information stored in the main storage device 2 of the arithmetic processing device 1, the input / output processing device decodes the transfer command information and transfers the data to the channel device 7. to start. The buffer management unit 73 of the channel device 7 that has started the data transfer determines the number of valid data and the number of free areas in the data buffer 71 according to the transfer direction, and outputs the result as the normal request transmission unit 75 and the emergency request transmission unit 76. Keep going.
【０００８】通常リクエスト送出部７５は、バッファ管
理部７３の出力結果に基づき入出力処理装置４に対して
データ転送要求のためのリクエストを送出する。具体的
には、本実施例では入出力処理装置４に対して一度のデ
ータ転送リクエストで最大８バイトのデータを入出力で
きるので、通常リクエスト送出部７５は、入力転送では
データバッファ７１に有効データが８バイト以上存在す
る時に、また、出力転送ではデータバッファ７１に空き
エリアが８バイト以上存在する時に、通常リクエスト７
７を入出力処理装置４に対し要求する。緊急リクエスト
送出部７６は、バッファ管理部７３の出力とデータ転送
レート格納エリア７４の出力を入力し、データオーバラ
ンの発生を予め予測して、入出力処理装置４に対してデ
ータ転送要求のためのリクエストを送出する。具体的に
は、出力転送ではデータバッファ７１の残り有効データ
数と転送レートの関係からデータバッファ７１がエンプ
ティ状態になる恐れのある時、また、入力転送ではデー
タバッファ７１の空きエリア数と転送レートの関係から
データバッファ７１がフルになる恐れのある時に緊急リ
クエスト７８を入出力処理装置４に対して要求する。The normal request sending unit 75 sends a request for a data transfer request to the input / output processing device 4 based on the output result of the buffer management unit 73. Specifically, in this embodiment, since a maximum of 8 bytes of data can be input / output to / from the input / output processing device 4 with one data transfer request, the normal request sending unit 75 uses the valid data in the data buffer 71 for input transfer. Is 8 bytes or more, or when there is an empty area of 8 bytes or more in the data buffer 71 for output transfer, the normal request 7
7 is requested to the input / output processing device 4. The urgent request transmission unit 76 inputs the output of the buffer management unit 73 and the output of the data transfer rate storage area 74, predicts occurrence of data overrun in advance, and requests the data transfer request to the input / output processing device 4. Send the request. Specifically, in the output transfer, the data buffer 71 may be in an empty state due to the relationship between the number of remaining valid data in the data buffer 71 and the transfer rate, and in the input transfer, the number of free areas and the transfer rate of the data buffer 71. Therefore, the emergency request 78 is requested to the input / output processing device 4 when the data buffer 71 may become full.
【０００９】入出力処理装置４のリクエスト調停部４３
は、前記したように各チャネル装置（チャネル装置１〜
ｎ）から要求されたデータ転送リクエストを優先順位情
報エリア４４からの優先順位情報に従って調停し、デー
タ転送制御部４２へ処理を移す。また、リクエスト調停
部４３は、通常リクエストよりも緊急リクエストの方を
優先して処理を行うので、緊急リクエストを要求したデ
ータオーバランを起こしそうなチャネル装置に対して素
早くデータ転送を行うことが出来る。The request arbitration unit 43 of the input / output processing device 4
As described above, each channel device (channel devices 1 to
The data transfer request requested from n) is arbitrated according to the priority order information from the priority order information area 44, and the process is transferred to the data transfer control unit 42. Further, since the request arbitration unit 43 processes the emergency request with priority over the normal request, the request arbitration unit 43 can quickly perform the data transfer to the channel device that is likely to cause the data overrun requesting the emergency request.
【００１０】また、オーバラン解析部４５は各チャネル
装置からの緊急リクエストをカウントし、各チャネル装
置におけるデータオーバランの起こり易さを判定する。
優先順位変更部４６はオーバラン解析部４５の出力を入
力し、データオーバランの発生し易いチャネル装置の処
理を優先して行えるように、リクエスト調停に用いる優
先順位情報を作成し、優先順位情報エリア４４へ書き込
む。Further, the overrun analysis unit 45 counts the urgent request from each channel device and judges the easiness of data overrun in each channel device.
The priority changing unit 46 receives the output of the overrun analyzing unit 45, creates priority information used for request arbitration, and prioritizes processing of a channel device in which data overrun is likely to occur, and creates a priority information area 44. Write to
【００１１】[0011]
【発明の効果】以上説明したように本発明によると、チ
ャネル装置におけるデータ転送リクエストを通常リクエ
ストと緊急リクエストに分けて出力し、入出力処理装置
内のリクエスト調停部では緊急リクエストを優先に処理
させることで、データオーバランの発生を救済すること
ができる。また、入出力処理装置では、データオーバラ
ンの起こり易いチャネル装置のリクエスト調停における
優先順位が動的に上げられるため、データオーバランが
発生しにくい最適の優先順位情報を構成することができ
る。その結果、システム構成や処理の集中に伴う不具合
を解消し、入出力データ転送システムの高性能化を実現
できるという従来にない優れた入出力データ転送処理装
置を提供することができる。As described above, according to the present invention, the data transfer request in the channel device is divided into the normal request and the urgent request and output, and the request arbitration unit in the input / output processing device preferentially processes the urgent request. As a result, the occurrence of data overrun can be relieved. Further, in the input / output processing device, the priority order in the request arbitration of the channel device in which the data overrun is likely to occur is dynamically raised, so that the optimum priority information in which the data overrun is unlikely to occur can be configured. As a result, it is possible to provide an unprecedented excellent input / output data transfer processing device that can solve the problems associated with the system configuration and the concentration of processing and realize the high performance of the input / output data transfer system.
【図１】本発明の一実施例を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.
１ 演算処理装置 ２ 主記憶装置 ３ システムバス ４ 入出力処理装置 ５ データバス ６ パラメータバス ７ チャネル装置 ８ 周辺制御装置 ９ 入出力装置 ４１ メモリインターフェイスユニット ４２ データ転送制御部 ４３ リクエスト調停部 ４４ 優先順位情報エリア ４５ オーバラン解析部 ４６ 優先順位先行部 ７１ データバッファ ７２ 入出力制御部 ７３ バッファ管理部 ７４ 転送レート格納エリア ７５ 通常リクエスト送出部 ７６ 緊急リクエスト送出部 ７７ 通常リクエスト ７８ 緊急リクエスト 1 arithmetic processing device 2 main memory device 3 system bus 4 input / output processing device 5 data bus 6 parameter bus 7 channel device 8 peripheral control device 9 input / output device 41 memory interface unit 42 data transfer control unit 43 request arbitration unit 44 priority information Area 45 Overrun analysis unit 46 Priority precedence unit 71 Data buffer 72 Input / output control unit 73 Buffer management unit 74 Transfer rate storage area 75 Normal request transmission unit 76 Emergency request transmission unit 77 Normal request 78 Emergency request
Claims (3)
と、この入出力処理装置に接続された複数のチャネル装
置と、複数の入出力装置を接続する周辺制御装置と、前
記チャネル装置と周辺制御装置とを接続する入出力イン
ターフェイスとを有し，前記主記憶装置に格納した転送
指令情報に基ずき前記主記憶装置と入出力装置との間の
データ転送を行う演算処理装置とを備えた入出力データ
転送処理装置において、前記チャネル装置が、前記主記
憶装置と前記周辺制御装置間の転送レートの異差を埋め
るためのバッファ部を持ち、転送方向に応じて前記バッ
ファ内の有効データもしくは空きエリア数を判断するバ
ッファ管理手段と、前記バッファ管理手段の出力に応じ
て、前記入出力処理装置にデータ転送要求のリクエスト
（通常リクエスト）を出力する手段と、前記周辺制御装
置とチャネル装置間のデータ転送レートと、前記バッフ
ァ管理手段の出力をもとにデータオーバーランの発生を
予期した場合，入出力処理装置に対してプライオリティ
の高いデータ転送要求のリクエスト（緊急リクエスト）
を出力する手段とを備えていることを特徴とした入出力
データ転送処理装置。1. An input / output processing device connected to a main storage device, a plurality of channel devices connected to the input / output processing device, a peripheral control device connecting the plurality of input / output devices, and the channel device. And an arithmetic processing unit having an input / output interface for connecting to a peripheral control unit and performing data transfer between the main storage unit and the input / output unit based on transfer command information stored in the main storage unit. In the provided input / output data transfer processing device, the channel device has a buffer unit for filling a difference in transfer rate between the main memory device and the peripheral control device, and the effective value in the buffer is set according to the transfer direction. A buffer management unit that determines the number of data or free areas, and a request for a data transfer request (normal request) to the input / output processing unit according to the output of the buffer management unit. Is output, the data transfer rate between the peripheral control device and the channel device, and the output of the buffer management means, when a data overrun is expected to occur, the I / O processor has a high priority. Request for data transfer request (urgent request)
An input / output data transfer processing device, comprising:
と、この入出力処理装置に接続された複数のチャネル装
置と、複数の入出力装置を接続する周辺制御装置と、前
記チャネル装置と周辺制御装置とを接続する入出力イン
ターフェイスとを有し，前記主記憶装置に格納した転送
指令情報に基ずき前記主記憶装置と入出力装置との間の
データ転送を行う演算処理装置とを備えた入出力データ
転送処理装置において、前記チャネル装置は、前記主記
憶装置と前記周辺制御装置間の転送レートの異差を埋め
るためのバッファ部を持ち、転送方向に応じて前記バッ
ファ内の有効データもしくは空きエリア数を判断するバ
ッファ管理手段と、前記バッファ管理手段の出力に応じ
て、前記入出力処理装置にデータ転送要求のリクエスト
（通常リクエスト）を出力する手段と、前記周辺制御装
置とチャネル装置間のデータ転送レートと、前記バッフ
ァ管理手段の出力をもとにデータオーバーランの発生を
予期した場合，入出力処理装置に対してプライオリティ
の高いデータ転送要求のリクエスト（緊急リクエスト）
を出力する手段とを有し、前記入出力処理装置が、前記
複数のチャネル装置からデータ転送要求リクエストを受
け、前記複数のリクエストを特定の優先順位に基づいて
調停し，メモリアクセスを行うリクエスト調停手段を備
えていることを特徴とした入出力データ転送処理装置。2. An input / output processing device connected to a main storage device, a plurality of channel devices connected to the input / output processing device, a peripheral control device connecting the plurality of input / output devices, and the channel device. And an arithmetic processing unit having an input / output interface for connecting to a peripheral control unit and performing data transfer between the main storage unit and the input / output unit based on transfer command information stored in the main storage unit. In the provided input / output data transfer processing device, the channel device has a buffer unit for filling a difference in transfer rate between the main storage device and the peripheral control device, and the effective storage in the buffer is performed according to the transfer direction. A buffer management unit that determines the number of data or free areas, and a request for a data transfer request (normal request) to the input / output processing unit according to the output of the buffer management unit. Is output, the data transfer rate between the peripheral control device and the channel device, and the output of the buffer management means, when a data overrun is expected to occur, the I / O processor has a high priority. Request for data transfer request (urgent request)
Request arbitration in which the input / output processing device receives data transfer request requests from the plurality of channel devices, arbitrates the plurality of requests based on a specific priority order, and performs memory access. An input / output data transfer processing device comprising means.
ル装置から緊急リクエストを受けた場合に緊急リクエス
トにてデータ転送を要求したチャネル装置に対し優先に
メモリアクセスを行う手段と、前記複数のチャネル装置
の発したそれぞれの緊急リクエストの数をカウントし，
どのチャネル装置がデータオーバーランを起こしやすい
かを判断するデータオーバーラン解析手段と、前記デー
タオーバーラン解析手段の出力に応じて，リクエストの
調停における優先順位の割り付けを変更できる優先順位
変更手段とを有することを特徴とした請求項２記載の入
出力データ転送処理装置。3. When the request arbitration unit receives an emergency request from the channel device, the request arbitration unit preferentially performs memory access to the channel device that requested the data transfer in the emergency request, and the plurality of channel devices. Count the number of each emergency request you make,
Data overrun analysis means for determining which channel device is likely to cause data overrun, and priority change means for changing priority allocation in request arbitration according to the output of the data overrun analysis means. The input / output data transfer processing device according to claim 2, further comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35620691A JP3261715B2 (en) | 1991-12-24 | 1991-12-24 | I / O data transfer processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35620691A JP3261715B2 (en) | 1991-12-24 | 1991-12-24 | I / O data transfer processor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05173923A true JPH05173923A (en) | 1993-07-13 |
| JP3261715B2 JP3261715B2 (en) | 2002-03-04 |
Family
ID=18447870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35620691A Expired - Fee Related JP3261715B2 (en) | 1991-12-24 | 1991-12-24 | I / O data transfer processor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3261715B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1982001896A1 (en) * | 1980-12-05 | 1982-06-10 | Takahashi Shiro | Sliding member |
| US4809411A (en) * | 1982-01-15 | 1989-03-07 | Electric Power Research Institute, Inc. | Method for improving the magnetic properties of wound core fabricated from amorphous metal |
| US4842657A (en) * | 1979-04-11 | 1989-06-27 | Shin-Gijutsu Kaihatsu Jigyodan | Amorphous alloys containing iron group elements and zirconium and particles made of said alloys |
| US4859256A (en) * | 1986-02-24 | 1989-08-22 | Kabushiki Kaisha Toshiba | High permeability amorphous magnetic material |
-
1991
- 1991-12-24 JP JP35620691A patent/JP3261715B2/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4842657A (en) * | 1979-04-11 | 1989-06-27 | Shin-Gijutsu Kaihatsu Jigyodan | Amorphous alloys containing iron group elements and zirconium and particles made of said alloys |
| WO1982001896A1 (en) * | 1980-12-05 | 1982-06-10 | Takahashi Shiro | Sliding member |
| US4809411A (en) * | 1982-01-15 | 1989-03-07 | Electric Power Research Institute, Inc. | Method for improving the magnetic properties of wound core fabricated from amorphous metal |
| US4859256A (en) * | 1986-02-24 | 1989-08-22 | Kabushiki Kaisha Toshiba | High permeability amorphous magnetic material |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3261715B2 (en) | 2002-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7472213B2 (en) | Resource management device | |
| US6351780B1 (en) | Network controller using held data frame monitor and decision logic for automatically engaging DMA data transfer when buffer overflow is anticipated | |
| US8516163B2 (en) | Hardware-based concurrent direct memory access (DMA) engines on serial rapid input/output SRIO interface | |
| US20070156955A1 (en) | Method and apparatus for queuing disk drive access requests | |
| EP0435092B1 (en) | Data processing system with direct memory access controller and method for varying communication bus masterchip in response to prioritized interrupt requests | |
| JP2002366507A (en) | Multichannel dma(direct memory access) controller, and processor system | |
| JPH10187635A (en) | Buffer space dynamic allocation system | |
| JPH06161952A (en) | Arbitration device of access request | |
| EP1029284B1 (en) | Shared memory access controller | |
| JPH05173923A (en) | Input/output data transfer processing device | |
| JP3766377B2 (en) | Bus control device and information processing system | |
| JP2001101128A (en) | Data processor | |
| US20050114498A1 (en) | Method and apparatus for managing data transfer in a data processing system | |
| JP3082297B2 (en) | Task control method | |
| KR100451722B1 (en) | apparatus for controlling direct memory access | |
| JP2865131B2 (en) | Data transfer method | |
| JP3189874B2 (en) | I / O request issuance schedule device | |
| JPH0844662A (en) | Information processor | |
| JP2002091903A (en) | Bus system | |
| US6723190B1 (en) | ESD sensitivity in titanium/boron compositions | |
| JP3678537B2 (en) | Data transfer method and apparatus | |
| JP3211738B2 (en) | Data transfer device and data transfer method | |
| JP2004185451A (en) | Memory access arbitration method and memory access arbitration unit | |
| JPH0355654A (en) | Data transfer controller | |
| JPH04160459A (en) | Data transfer device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011120 |
|
| LAPS | Cancellation because of no payment of annual fees |