JPH0516747Y2 - - Google Patents
Info
- Publication number
- JPH0516747Y2 JPH0516747Y2 JP16568487U JP16568487U JPH0516747Y2 JP H0516747 Y2 JPH0516747 Y2 JP H0516747Y2 JP 16568487 U JP16568487 U JP 16568487U JP 16568487 U JP16568487 U JP 16568487U JP H0516747 Y2 JPH0516747 Y2 JP H0516747Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- tuning
- low
- pass filter
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
Landscapes
- Superheterodyne Receivers (AREA)
- Television Receiver Circuits (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【考案の詳細な説明】
[考案の技術分野]
この考案は、テレビジヨン受像機等に使用され
るチユーニング電圧発生装置に関する。[Detailed Description of the Invention] [Technical Field of the Invention] This invention relates to a tuning voltage generator used in television receivers and the like.
[従来技術とその問題点]
液晶テレビ等の小型のテレビジヨン受像機に使
用されるチユーニング電圧発生回路は、従来、第
5図に示すようになつていた。同図において、図
示しないチユーニング制御部から送られてくる
PWMパルスによつて交互に開状態となるゲート
回路11,12を介し、ハイレベル電圧V1とロ
ーレベル電圧V2とが、抵抗RとコンデンサCと
で構成されるローパスフイルタ13に交互に入力
され、ここで直流電圧に変換された後にオペアン
プ14で電圧増幅され、チユーニング電圧とされ
て出力される。このため、PWMパルスのデユー
テイ比とチユーニング電圧とは第6図Aに示すよ
うに正比例の関係となる。一方、チユーナのチユ
ーニング特性は、一般に第6図Bに示すような対
数関数であるので、PWMパルスのデユーテイ比
に対する受信チヤンネルの変化は第6図Cに示す
ような逆対数関数となつてしまう。このように、
受信チヤンネルによつて上記デユーテイに対する
受信チヤンネルの変化率が異なる。したがつて、
この回路を例えばオートチユーニング機構に用い
た場合、4チヤンネルから6チヤンネルに選局を
変える際と10チヤンネルから12チヤンネルへ選局
を変える際とでは、要する時間に大きな開きがあ
る。また、これに伴い、チヤンネル表示部におけ
る表示チヤンネルの変化速度も対数関数的なもの
となり、一定の速度でチヤンネルの更新が行なわ
れず、チヤンネルのインジケータのチヤンネル表
示間隔も不等間隔になるなど不自然なものとな
る。[Prior art and its problems] A tuning voltage generating circuit used in a small television receiver such as a liquid crystal television has conventionally been constructed as shown in FIG. In the figure, the information is sent from a tuning control unit (not shown).
A high-level voltage V 1 and a low-level voltage V 2 are alternately input to a low-pass filter 13 composed of a resistor R and a capacitor C through gate circuits 11 and 12 that are alternately opened by PWM pulses. Here, the voltage is converted into a DC voltage, and then voltage amplified by an operational amplifier 14, and output as a tuning voltage. Therefore, the duty ratio of the PWM pulse and the tuning voltage have a directly proportional relationship as shown in FIG. 6A. On the other hand, since the tuning characteristic of a tuner is generally a logarithmic function as shown in FIG. 6B, the change in the receiving channel with respect to the duty ratio of the PWM pulse becomes an anti-logarithmic function as shown in FIG. 6C. in this way,
The rate of change of the receiving channel with respect to the above duty differs depending on the receiving channel. Therefore,
When this circuit is used, for example, in an auto-tuning mechanism, there is a large difference in the time required when changing the tuning from 4 channels to 6 channels and when changing the tuning from 10 channels to 12 channels. Additionally, as a result, the rate of change of displayed channels in the channel display section becomes logarithmic, and channels are not updated at a constant rate, resulting in unnatural results such as channel indicators displaying channels at irregular intervals. Become something.
[考案の目的]
この考案は上記のような実情に鑑みてなされた
もので、常に一定の速度でチヤンネルを変化させ
ることのできるチユーニング電圧発生装置を提供
することを目的とする。[Purpose of the invention] This invention was made in view of the above-mentioned circumstances, and an object of the invention is to provide a tuning voltage generator that can always change the channel at a constant speed.
[考案の要点]
この考案は、ハイレベル電圧とローレベル電圧
を交互に入力して直流電圧を出力するローパスフ
イルタの時定数を決定する抵抗値を、PWMパル
スのオン/オフレベルに合せて切換設定するよう
にしたものである。[Key points of the invention] This invention switches the resistance value, which determines the time constant of a low-pass filter that outputs a DC voltage by alternately inputting high-level voltage and low-level voltage, in accordance with the on/off level of the PWM pulse. This is how you set it.
[考案の実施例]
以下図面を参照してこの考案の一実施例を説明
する。[Embodiment of the invention] An embodiment of the invention will be described below with reference to the drawings.
第1図がその回路構成を示すものである。同図
で21,22はゲート回路であり、チユーニング
制御部(図示せず)からのPWMパルスかゲート
回路21には直接、ゲート回路22にはインバー
タ23を介して反転されて入力され、それぞれの
開閉制御を行なう。このゲート回路21は、抵抗
R1を介して送られてくるハイレベルの電源電圧
V1が一端を接地したコンデンサCの他端及びオ
ペアンプ24のプラス入力端子に印加されるのを
ゲート制御する。同様にゲート回路22は、抵抗
R2を介して送られてくるローレベルの電源電圧
V2が上記一端を接地したコンデンサCの他端及
びオペアンプ24のプラス入力端子に印加される
のをゲート制御する。すなわち、抵抗R1とコン
デンサC、あるいは抵抗R2とコンデンサCとで
ローパスフイルタ25を構成する。オペアンプ2
4は、出力端子とマイナス入力端子間に抵抗26
が接続され、そのマイナス入力端子はさらに抵抗
27を介して接地される。そして、オペアンプ2
4の出力端子から、チユーニング電圧が出力され
ることとなる。 FIG. 1 shows the circuit configuration. In the same figure, 21 and 22 are gate circuits, and PWM pulses from a tuning control section (not shown) are input directly to the gate circuit 21 and inverted and input to the gate circuit 22 via an inverter 23, respectively. Performs opening/closing control. This gate circuit 21 has a resistor
High level supply voltage sent through R 1
The application of V 1 to the other end of the capacitor C whose end is grounded and to the positive input terminal of the operational amplifier 24 is gate-controlled. Similarly, the gate circuit 22 has a resistor
Low level supply voltage sent through R 2
The application of V 2 to the other end of the capacitor C whose one end is grounded and to the positive input terminal of the operational amplifier 24 is gate-controlled. That is, the resistor R 1 and the capacitor C, or the resistor R 2 and the capacitor C constitute the low pass filter 25. operational amplifier 2
4 is a resistor 26 between the output terminal and the negative input terminal.
is connected, and its negative input terminal is further grounded via a resistor 27. And op amp 2
The tuning voltage will be output from the output terminal No. 4.
上記のような構成にあつて、前段のチユーノニ
ング制御部からのPWMパルスによつてゲート回
路21とゲート回路22とが交互にオン/オフさ
れ、ゲートの開閉を繰返す。ゲート回路21が開
となつている間はハイレベルの電源電圧V1が抵
抗R1を介してコンデンサCを充電するもので、
この時に時定数はR1Cである。同様にゲート回
路22が開となつている間はローレベルの電源電
圧V2が抵抗R2を介してコンデンサCを充電する
もので、この時の時定数はR2Cである。上記2
つの時定数R1CとR2Cは異なり、コンデンサC
の両端に生じる電圧の電圧の平均値Vは
V=V1(1−eTD/R 1 C)−V2(1−eT(1-D)/R 2 C)/eT(1
-D)/R 2 C−eTD/R 1 C……(1)
(ただし
D:PWMパルスのデユーテイ、
T:PWMパルスの周期)
なる計算式で表わされることとなる。この式に、
R1,R2,C,T及びDの各値を代入して得られ
たのが第2図である。図からわかるように、R1
=R2=100[kΩ]の時はPWMパルスのデユーテ
イとチユーニング電圧とが正比例しているが、
R2に比してR1の値を大きくしていくと、各種の
対数関数の関係が得られることとなる。この各種
対数関数の中から、このチユーニング電圧発生装
置を使用するチユーナの受信特性により近いもの
を選択して使用し、第3図A及び第3図Bに示す
ようにPWMパルスの変化に受信チヤンネルの変
化がリニアに変化するように設定すれば、第3図
Cに示す如く比例関係に近い総合受信特性が得ら
れ、受信チヤンネルの変化速度がほぼ一定とな
る。したがつて、オートチユーニング等の選局時
にチヤンネルから次のチヤンネルへ移行する所要
時間がほぼ一定となり、すなわち、第4図a、第
4図bに示すような一定速度で移動するチヤンネ
ルインジケータバー6−1を備えたオトチユニン
グ式のテレビジヨン装置においても、第4図bに
示す不等間隔のチヤンネル表示6b−2とならず
に、第4図aに示す等間隔のチヤンネル表示6a
−2にでき、自然なものとすることができる。 In the above configuration, the gate circuit 21 and the gate circuit 22 are alternately turned on and off by PWM pulses from the tuning control section at the previous stage, and the gates are repeatedly opened and closed. While the gate circuit 21 is open, the high-level power supply voltage V1 charges the capacitor C via the resistor R1 .
At this time, the time constant is R 1 C. Similarly, while the gate circuit 22 is open, the low-level power supply voltage V 2 charges the capacitor C via the resistor R 2 , and the time constant at this time is R 2 C. Above 2
The two time constants R 1 C and R 2 C are different, and the capacitor C
The average value V of the voltages generated at both ends of is V=V 1 (1-e TD/R 1 C )-V 2 (1-e T(1-D)/R 2 C )/e T(1
-D)/R 2 C -e TD/R 1 C ...(1) (where D: PWM pulse duty, T: PWM pulse period) In this formula,
FIG. 2 is the result obtained by substituting the values of R 1 , R 2 , C, T, and D. As you can see from the figure, R 1
When = R 2 = 100 [kΩ], the duty of the PWM pulse and the tuning voltage are directly proportional, but
If the value of R 1 is increased compared to R 2 , various logarithmic functions will be obtained. From among these various logarithmic functions, one that is closer to the receiving characteristics of the tuner using this tuning voltage generator is selected and used, and as shown in Figure 3A and Figure 3B, the reception channel is adjusted to the change in PWM pulse. If it is set so that the change is linear, an overall receiving characteristic close to a proportional relationship as shown in FIG. 3C can be obtained, and the rate of change of the receiving channel becomes almost constant. Therefore, the time required to shift from one channel to the next during channel selection, such as auto-tuning, is approximately constant; that is, the channel indicator bar moves at a constant speed as shown in Figures 4a and 4b. 6-1, the channel display 6a shown in FIG. 4a is displayed at equal intervals instead of the unevenly spaced channel display 6b-2 shown in FIG. 4b.
-2 and can be made natural.
[考案の効果]
以上詳記したようにこの考案によれば、ハイレ
ベル電圧とローレベル電圧を交互に入力して直流
電圧を出力するローパスフイルタの時定数を決定
する抵抗値を、PWMパルスのオン/オフレベル
に合せて切換設定するようにしたので、常に一定
の速度でチヤンネルを変化させることのできるチ
ユーニング電圧発生装置を提供することができ
る。[Effects of the invention] As detailed above, according to this invention, the resistance value that determines the time constant of the low-pass filter that outputs a DC voltage by alternately inputting high-level voltage and low-level voltage can be changed by changing the resistance value of the PWM pulse. Since the switching setting is made according to the on/off level, it is possible to provide a tuning voltage generator that can always change the channel at a constant speed.
第1図乃至第4図はこの考案の一実施例を示す
もので、第1図は回路構成を示す図、第2図は第
1図の抵抗R1を可変した場合のPWMパルスのデ
ユーテイのチユーニング電圧との特性を示す図、
第3図は第1図で得られる各特性を示す図、第4
図a、第4図bは本願と従来例とを対比して示す
外観図、第5図は従来のチユーニング電圧発生回
路の構成を示す図、第6図は第5図の回路で得ら
れる各特性を示す図である。
11,12,21,22……ゲート回路、1
3,25……ローパスフイルタ、14,24……
オペアンプ、26,27,R,R1,R2……抵抗、
C……コンデンサ、V1……ハイレベル電源電圧、
V2……ローレベル電源電圧。
Figures 1 to 4 show an embodiment of this invention. Figure 1 shows the circuit configuration, and Figure 2 shows the duty of the PWM pulse when the resistor R1 in Figure 1 is varied. Diagram showing characteristics with tuning voltage,
Figure 3 is a diagram showing each characteristic obtained in Figure 1, and Figure 4 shows the characteristics obtained in Figure 1.
Figures a and 4b are external views comparing the present application and a conventional example, Figure 5 is a diagram showing the configuration of a conventional tuning voltage generation circuit, and Figure 6 is a diagram showing the configuration of a conventional tuning voltage generating circuit. FIG. 3 is a diagram showing characteristics. 11, 12, 21, 22...gate circuit, 1
3, 25...Low pass filter, 14, 24...
Operational amplifier, 26, 27, R, R 1 , R 2 ...Resistance,
C... Capacitor, V 1 ... High level power supply voltage,
V 2 ...Low level power supply voltage.
Claims (1)
パスフイルタに入力してチユーニング電圧を発生
するチユーニング電圧発生装置において、 上記ローパスフイルタは複数種の時定数を有す
る構成とし、上記ハイレベル電圧とローレベル電
圧の交互切換時に上記ローパスフイルタの時定数
を切換設定する切換手段を備えたことを特徴とす
るチユーニング電圧発生装置。[Claims for Utility Model Registration] In a tuning voltage generator that generates a tuning voltage by alternately inputting a high level voltage and a low level voltage to a low pass filter, the low pass filter is configured to have multiple types of time constants, A tuning voltage generator comprising a switching means for switching and setting a time constant of the low-pass filter when switching alternately between a high-level voltage and a low-level voltage.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16568487U JPH0516747Y2 (en) | 1987-10-29 | 1987-10-29 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16568487U JPH0516747Y2 (en) | 1987-10-29 | 1987-10-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0170426U JPH0170426U (en) | 1989-05-10 |
JPH0516747Y2 true JPH0516747Y2 (en) | 1993-05-06 |
Family
ID=31452395
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16568487U Expired - Lifetime JPH0516747Y2 (en) | 1987-10-29 | 1987-10-29 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0516747Y2 (en) |
-
1987
- 1987-10-29 JP JP16568487U patent/JPH0516747Y2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0170426U (en) | 1989-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0516747Y2 (en) | ||
US4295090A (en) | Electronic selector switch particularly for use in radioscondes | |
US4215315A (en) | Low frequency signal period or ratio (period)-to-voltage converter | |
US4140928A (en) | Monostable multivibrator | |
US5909106A (en) | Control signal for a voltage generator for an LCD screen control circuit | |
KR950027412A (en) | Voltage-frequency converter | |
EP0608867B1 (en) | Frequency control circuit of FM modulator | |
US4343219A (en) | Delay line oscillator | |
JPS5644227A (en) | Timer device | |
JPS6236333Y2 (en) | ||
SU684727A1 (en) | Method and apparatus for analogue-digital conversion | |
KR880003917Y1 (en) | Multiplying circuit with continous real multiple number | |
JPS554532A (en) | Device for displaying electronic level by liquid crystal | |
SU830429A1 (en) | Functional voltage converter | |
JPS5644226A (en) | Timer device | |
KR820000871B1 (en) | Control ciruit | |
JPS591273Y2 (en) | Switching circuit device for electronic musical instruments | |
SU1309292A1 (en) | Non-linear pulse-width modulator | |
JP2760671B2 (en) | Horizontal oscillation circuit | |
US4400668A (en) | Period proportional two-phase voltage controlled oscillator | |
KR860000729Y1 (en) | Channel selection indicating circuit | |
KR860001703B1 (en) | Pulse killer device | |
SU1416974A1 (en) | Scanning converter | |
KR920005714B1 (en) | Envelope generating circuit of electronic musical instrument | |
JPS5914855Y2 (en) | Exponential waveform generation circuit |