JPH05167009A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPH05167009A JPH05167009A JP33032991A JP33032991A JPH05167009A JP H05167009 A JPH05167009 A JP H05167009A JP 33032991 A JP33032991 A JP 33032991A JP 33032991 A JP33032991 A JP 33032991A JP H05167009 A JPH05167009 A JP H05167009A
- Authority
- JP
- Japan
- Prior art keywords
- film
- notch
- storage node
- substrate
- polysi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、Ｓｉ基板上にＳｉＯ
2フィールド膜を下地としてｐｏｌｙＳｉストレージノ
ードが形成された半導体装置に係り、特にストレージノ
ードの形状に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention This invention relates to SiO on a Si substrate.
The present invention relates to a semiconductor device in which a polySi storage node is formed using a two- field film as a base, and particularly relates to the shape of the storage node.
【０００２】[0002]
【従来の技術】近年、半導体装置の高集積化に伴い、そ
の中に形成されるパターンもますます微細化され、加工
技術分野においても、精度よく形成する微細加工は必須
の条件となってきている。このような状況下、図３に示
すように、Ｓｉ基板１上にＳｉＯ2フィールド膜２を下
地として、ｐｏｌｙＳｉストレージノード３が形成され
たこの種従来の半導体装置においては、ｐｏｌｙＳｉス
トレージノードを形成するためのエッチングプロセスを
行う場合、フッ素、フロン系のプロセスガスを用いたプ
ラズマでエッチングされ、図から明らかなように、加工
形状がストレートになっている。2. Description of the Related Art In recent years, as semiconductor devices have become highly integrated, the patterns formed therein have become finer and finer, and even in the field of processing technology, fine processing for accurate formation has become an essential condition. There is. Under such circumstances, as shown in FIG. 3, in the conventional semiconductor device of this type in which the polySi storage node 3 is formed on the Si substrate 1 with the SiO 2 field film 2 as a base, the polySi storage node is formed. In the case of performing the etching process for etching, the etching is performed by plasma using a process gas of fluorine or fluorocarbon, and as shown in the figure, the processed shape is straight.
【０００３】[0003]
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているので、上記したようにパター
ンの微細化が進んでいる現状においては、キャパシタ容
量を増加させることが重要課題であるにもかかわらず、
困難であるという問題点があった。Since the conventional semiconductor device is constructed as described above, it is an important issue to increase the capacitance of the capacitor in the present circumstances where the pattern is becoming finer as described above. Despite being
There was a problem that it was difficult.
【０００４】この発明は上記のような問題点を解消する
ためになされたもので、ストレージノードの表面積を増
やすことによって、キャパシタ容量を容易に増加するこ
とが可能な半導体装置を提供することを目的とするもの
である。The present invention has been made to solve the above problems, and an object thereof is to provide a semiconductor device capable of easily increasing the capacitance of a capacitor by increasing the surface area of a storage node. It is what
【０００５】[0005]
【課題を解決するための手段】この発明に係る半導体装
置はＳｉ基板上に積層されるｐｏｌｙＳｉストレージノ
ードのＳｉＯ2フィールド膜との界面部分にノッチを形
成したものである。A semiconductor device according to the present invention has a notch formed in an interface portion of a polySi storage node stacked on a Si substrate with a SiO 2 field film.
【０００６】[0006]
【作用】この発明における半導体装置のｐｏｌｙＳｉス
トレージノードは、ＳｉＯ2フィールド膜と対向する面
にノッチが形成されることにより、表面積が増えてキャ
パシタ容量が増加する。In the polySi storage node of the semiconductor device of the present invention, the notch is formed on the surface facing the SiO 2 field film, so that the surface area increases and the capacitance of the capacitor increases.
【０００７】[0007]
【実施例】実施例１．以下、この発明の実施例を図につ
いて説明する。図１はこの発明の実施例１における半導
体装置のｐｏｌｙＳｉストレージノード部の形状を示す
図である。図において、Ｓｉ基板１およびＳｉＯ2フィ
ールド膜２は図３に示す従来装置のものと同様である。
４はＳｉ基板１上に形成されるｐｏｌｙＳｉストレージ
ノードで、ＳｉＯ2フィールド膜２と対向する界面部分
にはノッチ５が形成されている。EXAMPLES Example 1. Embodiments of the present invention will be described below with reference to the drawings. 1 is a diagram showing the shape of a polySi storage node portion of a semiconductor device according to a first embodiment of the present invention. In the figure, the Si substrate 1 and the SiO 2 field film 2 are the same as those of the conventional device shown in FIG.
A polySi storage node 4 is formed on the Si substrate 1, and a notch 5 is formed in an interface portion facing the SiO 2 field film 2.
【０００８】次に、上記のように構成されたこの発明の
実施例１における半導体装置のｐｏｌｙＳｉストレージ
ノード部の製造工程を図２に基づいて説明する。まず、
Ｓｉ基板１上にＳｉＯ2フィールド膜２を形成（図２−
Ａ）する。次にこれらＳｉ基板１およびＳｉＯ2フィー
ルド膜２の表面を覆うようにｐｏｌｙＳｉ膜６を形成
（図２−Ｂ）する。この時に、ｐｏｌｙＳｉ膜６を形成
するためのデポガスの濃度を従来の場合と比較して若干
低くする。Next, a manufacturing process of the polySi storage node portion of the semiconductor device having the above-described structure according to the first embodiment of the present invention will be described with reference to FIG. First,
The SiO 2 field film 2 is formed on the Si substrate 1 (see FIG. 2-
A) Next, a polySi film 6 is formed so as to cover the surfaces of the Si substrate 1 and the SiO 2 field film 2 (FIG. 2-B). At this time, the concentration of the deposition gas for forming the polySi film 6 is made slightly lower than in the conventional case.
【０００９】そして、このように形成されたｐｏｌｙＳ
ｉ膜６上のストレージノードを形成しようとする位置
に、耐エッチング性のフォトレジストを塗布し、所定の
パターンが形成されたフォトマスク（図示せず）を介し
て紫外線を照射しパターンを転写する。続いてレジスト
を現像処理することによって、レジストパターン７が形
成（図２−Ｃ）される。そして最後に、塩素系ガスを用
いたプラズマ中でｐｏｌｙＳｉを異方性の電子サイクロ
トロン共鳴（ＥＣＲ）で選択的にエッチング除去するこ
とにより、所望のｐｏｌｙＳｉストレージノード４が得
られ、ＳｉＯ2フィールド膜２と対向する界面部分にノ
ッチ５が形成（図２−Ｄ）される。The polyS formed in this way
An etching resistant photoresist is applied to a position on the i film 6 where a storage node is to be formed, and ultraviolet rays are radiated through a photomask (not shown) on which a predetermined pattern is formed to transfer the pattern. .. Subsequently, the resist pattern 7 is formed by developing the resist (FIG. 2-C). Finally, by selectively removing polySi by anisotropic electron cyclotron resonance (ECR) in plasma using a chlorine-based gas, a desired polySi storage node 4 is obtained, and the SiO 2 field film 2 is formed. A notch 5 is formed in the interface portion facing (FIG. 2-D).
【００１０】このように、上記実施例１によれば、ｐｏ
ｌｙＳｉ膜６を形成する際のデポガスの濃度を従来の場
合と比較して若干低くしているので最終的にｐｏｌｙＳ
ｉストレージノード４を形成する段階でノッチ５が形成
され、その結果、ｐｏｌｙＳｉストレージノード４の表
面積がノッチ５が形成された分だけ増すので、キャパシ
タ容量も増加する。又、エッチングプロセスでは塩素系
のガスを用いているので、従来のフッ素、フロン系のガ
スを用いた場合と比較し、ＳｉＯ2フィールド膜２との
選択比が向上して適度なエッチングが行え、又、ノッチ
５も入り易くなる。As described above, according to the first embodiment, po
Since the concentration of the deposition gas when forming the lySi film 6 is made slightly lower than that in the conventional case, finally the polyS film is formed.
The notch 5 is formed in the step of forming the i storage node 4, and as a result, the surface area of the polySi storage node 4 is increased by the amount of the notch 5, so that the capacitance of the capacitor is also increased. Further, since the chlorine-based gas is used in the etching process, the selection ratio with the SiO 2 field film 2 is improved and proper etching can be performed, as compared with the case of using the conventional fluorine or fluorocarbon-based gas. In addition, the notch 5 can be easily inserted.
【００１１】実施例２．なお、上記実施例１によれば、
ｐｏｌｙＳｉ膜６を形成する際のデポガスの濃度を従来
の場合と比較して若干低くすることによってノッチ５を
形成するようにしているが、エッチング処理を行う処理
槽内の圧力を若干上げることによってもノッチ５を形成
することができ、上記実施例１同様の効果を奏する。Embodiment 2. According to the first embodiment,
Although the notch 5 is formed by slightly lowering the concentration of the deposition gas when forming the polySi film 6 as compared with the conventional case, it is also possible to slightly increase the pressure in the processing tank for performing the etching process. The notch 5 can be formed, and the same effect as that of the first embodiment can be obtained.
【００１２】[0012]
【発明の効果】以上のように、この発明によればＳｉ基
板上に積層されるｐｏｌｙＳｉストレージノードのＳｉ
Ｏ2フィールド膜との界面部分にノッチを形成したの
で、キャパシタ容量を容易に増加することが可能な半導
体装置を提供することができる。As described above, according to the present invention, the Si of the polySi storage node stacked on the Si substrate is
Since the notch is formed at the interface with the O 2 field film, it is possible to provide a semiconductor device capable of easily increasing the capacitance of the capacitor.
【図１】この発明の実施例１における半導体装置のｐｏ
ｌｙＳｉストレージノード部の形状を示す図である。FIG. 1 is a diagram showing a semiconductor device po according to a first embodiment of the present invention.
It is a figure which shows the shape of a lySi storage node part.
【図２】図１におけるｐｏｌｙＳｉストレージノード部
の製造工程を示す図である。FIG. 2 is a diagram showing a manufacturing process of the polySi storage node unit in FIG.
【図３】従来の半導体装置のｐｏｌｙＳｉストレージノ
ード部の形状を示す図である。FIG. 3 is a diagram showing a shape of a polySi storage node portion of a conventional semiconductor device.
１ Ｓｉ基板 ２ ＳｉＯ2フィールド膜 ４ ｐｏｌｙＳｉストレージノード ５ ノッチ ６ ｐｏｌｙＳｉ膜 ７ レジストパターン1 Si substrate 2 SiO 2 field film 4 polySi storage node 5 notch 6 polySi film 7 resist pattern
─────────────────────────────────────────────────────
─────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成４年６月２９日[Submission date] June 29, 1992
【手続補正１】[Procedure Amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】０００８[Correction target item name] 0008
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【０００８】次に、上記のように構成されたこの発明の
実施例１における半導体装置のｐｏｌｙＳｉストレージ
ノード部の製造工程を図２に基づいて説明する。まず、
Ｓｉ基板１上にＳｉＯ2フィールド膜２を形成（図２−
Ａ）する。次にこれらＳｉ基板１およびＳｉＯ2フィー
ルド膜２の表面を覆うようにｐｏｌｙＳｉ膜６を形成
（図２−Ｂ）する。Next, a manufacturing process of the polySi storage node portion of the semiconductor device having the above-described structure according to the first embodiment of the present invention will be described with reference to FIG. First,
The SiO 2 field film 2 is formed on the Si substrate 1 (see FIG. 2-
A) Next, a polySi film 6 is formed so as to cover the surfaces of the Si substrate 1 and the SiO 2 field film 2 (FIG. 2-B).
【手続補正２】[Procedure Amendment 2]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１０[Correction target item name] 0010
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００１０】このように、上記実施例１によれば、エッ
チングプロセスに於いて、塩素系のガスを用いることに
より、従来のフッ素系のガスを用いた場合と比較し、Ｓ
ｉＯ2フィールド膜２との選択比が向上して適度なエッ
チングが行え、ノッチ５が入り易くなる。その結果、ｐ
ｏｌｙＳｉストレージノード４の表面積がノッチ５が形
成された分だけ増すので、キャパシタ容量も増加する。As described above, according to the first embodiment, the etch
Chlorine gas is used in the ching process
Compared with the case of using the conventional fluorine-based gas, S
The selective ratio with the iO 2 field film 2 is improved, and a suitable etchant is obtained.
The notch 5 can be easily inserted. As a result, p
Since the surface area of the oliSi storage node 4 increases by the amount of the notch 5, the capacitance of the capacitor also increases.
【手続補正３】[Procedure 3]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】００１１[Correction target item name] 0011
【補正方法】変更[Correction method] Change
【補正内容】[Correction content]
【００１１】実施例２．なお、上記実施例１によれば、
エッチングプロセスに於いて塩素系のガスを用いること
によって、ノッチ５を形成するようにしているが、エッ
チング処理を行う処理槽内の圧力を若干上げることによ
ってもノッチ５を形成することができ、上記実施例１同
様の効果を奏する。Embodiment 2. According to the first embodiment,
Using chlorine-based gas in the etching process
Although the notch 5 is formed by the above method , the notch 5 can be formed by slightly increasing the pressure in the processing bath for performing the etching process, and the same effect as that of the first embodiment is obtained.
Claims (1)
トレージノードのＳｉＯ2フィールド膜との界面部分に
ノッチを形成したことを特徴とする半導体装置。1. A semiconductor device characterized in that a notch is formed at an interface portion of a polySi storage node laminated on a Si substrate with a SiO 2 field film.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33032991A JPH05167009A (en) | 1991-12-13 | 1991-12-13 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33032991A JPH05167009A (en) | 1991-12-13 | 1991-12-13 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05167009A true JPH05167009A (en) | 1993-07-02 |
Family
ID=18231408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33032991A Pending JPH05167009A (en) | 1991-12-13 | 1991-12-13 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05167009A (en) |
-
1991
- 1991-12-13 JP JP33032991A patent/JPH05167009A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7470625B2 (en) | Method of plasma etching a substrate | |
| JP2002217170A (en) | Method of forming fine pattern, method of fabricating semiconductor device and semiconductor device | |
| JP2001308076A (en) | Method of manufacturing semiconductor device | |
| JP2505359B2 (en) | Method for forming contact hole of semiconductor device | |
| US20040241559A1 (en) | Hardmask/barrier layer for dry etching chrome films and improving post develop resist profiles on photomasks | |
| JPH04251925A (en) | Manufacture of semiconductor device | |
| US20110248385A1 (en) | Method for selectively forming symmetrical or asymmetrical features using a symmetrical photomask during fabrication of a semiconductor device and electronic systems including the semiconductor device | |
| US7465672B2 (en) | Method of forming etching mask | |
| US7338906B2 (en) | Method for fabricating semiconductor device | |
| JPH05167009A (en) | Semiconductor device | |
| TW201304056A (en) | Method for forming an opening in a semiconductor device | |
| JPH07226396A (en) | Pattern forming method | |
| KR100434312B1 (en) | Method for making contact hole in semiconductor device | |
| JPS63258020A (en) | Formation of element isolation pattern | |
| JP2003197622A (en) | Method for forming fine pattern of semiconductor element | |
| JP2932462B1 (en) | Surface patterning method for semiconductor manufacturing | |
| KR100256809B1 (en) | Method for forming contact hole in semiconductor device | |
| JP2004235297A (en) | Method of manufacturing semiconductor device | |
| JPH06244157A (en) | Manufacture of semiconductor device | |
| KR20050064265A (en) | Method of patterning insulating layer for semiconductor device | |
| KR0165417B1 (en) | Fine ptterning method of semiconductor device | |
| TW511151B (en) | Dry development having bilayer resist | |
| KR20060011021A (en) | Method for fabricating semiconductor device | |
| KR20040059428A (en) | Method for fabricating capacitor using pattern deformation | |
| US20040197710A1 (en) | Method for defining ring pattern |