JPH05165551A - Output control circuit - Google Patents
Output control circuitInfo
- Publication number
- JPH05165551A JPH05165551A JP3335207A JP33520791A JPH05165551A JP H05165551 A JPH05165551 A JP H05165551A JP 3335207 A JP3335207 A JP 3335207A JP 33520791 A JP33520791 A JP 33520791A JP H05165551 A JPH05165551 A JP H05165551A
- Authority
- JP
- Japan
- Prior art keywords
- output
- potential
- output control
- charge
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Electronic Switches (AREA)
- Power Sources (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、出力制御回路に関し、
特に電源電圧立ち上がり時に安定した出力制御信号を出
力する出力制御回路に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an output control circuit,
In particular, the present invention relates to an output control circuit that outputs a stable output control signal when the power supply voltage rises.
【0002】[0002]
【従来の技術】従来、この種の出力制御回路は、図3に
示す様に、第一の出力バッファ制御回路209と第二の
出力バッファ制御回路210の組み合わせにより構成さ
れており、出力バッファ206、207のゲートにこれ
らの出力制御回路を接続する場合、この出力制御回路は
出力信号として電源電位201を直接用い発生せしめ、
これにより出力バッファのオン・オフを制御していた。2. Description of the Related Art Conventionally, as shown in FIG. 3, an output control circuit of this type is constituted by a combination of a first output buffer control circuit 209 and a second output buffer control circuit 210 as shown in FIG. , 207, when these output control circuits are connected to the gates, this output control circuit directly uses the power supply potential 201 as an output signal to generate.
This controls the on / off of the output buffer.
【0003】以下、従来の出力制御回路の電源立ち上が
り時の状態を図3を用い説明する。The state of the conventional output control circuit when the power is turned on will be described below with reference to FIG.
【0004】図3に示す従来例はP−ch出力バッファ
206を制御する第一の出力制御信号202と、N−c
h出力バッファ207を制御する第二の出力制御信号2
03が出力制御回路に入力されており、また電源電位2
01が立ち上がり内部回路安定動作電圧に達した時、第
一の出力制御信号202は論理値“L”レベル(以下
“L”と記述する)に、第二の出力制御信号203は論
理値“H”レベル(以下“H”と記述する)に初期設定
される様になっている。In the conventional example shown in FIG. 3, the first output control signal 202 for controlling the P-ch output buffer 206 and N-c are used.
h Second output control signal 2 for controlling the output buffer 207
03 is input to the output control circuit, and the power supply potential 2
When 01 rises and reaches the stable operation voltage of the internal circuit, the first output control signal 202 is at a logical value “L” level (hereinafter referred to as “L”) and the second output control signal 203 is at a logical value “H”. It is adapted to be initialized to the "level" (hereinafter referred to as "H").
【0005】以下、図6のタイミングチャートを用い電
源電位201の立ち上がり時における各部の動作につい
て説明する。電源電位201がGND電位から内部動作
安定電圧に達する迄の間、第一の出力制御信号202及
び、第二の出力制御信号203の電位は不定である。The operation of each part when the power supply potential 201 rises will be described below with reference to the timing chart of FIG. The potentials of the first output control signal 202 and the second output control signal 203 are indefinite until the power supply potential 201 reaches the internal operation stable voltage from the GND potential.
【0006】また、出力バッファ制御回路209,21
0も正常なインバータ動作を行えず第一及び第二の出力
信号204,205も不定となるため、P,N−ch出
力バッファ206,207のドレインに接続された出力
端208の電位も不定となる。Further, the output buffer control circuits 209 and 21
Since 0 does not perform a normal inverter operation and the first and second output signals 204 and 205 are also indefinite, the potential of the output terminal 208 connected to the drains of the P, N-ch output buffers 206 and 207 is also indefinite. Become.
【0007】さらに、電源電位:201が内部動作安定
電圧に達した後は、第一の出力制御信号202は“L”
となり、第一の出力信号204は“H”となり、P−c
h出力バッファ206はオフすると共に、第二の出力制
御信号203は“H”となる。これにより、第二の出力
信号205は“L”となり、N−ch出力バッファ20
7はオフする。Further, after the power source potential: 201 reaches the internal operation stable voltage, the first output control signal 202 is "L".
, The first output signal 204 becomes "H", and P-c
The h output buffer 206 is turned off, and the second output control signal 203 becomes "H". As a result, the second output signal 205 becomes "L", and the N-ch output buffer 20
7 turns off.
【0008】従って、P,N−ch出力バッファ20
6,207のドレインに接続された出力端208はハイ
インピーダンスになる。Therefore, the P, N-ch output buffer 20
The output end 208 connected to the drains of 6, 207 becomes high impedance.
【0009】[0009]
【発明が解決しようとする課題】ところで、上述した従
来の出力制御回路は、出力信号の状態が、電源立ち上げ
時における電源立ち上がり開始から回路の安定動作電圧
に達するまでの間、不安定かつ不定状態となった。この
ことは、出力回路に回路安定動作電圧以下で反応する周
辺部品・回路を接続する場合、致命的な問題点となる。By the way, in the above-mentioned conventional output control circuit, the state of the output signal is unstable and indefinite during the period from the start of the power source rise at the time of power source rise to the stable operation voltage of the circuit. It became a state. This is a fatal problem when connecting peripheral components / circuits that react below the circuit stable operating voltage to the output circuit.
【0010】それ故、本発明の課題は、電源電位立ち上
がり時においても安定した出力制御信号を維持可能な出
力制御回路を得ることにある。Therefore, an object of the present invention is to obtain an output control circuit capable of maintaining a stable output control signal even when the power supply potential rises.
【0011】[0011]
【課題を解決するための手段】本発明の出力制御回路
は、第一及び第二の電位によって生成される発振クロッ
ク信号を受け、出力制御信号がアクティブ状態の時のみ
該発振クロック信号を出力するゲートと、該ゲートより
出力される該発振クロック信号との容量結合により該第
一の電位を基準電位とし該第二の電位に向いチャージ電
位を押し上げ又は押し下げるチャージポンプ部と、該チ
ャージ電位と該第一の電位を両端とする容量より成り、
該チャージ電位を出力信号として出力する回路を有する
ことを特徴とする。The output control circuit of the present invention receives an oscillation clock signal generated by the first and second potentials and outputs the oscillation clock signal only when the output control signal is in an active state. A gate and a charge pump unit that pushes up or pushes down the charge potential toward the second potential with the first potential as a reference potential by capacitive coupling with the oscillation clock signal output from the gate; It consists of a capacitor with the first potential at both ends,
It is characterized in that it has a circuit for outputting the charge potential as an output signal.
【0012】[0012]
【作用】出力制御御信号がアクティブのときのみ、発信
クロック信号によりGNDを基準に電源電位へチャージ
電位を押し上げるチャージポンプ部と、チャージ電位と
GND間に容量を有する出力制御回路において、出力信
号をN―ch出力バッファのゲートに入力することによ
り、出力を制御して出力端の状態を決定させる。電源電
位が立ち上がり開始後、内部回路安定電圧に達するま
で、発信クロック信号が発生しないため、チャージポン
プ部が動作せず、チャージ電位に電荷が供給されない。
従って、出力制御信号が不定であってもチャージ電位お
よび出力信号は容量によりGNDに保たれる。これによ
り、N―ch出力バッファは常にオフ状態となり、出力
端はハイインピーダンス状態を安定に保つことが可能と
なる。In the output control circuit having the capacitance between the charge potential and GND, and the charge pump unit that pushes up the charge potential to the power supply potential with reference to GND by the oscillation clock signal only when the output control signal is active, By inputting to the gate of the N-ch output buffer, the output is controlled to determine the state of the output end. Since the oscillation clock signal is not generated until the internal circuit stable voltage is reached after the power supply potential starts rising, the charge pump unit does not operate and no charge is supplied to the charge potential.
Therefore, even if the output control signal is indefinite, the charge potential and the output signal are kept at GND by the capacitance. As a result, the N-ch output buffer is always in the off state, and the output end can stably maintain the high impedance state.
【0013】[0013]
【実施例】次に本発明の実施例について、図面を参照し
て説明をする。Embodiments of the present invention will now be described with reference to the drawings.
【0014】図1は本発明の第一の実施例であり、図4
はタイミング図である。FIG. 1 shows a first embodiment of the present invention, and FIG.
Is a timing diagram.
【0015】第一実施例は図1に示すように、発振クロ
ック信号1と出力制御信号2を入力とする2入力NOR
ゲート3と、前記発振クロック信号1によりGND電位
を基準に電源電位4へチャージ電位5を押し上げるチャ
ージポンプ部6と、前記チャージ電位5とGND間に容
量7を備えており、前記チャージ電位5を出力信号8と
して、ソースをGNDに、ドレインを出力端10に接続
したN−ch出力バッファ9のゲートに入力する構成に
なっている。The first embodiment, as shown in FIG. 1, is a 2-input NOR which receives an oscillation clock signal 1 and an output control signal 2.
A gate 3, a charge pump unit 6 that pushes up the charge potential 5 to the power supply potential 4 based on the GND potential by the oscillation clock signal 1, and a capacitor 7 between the charge potential 5 and GND are provided. As the output signal 8, the source is input to GND and the drain is input to the gate of the N-ch output buffer 9 connected to the output terminal 10.
【0016】また、電源電位4が立ち上がり、内部回路
安定動作電圧に達した時、出力制御信号2は“H”に、
初期設定される様になっている。When the power supply potential 4 rises and reaches the internal circuit stable operation voltage, the output control signal 2 becomes "H",
It is supposed to be initialized.
【0017】以下、図4のタイミングチャートを用い電
源電位4の立ち上がり時における各部の動作について説
明する。電源電位4がGND電位から内部動作安定電圧
に達する迄の間、発振回路が発振せず又発振クロックも
伝達されないため、発振クロック信号1にはチャージポ
ンプ部2の動作に必要なクロック信号が発生していな
い。The operation of each part when the power supply potential 4 rises will be described below with reference to the timing chart of FIG. Since the oscillation circuit does not oscillate and the oscillation clock is not transmitted until the power supply potential 4 reaches the internal operation stable voltage from the GND potential, a clock signal necessary for the operation of the charge pump unit 2 is generated in the oscillation clock signal 1. I haven't.
【0018】従って、チャージポンプ部6は、例え出力
制御信号2が“L”であっても、チャージ電位5を押し
上げることができないため、チャージ電位5は容量7に
よりGND電位が保持される。このため、出力信号8は
“L”を出力し、N−ch出力バッファ9は、オフ状態
を維持する。Therefore, the charge pump unit 6 cannot push up the charge potential 5 even if the output control signal 2 is "L", so that the charge potential 5 is held at the GND potential by the capacitor 7. Therefore, the output signal 8 outputs "L", and the N-ch output buffer 9 maintains the off state.
【0019】さらに、電源電位4が内部動作安定電圧に
達した後は、発振回路が発振し発振クロックが伝達され
るが、本実施例の場合、出力制御信号2は“H”に初期
設定されるため、NORゲート3の出力は“L”固定と
なりチャージポンプ部6は動作せず、N−ch出力バッ
ファは引き続きオフ状態を維持する。このため、出力端
10は電源電位4の立ち上がり初期から安定してハイイ
ンピーダンス状態を維持することになる。After the power supply potential 4 reaches the internal operation stable voltage, the oscillation circuit oscillates and the oscillation clock is transmitted. In this embodiment, the output control signal 2 is initially set to "H". Therefore, the output of the NOR gate 3 is fixed to "L", the charge pump unit 6 does not operate, and the N-ch output buffer continues to be in the off state. Therefore, the output terminal 10 stably maintains the high impedance state from the initial rising of the power supply potential 4.
【0020】また、この状態で出力制御信号を“L”に
すると、NORゲート3はチャージポンプ部6の動作に
必要なクロック信号を出力するため、チャージポンプ部
6はチャージ電位5を押し上げる。そして、これにより
チャージ電位5は電源電位4に維持される。このため出
力信号8は“H”を出力し、N−ch出力バッファ9
は、オン状態となり、出力端10はGNDレベルを出力
する。このようにして電源電位4が内部動作安定電圧に
達した後は、出力制御信号2の内容に基づきN−ch出
力バッファ9を制御出来る。When the output control signal is set to "L" in this state, the NOR gate 3 outputs the clock signal necessary for the operation of the charge pump unit 6, so that the charge pump unit 6 pushes up the charge potential 5. As a result, the charge potential 5 is maintained at the power supply potential 4. Therefore, the output signal 8 outputs "H", and the N-ch output buffer 9
Turns on, and the output terminal 10 outputs the GND level. After the power supply potential 4 reaches the stable internal operation voltage in this way, the N-ch output buffer 9 can be controlled based on the content of the output control signal 2.
【0021】図2は本発明の第二の実施例であり、図5
はタイミング図である。FIG. 2 shows a second embodiment of the present invention, and FIG.
Is a timing diagram.
【0022】第二実施例は図2に示すように、出力制御
信号102と第二の出力制御信号112が“L”の時の
み発振クロック信号101を出力するNORゲート10
3と第二のNORゲート113と、前記発振クロック信
号101によりGND電位を基準に電源電位104へチ
ャージ電位105を押し上げるチャージポンプ部106
を有している。そして、電源電位104を基準にGND
電位へ第二のチャージ電位115を押し下げる第二のチ
ャージポンプ部116と、チャージ電位105とGND
間と、電源電位104間とチャージ電位115間に容量
107,117を備えており、前記チャージ電位105
を出力信号108として、ソースをGNDに、ドレイン
を出力端110に接続したN−ch出力バッファ109
のゲートに入力し、また前記第二のチャージ電位115
を第二の出力信号118として、ソースを電源電位10
4に、ドレインを出力端110に接続したP−ch出力
バッファ119のゲートに入力する構成になっている。In the second embodiment, as shown in FIG. 2, the NOR gate 10 outputs the oscillation clock signal 101 only when the output control signal 102 and the second output control signal 112 are "L".
3, the second NOR gate 113, and the charge pump unit 106 that pushes up the charge potential 105 to the power supply potential 104 based on the GND potential by the oscillation clock signal 101.
have. Then, GND with reference to the power supply potential 104
The second charge pump unit 116 that pushes the second charge potential 115 to the potential, the charge potential 105, and the GND.
Capacitors 107 and 117 between the power supply potential 104 and the charge potential 115.
As an output signal 108, an N-ch output buffer 109 having a source connected to GND and a drain connected to an output terminal 110.
Input to the gate of the second charge potential 115
Is the second output signal 118, and the source is the power supply potential 10
4, the drain is input to the gate of the P-ch output buffer 119 whose output terminal 110 is connected.
【0023】また、電源電位104が立ち上がり、内部
回路安定動作電圧に達した時、出力制御信号102と第
二の出力制御信号112は“H”に初期設定される様に
なっている。When the power supply potential 104 rises and reaches the internal circuit stable operation voltage, the output control signal 102 and the second output control signal 112 are initialized to "H".
【0024】図5に第二実施例のタイミングチャートを
示す。電源電位104の立ち上がりに際しチャージポン
プ部106,チャージ電位105,出力信号108及び
N−ch出力バッファ109は、第一の実施例で説明し
た各部と同様の動作を行い、N−ch出力バッファ10
9はオフ状態を維持する。FIG. 5 shows a timing chart of the second embodiment. When the power supply potential 104 rises, the charge pump unit 106, the charge potential 105, the output signal 108, and the N-ch output buffer 109 perform the same operations as those of the units described in the first embodiment, and the N-ch output buffer 10
9 remains off.
【0025】また、第二のチャージポンプ部116,第
二のチャージ電位115,第二の出力信号118及びP
−ch出力バッファ119は、第一の実施例で説明した
各部の電源電位4とGND電位を逆転した構成であり、
動作は反極性で同様の動作を行い、P−ch出力バッフ
ァ119はオフ状態を維持する。Further, the second charge pump section 116, the second charge potential 115, the second output signal 118 and P
The −ch output buffer 119 has a configuration in which the power supply potential 4 and the GND potential of each part described in the first embodiment are reversed,
The operation is the same with the opposite polarity, and the P-ch output buffer 119 maintains the off state.
【0026】このため、出力端110は電源電位104
の立ち上がり初期から安定してハイインピーダンス状態
を維持する事になる。Therefore, the output terminal 110 is connected to the power supply potential 104.
The high impedance state will be maintained stably from the beginning of rising.
【0027】[0027]
【発明の効果】以上説明したように、本発明の出力制御
回路は電源電圧立ち上がり時に出力制御信号を安定した
状態に保つ事が可能である。これにより、出力に回路安
定動作電圧以下で反応する周辺部品・回路を容易に用い
ることが可能となる。As described above, the output control circuit of the present invention can keep the output control signal in a stable state when the power supply voltage rises. This makes it possible to easily use peripheral components / circuits that react to the output at a circuit stable operating voltage or lower.
【図1】本発明の第一実施例を示す回路図である。FIG. 1 is a circuit diagram showing a first embodiment of the present invention.
【図2】本発明の第二実施例実施例を示す回路図であ
る。FIG. 2 is a circuit diagram showing a second embodiment of the present invention.
【図3】従来技術を示す回路図である。FIG. 3 is a circuit diagram showing a conventional technique.
【図4】本発明の第一実施例のタイミング図である。FIG. 4 is a timing diagram of the first embodiment of the present invention.
【図5】本発明の第二実施例のタイミング図である。FIG. 5 is a timing diagram of the second embodiment of the present invention.
【図6】従来例のタイミング図である。 1…発振クロック信号 2…出力制御信号 3…NORゲート 4…電源電位 5…チャージ電位 6…チャージポンプ部 7…容量 8…出力信号 9…N−ch出力バッファ 10…出力端 101…発振クロック信号 102…出力制御信号 103…NORゲート 104…電源電位 105…チャージ電位 106…チャージポンプ部 107…容量 108…出力信号 109…N−ch出力バッファ 110…出力端 112…第二の出力制御信号 113…第二のNORゲート 115…第二のチャージ電位 116…第二のチャージポンプ部 117…容量 118…第二の出力信号 119…P−ch出力バッファ 201…電源電位 202…第一の出力制御信号 203…第二の出力制御信号 204…第一の出力信号 205…第二の出力信号 206…P−ch出力バッファ 207…N−ch出力バッファ 208…出力端 209…第一の出力バッファ制御回路 210…第二の出力バッファ制御回路FIG. 6 is a timing chart of a conventional example. 1 ... Oscillation clock signal 2 ... Output control signal 3 ... NOR gate 4 ... Power supply potential 5 ... Charge potential 6 ... Charge pump unit 7 ... Capacitance 8 ... Output signal 9 ... N-ch output buffer 10 ... Output end 101 ... Oscillation clock signal 102 ... Output control signal 103 ... NOR gate 104 ... Power supply potential 105 ... Charge potential 106 ... Charge pump section 107 ... Capacitance 108 ... Output signal 109 ... N-ch output buffer 110 ... Output end 112 ... Second output control signal 113 ... Second NOR gate 115 ... Second charge potential 116 ... Second charge pump section 117 ... Capacitance 118 ... Second output signal 119 ... P-ch output buffer 201 ... Power supply potential 202 ... First output control signal 203 ... second output control signal 204 ... first output signal 205 ... second output signal 206 ... P- h output buffer 207 ... N-ch output buffer 208 ... output terminal 209 ... first output buffer control circuit 210 ... second output buffer control circuit
Claims (2)
体集積回路において、 上記第一及び第二の電位によって生成される発振クロッ
ク信号を受け、 出力制御信号がアクティブ状態の時のみ該発振クロック
信号を出力するゲートと、 上記ゲートより出力される上記発振クロック信号との容
量結合により上記第一の電位を基準電位として上記第二
の電位に向いチャージ電位を押し上げ又は押し下げるチ
ャージポンプ部と、 上記チャージ電位と上記第一の電位を両端とする容量よ
り成り、 該チャージ電位を出力信号として出力することを特徴と
する出力制御回路。1. A semiconductor integrated circuit which operates with first and second potentials, receives an oscillation clock signal generated by the first and second potentials, and outputs the oscillation clock signal only when an output control signal is in an active state. A charge pump unit that pushes up or pushes down a charge potential toward the second potential with the first potential as a reference potential by capacitive coupling of a gate outputting a signal and the oscillation clock signal output from the gate, An output control circuit comprising a charge potential and a capacitor having the first potential at both ends, and outputting the charge potential as an output signal.
体集積回路において、 上記第一及び第二の電位によって生成される発振クロッ
ク信号を受け、 出力制御信号がアクティブ状態の時のみ上記発振クロッ
ク信号を出力するゲートと、 上記ゲートより出力される上記発振クロック信号との容
量結合により上記第二の電位を基準電位とし上記第一の
電位に向い第二のチャージ電位を押し上げ又は押し下げ
る第二のチャージポンプ部と、 上記第二のチャージ電位と上記第二の電位を両端とする
第二の容量より成り、 上記第二のチャージ電位を出力信号として出力すること
を特徴とする出力制御回路。2. A semiconductor integrated circuit which operates at first and second potentials, receives the oscillation clock signal generated by the first and second potentials, and only when the output control signal is in an active state, the oscillation clock signal. The second charge potential is pushed up or pushed down toward the first potential with the second potential as a reference potential by capacitive coupling between the gate for outputting a signal and the oscillation clock signal output from the gate. An output control circuit comprising a charge pump unit, a second capacitor having a second charge potential and a second capacitor having the second potential at both ends, and outputting the second charge potential as an output signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3335207A JP2853718B2 (en) | 1991-12-18 | 1991-12-18 | Output control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3335207A JP2853718B2 (en) | 1991-12-18 | 1991-12-18 | Output control circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05165551A true JPH05165551A (en) | 1993-07-02 |
JP2853718B2 JP2853718B2 (en) | 1999-02-03 |
Family
ID=18285963
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3335207A Expired - Fee Related JP2853718B2 (en) | 1991-12-18 | 1991-12-18 | Output control circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2853718B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6882175B2 (en) | 2002-07-11 | 2005-04-19 | Matsushita Electric Industrial Co., Ltd. | Inter-block interface circuit and system LSI |
-
1991
- 1991-12-18 JP JP3335207A patent/JP2853718B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6882175B2 (en) | 2002-07-11 | 2005-04-19 | Matsushita Electric Industrial Co., Ltd. | Inter-block interface circuit and system LSI |
Also Published As
Publication number | Publication date |
---|---|
JP2853718B2 (en) | 1999-02-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3048921B2 (en) | Crystal oscillation circuit | |
US5532653A (en) | Supply voltage compensated charge pump oscillator | |
JPH04222455A (en) | Interface circuit | |
US4864255A (en) | Oscillator capable of quickly supplying a stable oscillation signal | |
KR100286155B1 (en) | Oscillator circuit integrated in integrated circuit | |
US6191661B1 (en) | Oscillator circuit with reduced capacity for AC coupling capacitor | |
JPH05165551A (en) | Output control circuit | |
JPH0254698B2 (en) | ||
JP2833355B2 (en) | Semiconductor integrated circuit | |
JP2840912B2 (en) | Semiconductor integrated circuit | |
JP2906558B2 (en) | Semiconductor integrated circuit using piezoelectric vibrator | |
US5247266A (en) | Oscillation inducing cicuit | |
JP3843720B2 (en) | Constant voltage output device | |
JPH05336736A (en) | Internal voltage generating device for semiconductor integrated circuit | |
JP3255581B2 (en) | Oscillator circuit | |
JPH0353705A (en) | Semiconductor integrated circuit | |
JPS60193369A (en) | Integrated circuit device | |
KR960002915Y1 (en) | Buffer circuit for data output | |
JPS63202103A (en) | Oscillation circuit | |
JPH0697732A (en) | Oscillation circuit | |
JPH04273602A (en) | Oscillation control circuit | |
JPH0223703A (en) | Oscillation control circuit | |
KR19990048765A (en) | Crystal and ALSI Oscillator Circuit | |
JPH0426221A (en) | Oscillation circuit | |
JPH03155205A (en) | Oscillator circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981021 |
|
LAPS | Cancellation because of no payment of annual fees |