JPH05161342A - Driving circuit for voltage driving semiconductor element - Google Patents
Driving circuit for voltage driving semiconductor elementInfo
- Publication number
- JPH05161342A JPH05161342A JP31568991A JP31568991A JPH05161342A JP H05161342 A JPH05161342 A JP H05161342A JP 31568991 A JP31568991 A JP 31568991A JP 31568991 A JP31568991 A JP 31568991A JP H05161342 A JPH05161342 A JP H05161342A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- turned
- semiconductor element
- overcurrent
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
- Power Conversion In General (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、ＩＧＢＴやパワーＭ
ＯＳＦＥＴなどの電圧駆動形半導体素子の駆動回路に関
し、特にインバータなどの電力変換装置において、短絡
事故時などに生じる過電流から素子を保護する機能を内
蔵する駆動回路に関する。なお以下各図において同一の
符号は同一もしくは相当部分を示す。BACKGROUND OF THE INVENTION This invention relates to an IGBT and a power M.
The present invention relates to a drive circuit for a voltage-driven semiconductor element such as an OSFET, and more particularly to a drive circuit having a function of protecting an element from an overcurrent that occurs in a power converter such as an inverter when a short circuit accident occurs. In the following figures, the same reference numerals indicate the same or corresponding parts.
【０００２】[0002]
【従来の技術】ここでは電圧駆動形半導体素子として、
ＩＧＢＴを例にして説明する。電力変換装置において、
運転中の過電流故障の中で、素子破壊につながる故障と
して負荷短絡や地絡がある。図５はこの短絡事故時にお
ける過電流保護回路の基本動作の説明図であり、同図
（Ａ）はこの短絡事故時を模擬する回路を示し、同図
（Ｂ）は、その時のＩＧＢＴ素子Ｑ１の電圧および電流
波形を示す。この図で示すように短絡期間（即ち図５
（Ｂ）の時点ｔ０〜ｔ１の間）中はＩＧＢＴＱ１にほぼ
直流回路電圧Ｅｄが印加された状態で短絡電流Ｉｃが流
れる。この短絡電流Ｉｃは素子Ｑ１の直流定格４〜５倍
（高耐圧の素子では１０倍程度）にも達する。従って短
絡期間中に素子には非常に大きな電力が印加されること
になる。そのため短絡を過電圧の発生なしに保護するに
は、素子Ｑ１がこの短絡状態に耐えうる期間（１０μｓ
程度）内にこの図５（Ｂ）の実線カーブのようにゲート
を緩やかにオフし電流Ｉｃをソフトしゃ断する必要があ
る。2. Description of the Related Art Here, as a voltage drive type semiconductor device,
An IGBT will be described as an example. In the power converter,
Among overcurrent faults during operation, load short circuits and ground faults are faults that lead to element destruction. FIG. 5 is an explanatory diagram of the basic operation of the overcurrent protection circuit at the time of this short circuit accident. FIG. 5 (A) shows a circuit simulating this short circuit accident, and FIG. 5 (B) shows the IGBT element Q1 at that time. The voltage and current waveforms of As shown in this figure, the short-circuit period (that is, FIG.
During the period (between time points t0 to t1), the short circuit current Ic flows while the DC circuit voltage Ed is applied to the IGBT Q1. This short-circuit current Ic reaches the DC rating 4 to 5 times (about 10 times for a high breakdown voltage element) of the element Q1. Therefore, a very large electric power is applied to the device during the short circuit period. Therefore, in order to protect the short circuit without the occurrence of overvoltage, the period (10 μs) during which the device Q1 can withstand this short circuit state.
It is necessary to gently turn off the gate and softly cut off the current Ic as shown by the solid curve in FIG.
【０００３】図６は素子Ｑ１の過電流保護機能（つまり
ソフト遮断機能）を内蔵した駆動回路の従来例を示す。
この回路の詳細な説明は本出願人の先願になる特開平３
−１８３２０９に記載されているので、ここでは簡単に
説明する。この図において、Ｑ１は主スイッチング素子
のＩＧＢＴ、ＰＨ１は信号絶縁用フォトカプラ、Ｖ１お
よびＶ２はそれぞれオンゲート電圧印加用電圧源とオフ
ゲート電圧印加用電圧源である。次にまず図６の通常の
動作を説明する。素子Ｑ１をオンさせる駆動信号ＶＤＲ
に基づいてフォトカプラＰＨ１がオンすると、トランジ
スタＴ１がオフし、この結果、出力トランジスタＴ２が
オンし、出力トランジスタＴ３がオフとなって、ＩＧＢ
ＴＱ１のゲート・エミッタ間にはゲート抵抗ＲＧを介し
てオンゲート電圧Ｖ１が印加される。この際、トランジ
スタＴ１１はオフとなることから、抵抗Ｒ１１，ツェナ
ダイオードＺＤ１を介してトランジスタＴ４にベース電
流が流れようとするが、コンデンサＣ１を設けることに
よってトランジスタＴ４が動作するタイミングを遅らせ
ている。FIG. 6 shows a conventional example of a drive circuit having a built-in overcurrent protection function (that is, a soft shutoff function) for the element Q1.
A detailed description of this circuit is filed by the applicant of the present application.
No. 183209, it will be briefly described here. In this figure, Q1 is an IGBT of the main switching element, PH1 is a photo-isolating photocoupler, and V1 and V2 are an on-gate voltage applying voltage source and an off-gate voltage applying voltage source, respectively. Next, the normal operation of FIG. 6 will be described first. Drive signal VDR for turning on the element Q1
When the photocoupler PH1 is turned on based on, the transistor T1 is turned off, and as a result, the output transistor T2 is turned on and the output transistor T3 is turned off.
An on-gate voltage V1 is applied between the gate and emitter of TQ1 via a gate resistor RG. At this time, since the transistor T11 is turned off, the base current tends to flow to the transistor T4 via the resistor R11 and the Zener diode ZD1. However, the provision of the capacitor C1 delays the timing at which the transistor T4 operates.
【０００４】ＩＧＢＴＱ１のゲート・エミッタ間にオン
ゲート電圧が与えられるとＱ１はオンし、Ｑ１のコレク
タ・エミッタ間電圧はオン電圧（ＶCE(ON)とする。）ま
で低下し、同時にコンデンサＣ１の正極端子（つまりツ
ェナダイオードＺＤ１のカソード端子）はダイオードＤ
１を介してＩＧＢＴＱ１のオン時のコレクタ電位側に引
き落とされる。図６ではこのとき、 ＶZD1 ＋ＶBE(T4)＞Ｖ２＋ＶCE(ON)＋ＶF(D1) 但し ＶZD1 ：ツェナダイオードＺＤ１のツェナ電圧 ＶBE(T4) ：トランジスタＴ４のＶBE ＶF(D1) ：ダイオードＤ１の順方向電圧 となるように部品を選定して置くことにより、ＩＧＢＴ
Ｑ１のオン状態ではツェナダイオードＺＤ１は導通する
ことなくトランジスタＴ４をオフに保っている。When an on-gate voltage is applied between the gate and emitter of the IGBT Q1, Q1 turns on, the collector-emitter voltage of Q1 decreases to an on voltage (V CE (ON)), and at the same time, the positive electrode of the capacitor C1. The terminal (that is, the cathode terminal of the Zener diode ZD1) is the diode D
1 is pulled to the collector potential side when the IGBT Q1 is turned on. In this case, in FIG. 6, V ZD1 + V BE (T4) > V2 + V CE (ON) + V F (D1) where V ZD1 : Zener voltage of Zener diode ZD1 V BE (T4) : V BE V F (D1) of transistor T4. : By selecting and placing the components so that the forward voltage of the diode D1 can be achieved, the IGBT
When Q1 is on, the zener diode ZD1 does not conduct and keeps the transistor T4 off.
【０００５】次に素子Ｑ１をオフさせる駆動信号ＶＤＲ
に基づいてフォトカプラＰＨ１がオフになると、トラン
ジスタＴ１がオンし、これにより出力トランジスタＴ２
がオフ、Ｔ３がオンとなって、ＩＧＢＴＱ１のゲート・
エミッタ間には抵抗ＲＧを介してオフゲート電圧Ｖ２が
印加されＱ１はオフとなる。このときトランジスタＴ１
１のオンによりコンデンサＣ１の電荷を放電して次のタ
ーンオン動作に備えている。Next, a drive signal VDR for turning off the element Q1
When the photocoupler PH1 is turned off based on, the transistor T1 turns on, which causes the output transistor T2 to turn on.
Is off, T3 is on, and the gate of IGBT Q1
The off-gate voltage V2 is applied between the emitters via the resistor RG, and Q1 is turned off. At this time, the transistor T1
When turned on, the electric charge of the capacitor C1 is discharged to prepare for the next turn-on operation.
【０００６】さて、ＩＧＢＴＱ１のオン期間中に短絡事
故が発生した場合には、コレクタ・エミッタ間電圧の増
加に伴い。 ＶZD1 ＋ＶBE(T4)＜Ｖ２＋ＶCE(ON)＋ＶF(D1) となり、ツェナダイオードＺＤ１，従ってトランジスタ
Ｔ４が導通し、ＩＧＢＴＱ１のゲート・エミッタ間に緩
やかに確立するオフゲート電圧Ｖ２を印加してＱ１をオ
フし過電流を遮断する。この際、ＩＧＢＴＱ１のゲート
・エミッタ間電圧（以下ゲート電圧とも略称する）ＶGE
は図５（Ｂ）な時点ｔ１以降の実線波形のように、通常
のターンオフ動作とは異なり、可変電圧源としてのコン
デンサＣ２の電圧に依存して時間の経過と共に徐々に減
少する。この結果、コレクタ電流Ｉｃの減少速度も小さ
くなり、電流しゃ断時のＶCEの跳ね上がり電圧ＶCEP を
抑制できる。なお図５（Ｂ）の破線は素子Ｑ１にオフゲ
ート電圧Ｖ２を直接印加して過電流を遮断した場合の動
作波形を示す。When a short circuit accident occurs during the ON period of the IGBT Q1, the collector-emitter voltage increases. V ZD1 + V BE (T4) <V2 + V CE (ON) + VF (D1) , the Zener diode ZD1, and therefore the transistor T4 becomes conductive, and the off-gate voltage V2 slowly established between the gate and emitter of the IGBT Q1 is applied to Q1. Is turned off to shut off the overcurrent. At this time, the gate-emitter voltage of the IGBT Q1 (hereinafter also abbreviated as gate voltage) V GE
Unlike the normal turn-off operation, as shown by the solid waveform after time t1 in FIG. 5B, it gradually decreases with time depending on the voltage of the capacitor C2 as the variable voltage source. As a result, the rate of decrease of the collector current Ic also decreases, and the jumping voltage V CEP of V CE at the time of current interruption can be suppressed. The broken line in FIG. 5B shows the operation waveform when the off-gate voltage V2 is directly applied to the element Q1 to shut off the overcurrent.
【０００７】なお図６において便宜上、ツェナダイオー
ドＺＤ１を過電流検知用ツェナダイオードとも呼び、ま
た可変電圧源としてのコンデンサＣ２、抵抗Ｒ２，抵抗
Ｒ３，トランジスタＴ４からなる回路を過電流のソフト
遮断回路とも呼ぶ。またコンデンサＣ１，抵抗Ｒ１１等
からなる遅延回路は、素子Ｑ１のターンオン時、ターン
オン完了まではトランジスタＴ４をオンさせず（つまり
ソフト遮断回路を動作させず）、素子Ｑ１のターンオン
を確実にしようとするもので、前記遅延回路をターンオ
ン確認タイマとも呼ぶ。In FIG. 6, for convenience, the Zener diode ZD1 is also referred to as an overcurrent detecting Zener diode, and a circuit composed of a capacitor C2 as a variable voltage source, a resistor R2, a resistor R3 and a transistor T4 is also called an overcurrent soft cutoff circuit. Call. Further, the delay circuit including the capacitor C1, the resistor R11 and the like, when the element Q1 is turned on, does not turn on the transistor T4 (that is, does not operate the soft shutoff circuit) until the turn-on is completed, and tries to ensure the turn-on of the element Q1. Therefore, the delay circuit is also called a turn-on confirmation timer.
【０００８】[0008]
【発明が解決しようとする課題】しかしながら図６のゲ
ート駆動回路における過電流保護には以下のような問題
があった。 （１）ターンオン確認タイマ（コンデンサＣ１による遅
れ）があるため、タイマ期間（図５のｔ＝ｔ１まで）は
保護動作が働かず、ｔ＝ｔ１以後、ＶGEの低下が始ま
り、遮断動作に入るため、素子Ｑ１に過大なストレスが
加わる。However, the overcurrent protection in the gate drive circuit of FIG. 6 has the following problems. (1) Since there is a turn-on confirmation timer (delay due to the capacitor C1), the protection operation does not work during the timer period (until t = t1 in FIG. 5), and after t = t1, V GE begins to decrease and the cutoff operation starts. Therefore, excessive stress is applied to the element Q1.
【０００９】即ちこのターンオン確認タイマの時間設定
は、図７に示すインバータ回路のターンオン動作から決
まる。なお同図（Ａ）はインバータの主回路の構成図、
同図（Ｂ）はＩＧＢＴのターンオン時の動作波形をそれ
ぞれ示す。また同図（Ａ）において、Ｃ０は直流電源Ｅ
ｄを構成する平滑コンデンサ、Ｑ１（Ｑ１１〜Ｑ１６）
は３相ブリッジインバータを構成するＩＧＢＴ、Ｄ０
（Ｄ０１〜Ｄ０６）は各ＩＧＢＴＱ１１〜Ｑ１６と並列
接続された環流ダイオードである。図７（Ｂ）に示すよ
うにＩＧＢＴＱ１のターンオン時、そのコレクタ・エミ
ッタ間電圧ＶCEは直列アームの環流ダイオードＤ０の逆
回復に伴い急激に低下し、最終的に飽和電圧となる。こ
の際、図で示すように電圧の降下の割合が低電圧になる
ほど緩やかになるため、時点ｔ１１〜ｔ１２までのター
ンオン時間は比較的長くなる。従って前述のターンオン
確認タイマ時間も比較的長くしておく必要がある。この
ため、従来のゲート駆動回路では、過電流保護動作時に
必要以上にＩＧＢＴ素子にストレスが加わっていた。That is, the time setting of the turn-on confirmation timer is determined by the turn-on operation of the inverter circuit shown in FIG. It should be noted that FIG. 1A is a configuration diagram of the main circuit of the inverter,
FIG. 3B shows operation waveforms when the IGBT is turned on. Further, in the same figure (A), C0 is a DC power source E
smoothing capacitor that constitutes d, Q1 (Q11 to Q16)
Is an IGBT, D0 that constitutes a three-phase bridge inverter
(D01 to D06) are freewheeling diodes connected in parallel with the respective IGBTs Q11 to Q16. As shown in FIG. 7B, when the IGBT Q1 is turned on, its collector-emitter voltage V CE sharply decreases with reverse recovery of the freewheeling diode D0 of the series arm, and finally reaches a saturation voltage. At this time, as shown in the figure, the rate of voltage drop becomes slower as the voltage becomes lower, so the turn-on time from time t11 to time t12 becomes relatively long. Therefore, it is necessary to set the turn-on confirmation timer time described above to be relatively long. For this reason, in the conventional gate drive circuit, the IGBT element is stressed more than necessary during the overcurrent protection operation.
【００１０】（２）インバータの短絡事故時において過
電流保護動作が有効に働かない問題がある。次に図８を
用いてこの問題を説明する。ここで、図８（Ａ）はＩＧ
ＢＴＱ１の制御回路側の基本的な構成と各動作信号との
関係を示し、同図（Ｂ）は制御回路からゲート駆動回路
に与えられる駆動信号ＶＤＲのパルス幅が広い場合のＩ
ＧＢＴの動作波形を、同図（Ｃ）は同じく駆動信号ＶＤ
Ｒのパルス幅が狭い場合の動作波形をそれぞれ示す。(2) There is a problem that the overcurrent protection operation does not work effectively in the event of a short circuit of the inverter. Next, this problem will be described with reference to FIG. Here, FIG. 8A shows the IG
The relationship between the basic configuration of the control circuit side of BTQ1 and each operation signal is shown. FIG. 1B shows I when the pulse width of the drive signal VDR given from the control circuit to the gate drive circuit is wide.
The operation waveform of GBT is shown in FIG.
The operation waveforms when the pulse width of R is narrow are shown respectively.
【００１１】図８（Ａ）のＰＷＭ制御回路２からゲート
駆動回路１に与えられる駆動信号ＶＤＲのパルス幅およ
び短絡事故のタイミングによって、ゲート電圧ＶGEをゆ
っくり降下させるソフト遮断が機能しないことがある。
即ち同図（Ｂ）のように駆動信号ＶＤＲのパルス幅が広
く、短絡発生後、過電流を遮断しきるまで（ＴＷ期
間）、信号ＶＤＲが無くならない場合にはソフト遮断が
機能し、ＩＧＢＴ素子Ｑ１を安全にオフさせることがで
きる。これに対して同図（Ｃ）のようにＴＷ期間中に駆
動信号ＶＤＲが無くなった場合には、ゲート電圧ＶGEが
通常のターンオフ同様に急激に変化し、ソフト遮断が機
能しない。このように、１）駆動信号ＶＤＲのパルス幅
が狭い場合、２）素子短絡直後に素子にオフ信号が入力
された場合、にはソフト遮断が機能せず、ＩＧＢＴ素子
Ｑ１を安全にターンオフできないことがあった。そこで
本発明は上述のような問題を解消できるような電圧駆動
形半導体素子の駆動回路を提供することを課題とする。Depending on the pulse width of the drive signal VDR given to the gate drive circuit 1 from the PWM control circuit 2 of FIG. 8 (A) and the timing of a short circuit accident, the soft cutoff for slowly lowering the gate voltage V GE may not function. ..
That is, as shown in FIG. 6B, the pulse width of the drive signal VDR is wide, and after the short circuit occurs, until the overcurrent is completely cut off (TW period), when the signal VDR does not disappear, the soft cutoff functions and the IGBT element Q1 Can be safely turned off. On the other hand, when the drive signal VDR disappears during the TW period as shown in FIG. 6C, the gate voltage V GE rapidly changes like a normal turn-off, and the soft cutoff does not function. Thus, when 1) the pulse width of the drive signal VDR is narrow, and 2) when the OFF signal is input to the element immediately after the element is short-circuited, the soft cutoff does not work and the IGBT element Q1 cannot be safely turned off. was there. Therefore, it is an object of the present invention to provide a drive circuit for a voltage drive type semiconductor device that can solve the above problems.
【００１２】[0012]
【課題を解決するための手段】前記の課題を解決するた
めに、請求項１の電圧駆動形半導体素子の駆動回路は、
制御回路からの駆動信号によってオン，オフされる信号
絶縁用のフォトカプラ（ＰＨ１など）と、このフォトカ
プラ（およびトランジスタＴ１など）を介しベースを共
通に駆動されて互に逆のオン，オフ動作を行い、電圧駆
動形半導体素子をオン，オフ駆動する１対の出力トラン
ジスタ（Ｔ２，Ｔ３など）と、オン状態の前記電圧駆動
形半導体素子の順電圧降下が、所定値を越えているか否
かに応じて夫々該半導体素子が過電流異状状態か正常な
オン状態かを判別する過電流検知手段（トランジスタＴ
１１，過電流検知用ツェナダイオードＺＤ１，ダイオー
ドＤ１など）と、この過電流検知手段の前記過電流異状
状態の判別に基づいて、可変電圧源としてのコンデンサ
（Ｃ２など）を徐々に放電させて前記１対の出力トラン
ジスタのベースを優先駆動し、前記電圧駆動形半導体素
子のゲート電圧を徐々に降下させる過電流保護手段（ト
ランジスタＴ４，抵抗Ｒ２，ダイオードＤ２など）とを
備えた電圧駆動形半導体素子の駆動回路において、前記
電圧駆動形半導体素子のターンオン時、前記過電流検知
手段が前記正常なオン状態を判別した後、前記可変電圧
源のコンデンサを急速に充電する手段（充電時間短縮回
路２０としてのトランジスタＴ２１，Ｔ２２など）を備
えたものとする。In order to solve the above-mentioned problems, a drive circuit for a voltage-driven semiconductor device according to claim 1 is
A signal isolating photocoupler (PH1 and the like) that is turned on and off by a drive signal from the control circuit and a base commonly driven through this photocoupler (and transistor T1 and the like) to reverse the on and off operations. Whether or not the forward voltage drop of the pair of output transistors (T2, T3, etc.) for driving the voltage-driven semiconductor element on and off and the voltage-driven semiconductor element in the on state exceeds a predetermined value. In accordance with the above, the overcurrent detection means (transistor T
11, overcurrent detection zener diode ZD1, diode D1, etc.), and the capacitor (C2, etc.) as a variable voltage source is gradually discharged based on the determination of the overcurrent abnormal state of the overcurrent detection means. A voltage-driven semiconductor device having overcurrent protection means (transistor T4, resistor R2, diode D2, etc.) for preferentially driving the bases of a pair of output transistors and gradually decreasing the gate voltage of the voltage-driven semiconductor device. In the driving circuit of (1), when the voltage-driven semiconductor element is turned on, a means for rapidly charging the capacitor of the variable voltage source after the overcurrent detection means determines the normal ON state (as the charging time shortening circuit 20). Transistors T21, T22, etc.).
【００１３】また請求項２の電圧駆動形半導体素子の駆
動回路は、請求項１に記載の電圧駆動形半導体素子の駆
動回路において、少なくとも前記過電流検知手段が前記
過電流異状状態を判別している期間は前記信号絶縁用フ
ォトカプラの出力信号を、該半導体素子をオンすべき信
号に固定するオン信号固定手段（フォトカプラ出力固定
回路３０内のトランジスタＴ３０，コンデンサＣ３０な
ど）を備えたものとする。According to a second aspect of the present invention, there is provided a drive circuit for a voltage-driven semiconductor element according to the first aspect, wherein at least the overcurrent detection means determines the abnormal state of the overcurrent. During the period, an ON signal fixing means (transistor T30 in the photocoupler output fixing circuit 30, capacitor C30, etc.) for fixing the output signal of the signal insulating photocoupler to a signal for turning on the semiconductor element is provided. To do.
【００１４】また請求項３の電圧駆動形半導体素子の駆
動回路は、請求項２に記載の電圧駆動形半導体素子の駆
動回路において、前記過電流検知手段が前記過電流異状
状態を判別したのち、少なくとも前記電圧駆動形半導体
素子のゲート電圧の降下完了と見做し得る所定時間の経
過後に前記オン信号固定手段の信号固定動作を解除する
手段（フォトカプラ出力固定回路３０内のトランジスタ
Ｔ３１，Ｃ３１など）を備えたものとする。According to a third aspect of the present invention, there is provided a drive circuit for a voltage-driven semiconductor element according to the second aspect, wherein in the drive circuit for a voltage-driven semiconductor element according to the second aspect, after the overcurrent detection means determines the overcurrent abnormal state, Means for canceling the signal fixing operation of the ON signal fixing means (transistor T31, C31 in the photocoupler output fixing circuit 30, etc.) at least after a lapse of a predetermined time that can be regarded as completion of the gate voltage drop of the voltage driven semiconductor ).
【００１５】そしてまた請求項４の電圧駆動形半導体素
子の駆動回路は、請求項１ないし請求項３に記載の電圧
駆動形半導体素子の駆動回路において、前記過電流異状
状態の前記半導体素子に発生する変位電流を、この半導
体素子のゲートから前記可変電圧源のコンデンサへバイ
パスする手段（トランジスタＴ１００など）を備えたも
のとする。According to a fourth aspect of the present invention, there is provided a voltage driving type semiconductor element driving circuit according to any one of the first to third aspects, wherein the overcurrent abnormal state occurs in the semiconductor element. It is assumed that a means (a transistor T100 or the like) for bypassing the displacement current to be bypassed from the gate of the semiconductor element to the capacitor of the variable voltage source is provided.
【００１６】[0016]
【作用】ＩＧＢＴ素子Ｑ１のターンオン時、前記過電流
検知用ツェナダイオードＺＤ１を介しＱ１のコレクタ電
圧が正常なターンオン電圧まで下降したことを検知し
て、前記過電流ソフト遮断回路を構成する可変電圧源と
してのコンデンサＣ２を急速充電する回路（充電時間短
縮回路）２０を設けて、ターンオン確認タイマをなくす
か、短絡時のＩＧＢＴ素子に対してストレスにならない
程度のタイマ時間に短縮する。ここでターンオン確認タ
イマが無い場合、素子Ｑ１のターンオン時、そのコレク
タ・エミッタ間電圧ＶCEが ＶZD1 ＋ＶBE(T4)＞Ｖ２＋ＶCE(ON)＋ＶF(D1) 上記の式の関係になる値まで低下する期間、ツェナダイ
オードＺＤ１，従ってトランジスタＴ４のオンになり、
可変電圧源としてのコンデンサＣ２が抵抗Ｒ２を介して
放電するため、素子Ｑ１のゲート電圧ＶGEは、オンゲー
ト電圧Ｖ１を初期値として緩やかに低下してゆく、そこ
でＶCEが上記式の関係になった時点で抵抗Ｒ３を短絡
して充電時間を最小にする。これにより素子Ｑ１の正常
なターンオンを確保すると共に、素子Ｑ１の過電流保護
時のソフト遮断動作の遅れを最小限にして、素子Ｑ１の
ストレスを軽減する。When the IGBT element Q1 is turned on, it is detected through the overcurrent detection zener diode ZD1 that the collector voltage of Q1 has dropped to a normal turn-on voltage, and the variable voltage source forming the overcurrent soft cutoff circuit is detected. A circuit (charging time shortening circuit) 20 for rapidly charging the capacitor C2 as described above is provided to eliminate the turn-on confirmation timer or shorten the timer time to such a degree that stress is not applied to the IGBT element at the time of short circuit. If there is no turn-on confirmation timer, the collector-emitter voltage V CE when the element Q1 is turned on is V ZD1 + V BE (T4) > V2 + V CE (ON) + V F (D1) Zener diode ZD1, and hence transistor T4, is turned on during the period
Since the capacitor C2 as a variable voltage source is discharged through the resistor R2, the gate voltage V GE of the element Q1 gradually decreases with the on-gate voltage V1 as an initial value, and V CE becomes the relationship of the above expression. At that time, the resistor R3 is short-circuited to minimize the charging time. This ensures the normal turn-on of the element Q1, minimizes the delay of the soft shutoff operation during the overcurrent protection of the element Q1, and reduces the stress of the element Q1.
【００１７】さらに、短絡故障検知時には所定の期間の
み、フォトカプラＰＨ１の出力信号を電圧駆動形半導体
素子Ｑ１をオンすべき信号に固定する回路を設ける。即
ち素子Ｑ１の短絡故障時には駆動信号ＶＤＲの変化（素
子Ｑ１のオフ指令）を受付けないようにして、素子Ｑ１
のソフト遮断が中断されて、急速遮断となることを防
ぎ、駆動信号ＶＤＲのパルス幅や短絡故障の発生タイミ
ングによらず、過電圧を発生することなく、ＩＧＢＴ素
子を過電流から安全に保護するようにする。Further, a circuit for fixing the output signal of the photocoupler PH1 to a signal for turning on the voltage-driven semiconductor element Q1 is provided only for a predetermined period when a short-circuit fault is detected. That is, when the element Q1 has a short-circuit failure, the change in the drive signal VDR (the instruction to turn off the element Q1) is not accepted and the element Q1
The soft shutoff of is prevented from being interrupted rapidly, and the IGBT element is safely protected from overcurrent without generating overvoltage regardless of the pulse width of the drive signal VDR or the timing of occurrence of a short-circuit fault. To
【００１８】[0018]
【実施例】以下、図１ないし図４に基づいて本発明の実
施例を説明する。図１は請求項１に関わる発明の実施例
としての回路図で、図６に対応するものである。同図に
おいて図６との相異は、ＩＧＢＴ素子Ｑ１のターンオン
確認のための遅延時間を与えるコンデンサＣ１を省略す
ると共に、その代わりにＱ１の通常のターンオン動作を
確認したのち可変電圧源のコンデンサＣ２の充電時間を
短縮する回路２０としてのトランジスタＴ２０，Ｔ２
１，Ｔ２２と抵抗Ｒ２０を取付けた点にある。追加した
回路２０以外の通常のスイッチング時の動作は、従来例
と同様、フォトカプラＰＨ１の信号を受けたトランジス
タＴ１とこれにつながるトランジスタＴ２，Ｔ３で行わ
れる。Embodiments of the present invention will be described below with reference to FIGS. FIG. 1 is a circuit diagram as an embodiment of the invention according to claim 1 and corresponds to FIG. In the figure, the difference from FIG. 6 is that the capacitor C1 that gives a delay time for confirming the turn-on of the IGBT element Q1 is omitted, and instead the normal turn-on operation of Q1 is confirmed and then the capacitor C2 of the variable voltage source is confirmed. Transistors T20 and T2 as a circuit 20 for shortening the charging time of
1, T22 and resistor R20 are attached. The operation at the time of normal switching other than the added circuit 20 is performed by the transistor T1 that receives the signal of the photocoupler PH1 and the transistors T2 and T3 connected to it, as in the conventional example.
【００１９】図２は図１の充電時間短縮回路２０の動作
を説明するための、ＩＧＢＴＱ１のターンオン時のタイ
ムチャートで、上から順次フォトカプラＰＨ１の出力、
ＩＧＢＴＱ１のゲート・エミッタ間電圧（ゲート電圧）
ＶGE、同じくＱ１のコレクタ・エミッタ間電圧ＶCEを夫
々示す。まずＩＧＢＴＱ１のターンオン動作の場合につ
いて説明する。ｔ＝０においてフォトカプラＰＨ１がオ
ンすると、トランジスタＴ１がオフすることにより、前
述のように出力トランジスタＴ２がオン，Ｔ３がオフ
し、ＩＧＢＴＱ１のゲート・エミッタ間にはオンゲート
電圧Ｖ１が印加されＱ１はターンオンを開始する。FIG. 2 is a time chart when the IGBT Q1 is turned on for explaining the operation of the charging time shortening circuit 20 of FIG.
IGBT-Q1 gate-emitter voltage (gate voltage)
V GE is the collector-emitter voltage V CE of Q1, respectively. First, the case of the turn-on operation of the IGBT Q1 will be described. When the photocoupler PH1 is turned on at t = 0, the transistor T1 is turned off, the output transistor T2 is turned on and the transistor T3 is turned off as described above, and the on-gate voltage V1 is applied between the gate and emitter of the IGBT Q1 and Q1 is Turn on starts.
【００２０】このとき、トランジスタＴ１と共にＴ１
１，Ｔ２０もオフするので、トランジスタＴ１１のオフ
によっては、抵抗Ｒ１１を介しツェナダイオードＺＤ１
が導通し、トランジスタＴ２１，Ｔ４がオンする。また
トランジスタＴ２０のオフによっては、抵抗Ｒ２０を介
しトランジスタＴ２２がオンしようとするが、他方、ト
ランジスタＴ２１がオンするためトランジスタＴ２２は
オフのままとなり、抵抗Ｒ３の短絡は行われない。この
一方でトランジスタＴ４のオンに基づいて、今まで電圧
（Ｖ１＋Ｖ２）に充電されていたコンデンサＣ２は抵抗
Ｒ２を介して緩やかに放電を開始し、このためＩＧＢＴ
Ｑ１のゲート・エミッタ電圧ＶGEは下降を始める。At this time, the transistor T1 and T1
1 and T20 are also turned off. Therefore, depending on the turning off of the transistor T11, the Zener diode ZD1 may be connected via the resistor R11.
Is turned on, and the transistors T21 and T4 are turned on. When the transistor T20 is turned off, the transistor T22 tries to turn on via the resistor R20. On the other hand, since the transistor T21 is turned on, the transistor T22 remains off and the resistor R3 is not short-circuited. On the other hand, based on the turn-on of the transistor T4, the capacitor C2, which has been charged to the voltage (V1 + V2) until now, starts to gently discharge via the resistor R2, and thus the IGBT
The gate-emitter voltage V GE of Q1 begins to fall.
【００２１】このようにしてＩＧＢＴＱ１のターンオン
が進行し、ｔ＝ｔ２０までの期間は、ＩＧＢＴＱ１のコ
レクタ・エミッタ間電圧ＶCEは、 ＶZD1 ＋ＶBE(T4)＜Ｖ２＋ＶCE(ON)＋ＶF(D1) （１） の関係にあり、トランジスタＴ２１はオンし、抵抗Ｒ３
を短絡するトランジスタＴ２２はオフしている。 次に、ｔ＝ｔ２０以後ＶCEは、 ＶZD1 ＋ＶBE(T4)＞Ｖ２＋ＶCE(ON)＋ＶF(D1) （２） となり、Ｔ２１はオフ、Ｔ２２がオンするので抵抗Ｒ３
がＴ２２で短絡され、コンデンサＣ２は急瞬に充電され
る。それと同時にゲート電圧ＶGEはオンゲート電圧Ｖ１
に戻り、ＩＧＢＴＱ１のターンオンが確保される。In this way, the turn-on of the IGBT Q1 proceeds, and during the period until t = t20, the collector-emitter voltage V CE of the IGBT Q1 is V ZD1 + V BE (T4) <V2 + V CE (ON) + V F (D1 ) Due to the relationship of (1), the transistor T21 turns on and the resistor R3
The transistor T22 which short-circuits is off. Next, after t = t20, V CE becomes V ZD1 + V BE (T4) > V2 + V CE (ON) + V F (D1) (2), and T21 is turned off and T22 is turned on.
Is short-circuited at T22, and the capacitor C2 is charged suddenly. At the same time, the gate voltage V GE changes to the on-gate voltage V1.
Then, the turn-on of the IGBT Q1 is secured.
【００２２】故障時はＶCEが式（１）の関係となり、Ｔ
２２はオフ状態となり、ゲート電圧が図２のゲート電圧
波形ＶGEの破線部分に示すように低下を続け、ＩＧＢＴ
Ｑ１は緩やかにオフされる。At the time of failure, V CE has the relation of equation (1), and T CE
22 is turned off, the gate voltage continues to decrease as shown by the broken line portion of the gate voltage waveform V GE in FIG.
Q1 is gently turned off.
【００２３】ＩＧＢＴＱ１のターンオフ時は、フォトカ
プラＰＨ１がオフ、Ｔ２０がオンするため、Ｔ２２はオ
フする。そのため、抵抗Ｒ３の短絡が解かれる。When the IGBT Q1 is turned off, the photocoupler PH1 is off and T20 is on, so T22 is off. Therefore, the short circuit of the resistor R3 is released.
【００２４】前述のように図２で示すターンオン時のゲ
ート電圧波形ＶGEはオンゲート電圧Ｖ１を初期値として
一旦、この値より緩やかに減少する。しかしこの間に、
ＩＧＢＴ素子Ｑ１のターンオンが進行すると共に、間も
なく本発明の充電時間短縮回路２０が動作し、ＩＧＢＴ
Ｑ１のゲート・エミッタ間にオンゲート電圧Ｖ１を印加
させるので、充電時間短縮回路２０がＱ１の通常のター
ンオン動作を妨げることはない。但しＱ１のターンオン
時にオンゲート電圧Ｖ１をより確実に初期値としてＱ１
に与えるためには、トランジスタＴ３はＴ４，Ｔ２１よ
りもスイッチング速度の速いものを選ぶか、短絡時のＩ
ＧＢＴ素子Ｑ１に対してストレスにならない程度のタイ
マとしてコンデンサをツェナダイオードＺＤ１のカソー
ド端子に取付ければよい。As described above, the turn-on gate voltage waveform V GE shown in FIG. 2 temporarily decreases from this value with the on-gate voltage V1 as the initial value. But during this time,
As the turn-on of the IGBT element Q1 progresses, the charging time shortening circuit 20 of the present invention will soon operate and the IGBT
Since the on-gate voltage V1 is applied between the gate and the emitter of Q1, the charging time shortening circuit 20 does not interfere with the normal turn-on operation of Q1. However, when Q1 is turned on, the on-gate voltage V1 is more surely set to the initial value Q1.
In order to supply the voltage to the transistor T3, a transistor T3 having a switching speed faster than those of T4 and T21 is selected.
A capacitor may be attached to the cathode terminal of the Zener diode ZD1 as a timer that does not cause stress on the GBT element Q1.
【００２５】図３は請求項２および３に関わる発明の実
施例であり、同図は図１の回路にトランジスタＴ３０，
Ｔ３１、コンデンサＣ３０，Ｃ３１からなるフォトカプ
ラ出力固定回路３０を追加したものである。この回路３
０はＩＧＢＴＱ１に短絡事故が生じ、同図１と同様に保
護機能が動作している期間には、駆動信号ＶＤＲの変化
を受付けず、フォトカプラＰＨ１の出力を（Ｑ１をオン
する信号に）固定するための回路である。FIG. 3 shows an embodiment of the invention according to claims 2 and 3, which is the same as the circuit shown in FIG.
A photocoupler output fixing circuit 30 including T31 and capacitors C30 and C31 is added. This circuit 3
When 0 causes a short-circuit accident in the IGBT Q1 and the protection function is operating as in the case of FIG. 1, the output of the photocoupler PH1 is fixed (to a signal that turns on Q1) without accepting changes in the drive signal VDR. It is a circuit for doing.
【００２６】次にこのフォトカプラ出力固定回路３０の
動作について説明する。ＩＧＢＴＱ１のターンオン開始
時、フォトカプラＰＨ１がオンし、トランジスタＴ１１
がオフすると、抵抗Ｒ１１からツェナダイオードＺＤ１
を介してトランジスタＴ３０，Ｔ３１にベース電流が流
れようとするが、コンデンサＣ３０，Ｃ３１を設けてト
ランジスタＴ３０，Ｔ３１のオンするタイミングを遅ら
せている。コンデンサＣ３０の設定は、ＩＧＢＴ素子Ｑ
１が完全にターンオンする時間までトランジスタＴ３０
のオンが遅れるようにする。このような回路でトランジ
スタＴ３０がオンするとすれば、ＩＧＢＴ素子Ｑ１に短
絡事故が発生している場合である。そこでトランジスタ
Ｔ３０がオンするとフォトカプラＰＨ１の出力は、フォ
トカプラＰＨ１がオンした状態と同じになる。そこでこ
の状態で駆動信号ＶＤＲが変化し、フォトカプラＰＨ１
がオフしても、その出力は変化しない。つまり素子Ｑ１
のソフト遮断動作が駆動信号ＶＤＲのオフ指令で中断さ
れて急速遮断を行うことが防止される。Next, the operation of the photo coupler output fixing circuit 30 will be described. At the start of turn-on of the IGBT Q1, the photo coupler PH1 is turned on and the transistor T11 is turned on.
When turned off, the Zener diode ZD1 from the resistor R11
Although the base current tries to flow through the transistors T30 and T31 via the capacitor, capacitors C30 and C31 are provided to delay the turn-on timing of the transistors T30 and T31. The capacitor C30 is set by the IGBT element Q
Transistor T30 until time 1 is fully turned on
Make sure that the on-time is delayed. If the transistor T30 is turned on in such a circuit, it means that a short-circuit accident has occurred in the IGBT element Q1. Then, when the transistor T30 is turned on, the output of the photocoupler PH1 becomes the same as when the photocoupler PH1 is turned on. Therefore, the drive signal VDR changes in this state, and the photocoupler PH1
The output does not change even when is turned off. That is, element Q1
It is prevented that the soft shutoff operation is interrupted by the OFF command of the drive signal VDR to perform the quick shutoff.
【００２７】次に、コンデンサＣ３１の設定は過電流保
護動作が終了するまでトランジスタＴ３１のオンが遅れ
るようにする。そこでトランジスタＴ３１がオンする
と、トランジスタＴ３０のベース・エミッタ間を短絡す
ることになり、トランジスタＴ３０がオフする。このよ
うにしてトランジスタＴ３０がオフすれば、フォトカプ
ラＰＨ１の出力は駆動信号ＶＤＲに依存する。すなわ
ち、フォトカプラＰＨ１の出力を固定する回路３０をリ
セットしたことになる。これにより過電流保護動作の終
了後、速やかに素子Ｑ１は再び正常動作を開始できるこ
とになる。Next, the capacitor C31 is set so that the turning on of the transistor T31 is delayed until the overcurrent protection operation is completed. Therefore, when the transistor T31 is turned on, the base and emitter of the transistor T30 are short-circuited, and the transistor T30 is turned off. When the transistor T30 is turned off in this way, the output of the photocoupler PH1 depends on the drive signal VDR. That is, the circuit 30 that fixes the output of the photocoupler PH1 is reset. As a result, the element Q1 can immediately resume normal operation after the end of the overcurrent protection operation.
【００２８】図４は請求項４に関わる発明の実施例であ
り、同図は図２の回路に、可変電圧源のコンデンサＣ２
とＩＧＢＴＱ１のゲートＧを接続する変位電流バイパス
手段としてのトランジスタＴ１００を付加したものであ
る。なおこの図４ではトランジスタＴ１００を用いてい
るが、ダイオードでも使用可能である。このトランジス
タＴ１００はＩＧＢＴ素子Ｑ１の短絡発生時、素子Ｑ１
のコレクタ・エミッタ間電圧ＶCEの上昇に伴い素子Ｑ１
の接合容量を介して流れ込む電流（変位電流）による素
子Ｑ１のゲート電圧ＶGEの上昇を（換言すれば素子Ｑ１
のゲートＧの電位がコンデンサＣ２の正極側の電位を上
回ることを）防止し、素子Ｑ１のターンオフを早める効
果がある。FIG. 4 shows an embodiment of the invention according to claim 4, which is the same as the circuit shown in FIG.
And a transistor T100 as a displacement current bypass means for connecting the gate G of the IGBT Q1 and the IGBT Q1. Although the transistor T100 is used in FIG. 4, a diode can also be used. This transistor T100 is used when the IGBT element Q1 is short-circuited.
Element Q1 as the collector-emitter voltage V CE rises
Of the gate voltage V GE of the element Q1 due to the current (displacement current) flowing through the junction capacitance of the element Q1 (in other words, the element Q1
Of the gate G of the capacitor C2 above the potential on the positive electrode side of the capacitor C2) and has an effect of accelerating the turn-off of the element Q1.
【００２９】[0029]
【発明の効果】請求項１に関わる発明によれば、過電流
のソフト遮断回路がＩＧＢＴＱ１のターンオン時に働く
ことを妨ぐために従来設けられていたターンオン確認用
の遅延タイマを取除き、またはその遅延時間を極めて小
さい値として、これに代わり過電流検知用ツェナダイオ
ードＺＤ１によりターンオン開始後、素子Ｑ１のコレク
タ電位が正常なターンオン電位まで下降したことを検出
した時、直ちに過電流ソフト遮断回路の可変電圧源とし
てのコンデンサＣ２を急速充電してＱ１のゲート電圧を
確立させ、素子Ｑ１のターンオンを確保するようにした
ので、大幅な回路を新たに追加することなく、従来のタ
ーンオン確認タイマの存在に基づく過電流保護時の素子
Ｑ１の過大なストレスを軽減しながら、確実に素子Ｑ１
を過電流から保護することができる。According to the invention of claim 1, the delay timer for confirming the turn-on, which is conventionally provided to prevent the overcurrent soft cutoff circuit from working at the turn-on of the IGBT Q1, is eliminated or its delay time is eliminated. Is set to an extremely small value, and instead of this, when it is detected that the collector potential of the element Q1 has dropped to a normal turn-on potential after the turn-on is started by the zener diode ZD1 for overcurrent detection, the variable voltage source of the overcurrent soft cutoff circuit is immediately detected. Since the capacitor C2 as a component is rapidly charged to establish the gate voltage of Q1 and the turn-on of the element Q1 is ensured, an overcurrent based on the existence of the conventional turn-on confirmation timer can be achieved without adding a large circuit. Reliable element Q1 while reducing the excessive stress of element Q1 during current protection.
Can be protected from overcurrent.
【００３０】また請求項２に関わる発明によれば、少な
くとも過電流保護動作中はフォトカプラＰＨ１の出力を
素子Ｑ１をオンすべき状態に固定するようにしたので、
過電流保護動作期間中にソフト遮断回路がリセットされ
て素子Ｑ１の急速遮断に基づく過電圧が発生することを
防止することができる。Further, according to the invention of claim 2, the output of the photocoupler PH1 is fixed to a state where the element Q1 should be turned on at least during the overcurrent protection operation.
It is possible to prevent the soft cutoff circuit from being reset during the overcurrent protection operation period to generate an overvoltage due to the rapid cutoff of the element Q1.
【００３１】また請求項３に関わる発明によれば、過電
流保護動作後は、請求項２に関わる発明におけるフォト
カプラＰＨ１の出力固定を解除するようにしたので、素
子Ｑ１の正常動作を速やかに再開させることができる。According to the invention of claim 3, after the overcurrent protection operation, the fixed output of the photocoupler PH1 in the invention of claim 2 is released, so that the normal operation of the element Q1 is promptly performed. It can be restarted.
【００３２】また請求項４に関わる発明によれば、過電
流保護動作中、素子Ｑ１に発生する変位電流を可変電圧
源のコンデンサＣ２側へバイパスさせ、素子Ｑ１のゲー
ト電圧上昇を防ぐようにしたので、Ｑ１のターンオフを
早めることができる。According to the fourth aspect of the invention, during the overcurrent protection operation, the displacement current generated in the element Q1 is bypassed to the capacitor C2 side of the variable voltage source to prevent the gate voltage of the element Q1 from rising. Therefore, the turn-off of Q1 can be accelerated.
【図１】請求項１に関わる発明の実施例としての回路図FIG. 1 is a circuit diagram as an embodiment of the invention according to claim 1.
【図２】図１の要部動作説明用のタイムチャートFIG. 2 is a time chart for explaining an operation of main parts of FIG.
【図３】請求項２および３に関わる発明の実施例として
の回路図FIG. 3 is a circuit diagram as an embodiment of the invention relating to claims 2 and 3.
【図４】請求項４に関わる発明の実施例としての回路図FIG. 4 is a circuit diagram as an embodiment of the invention according to claim 4;
【図５】過電流保護回路の基本動作の説明図FIG. 5 is an explanatory diagram of a basic operation of an overcurrent protection circuit.
【図６】図１に対応する従来の回路図6 is a conventional circuit diagram corresponding to FIG.
【図７】インバータの主回路構成とＩＧＢＴターンオン
時の動作波形を示す図FIG. 7 is a diagram showing a main circuit configuration of an inverter and an operation waveform when the IGBT is turned on.
【図８】ＩＧＢＴインバータにおける短絡事故時の過電
流保護動作の説明図FIG. 8 is an explanatory diagram of an overcurrent protection operation at the time of a short circuit accident in the IGBT inverter.
Ｑ１ ＩＧＢＴ ＶＤＲ 駆動信号 ＰＨ１ フォトカプラ Ｔ１ トランジスタ Ｔ２ 出力トランジスタ Ｔ３ 出力トランジスタ Ｔ４ トランジスタ Ｔ１１ トランジスタ Ｔ２０ トランジスタ Ｔ２１ トランジスタ Ｔ２２ トランジスタ Ｔ３０ トランジスタ Ｔ３１ トランジスタ Ｔ１００ 変位電流バイパス手段（トランジスタ） ＺＤ１ 過電流検知用ツェナダイオード Ｄ１ ダイオード Ｄ２ ダイオード ＲＧ ゲート抵抗 Ｒ１ 抵抗 Ｒ２ 抵抗 Ｒ３ 抵抗 Ｒ５ 抵抗 Ｒ１１ 抵抗 Ｒ２０ 抵抗 Ｃ２ コンデンサ Ｃ３０ コンデンサ Ｃ３１ コンデンサ Ｖ１ オンゲート電圧（源） Ｖ２ オフゲート電圧（源） ２０ 充電時間短縮回路 ３０ フォトカプラ出力固定回路 Q1 IGBT VDR drive signal PH1 photo coupler T1 transistor T2 output transistor T3 output transistor T4 transistor T11 transistor T20 transistor T21 transistor T22 transistor T30 transistor T31 transistor T100 displacement current bypass means (transistor) ZD1 overcurrent detection Zener diode D R1 diode D1 Gate resistance R1 resistance R2 resistance R3 resistance R5 resistance R11 resistance R20 resistance C2 capacitor C30 capacitor C31 capacitor V1 on-gate voltage (source) V2 off-gate voltage (source) 20 charging time reduction circuit 30 photocoupler output fixed circuit
Claims (4)
フされる信号絶縁用のフォトカプラと、 このフォトカプラを介しベースを共通に駆動されて互に
逆のオン，オフ動作を行い、電圧駆動形半導体素子をオ
ン，オフ駆動する１対の出力トランジスタと、 オン状態の前記電圧駆動形半導体素子の順電圧降下が、
所定値を越えているか否かに応じて夫々該半導体素子が
過電流異状状態か正常なオン状態かを判別する過電流検
知手段と、 この過電流検知手段の前記過電流異状状態の判別に基づ
いて、可変電圧源としてのコンデンサを徐々に放電させ
て前記１対の出力トランジスタのベースを優先駆動し、
前記電圧駆動形半導体素子のゲート電圧を徐々に降下さ
せる過電流保護手段とを備えた電圧駆動形半導体素子の
駆動回路において、 前記電圧駆動形半導体素子のターンオン時、前記過電流
検知手段が前記正常なオン状態を判別した後、前記可変
電圧源のコンデンサを急速に充電する手段を備えたこと
を特徴とする電圧駆動形半導体素子の駆動回路。1. A photocoupler for signal insulation which is turned on and off by a drive signal from a control circuit, and a base which is commonly driven via the photocoupler to perform reverse on and off operations, and voltage drive. Pair of output transistors for driving the ON-OFF type semiconductor element and the forward voltage drop of the voltage-driven type semiconductor element in the ON state,
Overcurrent detection means for determining whether the semiconductor element is in an overcurrent abnormal state or a normal ON state according to whether or not the predetermined value is exceeded, and based on the determination of the overcurrent abnormal state of the overcurrent detection means. And gradually discharge the capacitor as the variable voltage source to preferentially drive the bases of the pair of output transistors,
In a drive circuit for a voltage-driven semiconductor device, which comprises an overcurrent protection unit for gradually lowering the gate voltage of the voltage-driven semiconductor device, the overcurrent detection unit is configured to operate normally when the voltage-driven semiconductor device is turned on. A drive circuit for a voltage-driven semiconductor element, comprising means for rapidly charging a capacitor of the variable voltage source after determining a different ON state.
駆動回路において、 少なくとも前記過電流検知手段が前記過電流異状状態を
判別している期間は前記信号絶縁用フォトカプラの出力
信号を、該半導体素子をオンすべき信号に固定するオン
信号固定手段を備えたことを特徴とする電圧駆動形半導
体素子の駆動回路。2. The drive circuit for a voltage-driven semiconductor element according to claim 1, wherein the output signal of the signal-insulating photocoupler is output at least during a period when the overcurrent detection means determines the abnormal state of the overcurrent. A drive circuit for a voltage-driven semiconductor element, comprising an ON signal fixing means for fixing the semiconductor element to a signal to be turned ON.
駆動回路において、 前記過電流検知手段が前記過電流異状状態を判別したの
ち、少なくとも前記電圧駆動形半導体素子のゲート電圧
の降下完了と見做し得る所定時間の経過後に前記オン信
号固定手段の信号固定動作を解除する手段を備えたこと
を特徴とする電圧駆動形半導体素子の駆動回路。3. The drive circuit for a voltage-driven semiconductor element according to claim 2, wherein at least the gate voltage of the voltage-driven semiconductor element is completed after the overcurrent detection means determines the abnormal state of the overcurrent. A drive circuit for a voltage-driven semiconductor device, comprising means for releasing the signal fixing operation of the ON signal fixing means after a lapse of a predetermined time which can be regarded as
形半導体素子の駆動回路において、前記過電流異状状態
の前記半導体素子に発生する変位電流を、この半導体素
子のゲートから前記可変電圧源のコンデンサへバイパス
する手段を備えたことを特徴とする電圧駆動形半導体素
子の駆動回路。4. The drive circuit for a voltage-driven semiconductor element according to claim 1, wherein a displacement current generated in the semiconductor element in the abnormal overcurrent state is supplied to the variable voltage from a gate of the semiconductor element. A drive circuit for a voltage-driven semiconductor device, characterized in that it comprises means for bypassing to a source capacitor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31568991A JPH05161342A (en) | 1991-11-29 | 1991-11-29 | Driving circuit for voltage driving semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31568991A JPH05161342A (en) | 1991-11-29 | 1991-11-29 | Driving circuit for voltage driving semiconductor element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05161342A true JPH05161342A (en) | 1993-06-25 |
Family
ID=18068376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31568991A Pending JPH05161342A (en) | 1991-11-29 | 1991-11-29 | Driving circuit for voltage driving semiconductor element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05161342A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102347685A (en) * | 2010-07-22 | 2012-02-08 | 富士电机株式会社 | Three level power converting device |
| JP2013126278A (en) * | 2011-12-14 | 2013-06-24 | Fuji Electric Co Ltd | Semiconductor device |
| WO2014097485A1 (en) * | 2012-12-21 | 2014-06-26 | 三菱電機株式会社 | Drive protection circuit, semiconductor module, and automobile |
| JP2019197978A (en) * | 2018-05-08 | 2019-11-14 | 株式会社デンソー | Suppression circuit |
| WO2021124644A1 (en) * | 2019-12-20 | 2021-06-24 | 株式会社タムラ製作所 | Gate drive circuit |
| WO2022196033A1 (en) * | 2021-03-19 | 2022-09-22 | ローム株式会社 | Gate drive circuit |
-
1991
- 1991-11-29 JP JP31568991A patent/JPH05161342A/en active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102347685A (en) * | 2010-07-22 | 2012-02-08 | 富士电机株式会社 | Three level power converting device |
| JP2013126278A (en) * | 2011-12-14 | 2013-06-24 | Fuji Electric Co Ltd | Semiconductor device |
| WO2014097485A1 (en) * | 2012-12-21 | 2014-06-26 | 三菱電機株式会社 | Drive protection circuit, semiconductor module, and automobile |
| CN104885320A (en) * | 2012-12-21 | 2015-09-02 | 三菱电机株式会社 | Drive protection circuit, semiconductor module, and automobile |
| JP5801001B2 (en) * | 2012-12-21 | 2015-10-28 | 三菱電機株式会社 | Drive protection circuit, semiconductor module and automobile |
| US9455566B2 (en) | 2012-12-21 | 2016-09-27 | Mitsubishi Electric Corporation | Drive protection circuit, semiconductor module, and automobile |
| JP2019197978A (en) * | 2018-05-08 | 2019-11-14 | 株式会社デンソー | Suppression circuit |
| WO2021124644A1 (en) * | 2019-12-20 | 2021-06-24 | 株式会社タムラ製作所 | Gate drive circuit |
| JP2021100331A (en) * | 2019-12-20 | 2021-07-01 | 株式会社タムラ製作所 | Gate drive circuit |
| WO2022196033A1 (en) * | 2021-03-19 | 2022-09-22 | ローム株式会社 | Gate drive circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2669117B2 (en) | Drive circuit for voltage-driven semiconductor devices | |
| US5200878A (en) | Drive circuit for current sense igbt | |
| US4949213A (en) | Drive circuit for use with voltage-drive semiconductor device | |
| US5467242A (en) | Method and apparatus for short circuit protection of power transistor device | |
| JP2004312924A (en) | Drive circuit for semiconductor device | |
| JPH08316808A (en) | Semiconductor device | |
| US5365397A (en) | Device for protecting power semiconductor device against short circuit | |
| JPH0437649B2 (en) | ||
| JP4853100B2 (en) | Insulated gate semiconductor device driving apparatus and method thereof | |
| US8503146B1 (en) | Gate driver with short-circuit protection | |
| JP3680722B2 (en) | IGBT overcurrent protection circuit | |
| JPH05161342A (en) | Driving circuit for voltage driving semiconductor element | |
| JP7205636B2 (en) | Overcurrent protection circuit and switching circuit | |
| JP2913699B2 (en) | Drive circuit for voltage-driven semiconductor devices | |
| CN114667681A (en) | Gate drive circuit | |
| JP7326762B2 (en) | Semiconductor modules and drive circuits | |
| JP3240489B2 (en) | IGBT overcurrent protection device and IGBT protection device | |
| JPH0250518A (en) | Driving circuit for static induced type self-arc extinction element and inverter device static induced type self-arc-suppressing element | |
| JP3337796B2 (en) | Drive circuit for voltage-driven elements | |
| JP3661813B2 (en) | Drive circuit for voltage-driven semiconductor element | |
| JP2973997B2 (en) | Drive circuit for voltage-driven semiconductor devices | |
| JP2004140891A (en) | Power converter | |
| EP0614278B1 (en) | Drive circuit for use with voltage-driven semiconductor device | |
| JP2006014402A (en) | Overcurrent protector of power converter | |
| JPH02262826A (en) | Method and device for overcurrent detection of electrostatic induction type self-arcextinguishing element, and derive circuit and inverter employing same |