JPH05158782A - Storage device - Google Patents
Storage deviceInfo
- Publication number
- JPH05158782A JPH05158782A JP3322845A JP32284591A JPH05158782A JP H05158782 A JPH05158782 A JP H05158782A JP 3322845 A JP3322845 A JP 3322845A JP 32284591 A JP32284591 A JP 32284591A JP H05158782 A JPH05158782 A JP H05158782A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- processor
- memory
- secondary storage
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、計算機システムにおけ
る記憶装置に関するものであり、特に２次記憶装置の構
成方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a storage device in a computer system, and more particularly to a method of configuring a secondary storage device.
【０００２】[0002]
【従来の技術】従来、計算機システムでは、ハードディ
スク装置などの２次記憶装置へのアクセス方法として、
ＳＣＳＩ（スカジィー：Ｓｍａｌｌ Ｃｏｍｐｕｔｅｒ
Ｓｙｓｔｅｍ Ｉｎｔｅｒｆａｃｅ）などのデバイス
インタフェースを用いることが多い。これは、ＡＮＳＩ
（アメリカ規格協会）発行の Ｘ３．１３１−１９８６
に記載されているものである。2. Description of the Related Art Conventionally, in a computer system, as a method of accessing a secondary storage device such as a hard disk device,
SCSI (Small Computer)
A device interface such as a System Interface) is often used. This is ANSI
X3.131-1986 issued by American National Standards Institute
It is described in.
【０００３】計算機システムのプロセッサは、２次記憶
装置のデータの読み書きを行いたい場合、まずデバイス
インタフェースに対して、アクセス要求を出す。デバイ
スインタフェースは、２次記憶装置のアクセスを行い、
書き込みの場合は、主記憶のデータ列を、２次記憶装置
に書き込む。読み込みの場合は、２次記憶装置のデータ
列を、主記憶に書き込む。主記憶とデバイスインタフェ
ース間のデータ列の転送には、プロセッサによらず、Ｄ
ＭＡ（ダイレクト メモリ アクセス）を用いることが
多い。When the processor of the computer system wants to read or write data in the secondary storage device, it first issues an access request to the device interface. The device interface accesses the secondary storage device,
In the case of writing, the data string in the main memory is written in the secondary storage device. When reading, the data string in the secondary storage device is written in the main memory. Data transfer between the main memory and the device interface is done by D
MA (Direct Memory Access) is often used.
【０００４】このようにプロセッサは、主記憶とデバイ
スインタフェースを介して、２次記憶装置のデータ列の
アクセス処理を行う。As described above, the processor performs access processing of the data string of the secondary storage device via the main storage and the device interface.
【０００５】このような２次記憶装置のアクセスの際、
計算機のデバイスインタフェースと、２次記憶装置との
間に、データ転送速度を、早くする理由で、バッファメ
モリを設けることもある。このような方式を採用してい
るものとして、例えば特開平２−２８４２５１号公報記
載の「ハードディスクのデータ転送制御方式」がある。When accessing such a secondary storage device,
A buffer memory may be provided between the device interface of the computer and the secondary storage device for the purpose of increasing the data transfer rate. An example of such a system is a "hard disk data transfer control system" described in Japanese Patent Laid-Open No. 2-284251.
【０００６】また、主記憶と２次記憶装置を組み合せ
て、ユーザプログラムからみて、大きなメモリ空間（仮
想メモリ）を与えることがある。例えば、日本語版Ｍｉ
ｃｒｏｓｏｆｔ Ｓｙｓｔｅｍｓ Ｊｏｕｒｎａｌ Ｊ
ＵＮ．１９９１（ｐ．１７）にあげられている。ここで
は、２次記憶装置であるハードディスク装置をスワップ
ファイルとして扱い、スワップファイルと主記憶である
物理メモリとの間で４ＫＢごとのページのデータをやり
とりすることで、仮想メモリを実現している。この仮想
メモリの制御には、仮想メモリマネージャーというＯＳ
（オペレーティングシステム）の１部で行っており、ユ
ーザープログラムは、仮想的にメモリ空間が与えられて
いることを認識する必要はない。Further, a combination of the main memory and the secondary memory device may give a large memory space (virtual memory) as viewed from the user program. For example, Japanese version Mi
Crosoft Systems Journal J
UN. 1991 (p.17). Here, a hard disk device, which is a secondary storage device, is treated as a swap file, and data of each 4 KB page is exchanged between the swap file and the physical memory, which is the main memory, to realize a virtual memory. This virtual memory is controlled by an OS called a virtual memory manager.
Since it is performed as a part of (operating system), the user program does not need to recognize that the memory space is virtually provided.
【０００７】[0007]
【発明が解決しようとする課題】上記、従来の技術で
は、ＳＣＳＩというデバイスインタフェースを介しての
み、プロセッサが、ハードディスク装置などの２次記憶
装置をアクセス可能である。In the above-mentioned conventional technique, the processor can access the secondary storage device such as the hard disk device only through the device interface called SCSI.
【０００８】したがって、プロセッサが、主記憶をアド
レス／データバスで直接アクセスするようには、２次記
憶装置をアクセスすることは構成上できず、ＯＳあるい
はユーザープログラムによって、デバイスインタフェー
スを制御して、２次記憶装置のデータを、主記憶に移動
させることが必要である。またバッファメモリを入れる
ことで、２次記憶とのデータ転送速度を早めているが、
プロセッサが、直接、２次記憶装置をアクセス可能なよ
うには考慮されていない。Therefore, it is not possible for the processor to access the secondary storage device so that the main memory is directly accessed by the address / data bus, and the device interface is controlled by the OS or the user program to It is necessary to move the data in the secondary storage device to the main storage. Also, by inserting a buffer memory, the data transfer speed with the secondary storage is increased,
It is not considered that the processor can directly access the secondary storage device.
【０００９】また、仮想メモリを実現するためには、２
次記憶装置と主記憶のデータのやり取りに、ＯＳによる
サポートが必要であり、また、直接はアクセスできない
ために、デバイスインタフェースの制御が必要であり、
処理が繁雑であるといった問題があった。In order to realize a virtual memory, 2
OS support is required for exchanging data between the secondary storage device and main storage, and device interface control is required because it cannot be directly accessed.
There was a problem that the processing was complicated.
【００１０】本発明の目的は、上記問題を解決するため
に、ＯＳの負担を軽くし、プロセッサから、直接かつ、
簡単に２次記憶装置のアクセスが可能となる回路方式を
提供することにある。An object of the present invention is to solve the above problems by reducing the burden on the OS, directly from the processor, and
It is to provide a circuit system that enables easy access to a secondary storage device.
【００１１】また本発明の他の目的は、この回路方式を
用いた記憶装置の構成方法を提供することにある。Another object of the present invention is to provide a method of constructing a memory device using this circuit system.
【００１２】[0012]
【課題を解決するための手段】上記目的を達成するため
に、２次記憶装置の前にバッファと制御手段を追加し、
新たな記憶装置としたものである。In order to achieve the above object, a buffer and control means are added in front of the secondary storage device,
It is a new storage device.
【００１３】また、上記他の目的を達成するために、本
発明の記憶装置を主記憶として同等に扱うものである。Further, in order to achieve the above-mentioned other objects, the storage device of the present invention is treated equally as a main storage.
【００１４】また、この記憶装置をＩＣメモリカード内
部に構成したものである。Further, this storage device is constructed inside an IC memory card.
【００１５】[0015]
【作用】制御手段とバッファメモリによって、２次記憶
装置は、プロセッサからは、記憶装置に見える。プロセ
ッサが、２次記憶装置をアクセスする際には、アドレス
とデータを、主記憶をアクセスする場合と同様に、出力
すればよい。制御手段は、アドレスの変化を検出し、必
要な場合には、バッファメモリと２次記憶装置のデータ
が合致するようデータ転送を行う。その結果、プロセッ
サは、主記憶をアクセスする場合と同じ様に、２次記憶
装置のアクセスが可能となる。With the control means and the buffer memory, the secondary storage device looks like a storage device to the processor. When the processor accesses the secondary storage device, it may output the address and the data as in the case of accessing the main storage. The control means detects a change in address and, if necessary, performs data transfer so that the data in the buffer memory and the data in the secondary storage device match. As a result, the processor can access the secondary storage device in the same manner as when accessing the main storage.
【００１６】また、本発明の記憶装置によって、２次記
憶装置の大きな記憶容量がそのまま、実メモリとして、
プロセッサからアクセス可能となる。Further, according to the storage device of the present invention, the large storage capacity of the secondary storage device is used as it is as an actual memory.
It is accessible from the processor.
【００１７】また、ＩＣメモリカードに内蔵すること
で、通常のＩＣメモリカードと同様に２次記憶装置をア
クセス可能となる。Further, by incorporating the IC memory card into the IC memory card, the secondary storage device can be accessed in the same manner as an ordinary IC memory card.
【００１８】[0018]
【実施例】以下、本発明の実施例を図１により説明す
る。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIG.
【００１９】図１は本発明の実施例である記憶装置を計
算機システムに用いたものをブロック図で示したもので
ある。１は記憶装置、２は２次記憶装置、３は制御手
段、４はバッファメモリ、５はプロセッサ、６は主記
憶、７はアドレスバス、８はデータバスである。FIG. 1 is a block diagram showing an embodiment of the present invention in which a storage device is used in a computer system. Reference numeral 1 is a storage device, 2 is a secondary storage device, 3 is control means, 4 is a buffer memory, 5 is a processor, 6 is a main memory, 7 is an address bus, and 8 is a data bus.
【００２０】図２は従来の技術、及び本発明による記憶
装置のメモリ空間を説明するものである。FIG. 2 illustrates the memory space of a storage device according to the prior art and the present invention.
【００２１】図１において、プロセッサ５が主記憶６を
アクセスする場合、アドレスバス７とデータバス８を用
いて、直接アクセスを行う。In FIG. 1, when the processor 5 accesses the main memory 6, direct access is performed using the address bus 7 and the data bus 8.
【００２２】この場合、プロセッサ５のメモリ空間を図
２（ｂ）を用いて説明すると、主記憶６はメモリ空間上
の一領域を構成している。In this case, the memory space of the processor 5 will be described with reference to FIG. 2B. The main memory 6 constitutes one area on the memory space.
【００２３】ここで、図１にもどり、プロセッサ５が、
２次記憶装置２とバッファメモリ４及び、制御手段３で
構成された記憶装置１をアクセスする場合を考える。Now, returning to FIG. 1, the processor 5
Consider a case where the secondary storage device 2, the buffer memory 4, and the storage device 1 including the control unit 3 are accessed.
【００２４】プロセッサ５は、記憶装置１をアクセスす
る場合、主記憶１をアクセスする場合と同様に、アドレ
スバス７とデータバス８を用いて、直接アクセスを試み
る。When accessing the storage device 1, the processor 5 attempts a direct access using the address bus 7 and the data bus 8 as in the case of accessing the main memory 1.
【００２５】記憶装置１内部の制御手段３は、アドレス
バス３の値の変化をつかみ、２次記憶装置２に対し、ア
クセス要求をだす。２次記憶装置２は、バッファメモリ
４に対し、データの転送を行う。その結果データバス８
には、バッファメモリ４から、プロセッサ５が要求した
アドレス位置のデータが出力され、最終的に、プロセッ
サ５は２次記憶装置２のデータのアクセスが可能とな
る。The control means 3 inside the storage device 1 grasps the change in the value of the address bus 3 and issues an access request to the secondary storage device 2. The secondary storage device 2 transfers data to the buffer memory 4. As a result, data bus 8
The buffer memory 4 outputs the data at the address position requested by the processor 5, and finally the processor 5 can access the data in the secondary storage device 2.
【００２６】またプロセッサ５のアドレスバス７によっ
て示したアドレス位置が、バッファメモリ４に存在しな
い場合（いわゆるミスヒット）制御手段３は、現在のバ
ッファメモリ４の中身のデータを２次記憶装置２に転送
し、その後、プロセッサ５の要求しているアドレス位置
を含む領域のデータを、バッファメモリ４に転送する。Further, when the address position indicated by the address bus 7 of the processor 5 does not exist in the buffer memory 4 (so-called mishit), the control means 3 stores the current contents of the buffer memory 4 in the secondary storage device 2. Then, the data in the area including the address position requested by the processor 5 is transferred to the buffer memory 4.
【００２７】その結果、図２（ｂ）において、記憶装置
１は、プロセッサ５のメモリ空間の一領域を主記憶６と
同様に占めている。プロセッサ５が記憶装置１をアクセ
スすると、バッファメモリ４と制御手段３によって、２
次記憶装置２のデータが主記憶６と同様にアクセスでき
る。As a result, in FIG. 2B, the storage device 1 occupies a region of the memory space of the processor 5 as well as the main storage 6. When the processor 5 accesses the storage device 1, the buffer memory 4 and the control means 3 cause
The data in the secondary storage device 2 can be accessed as in the main storage 6.
【００２８】従来の技術では、メモリ空間は、図２
（ａ）のようになり、プロセッサが直接アクセス可能
な、主記憶の領域と、デバイスインタフェースを介して
アクセス可能な２次記憶装置の領域があり、２次記憶装
置のデータをアクセスするには、必ず、２次記憶装置か
ら、主記憶にデータ転送が必要である。In the prior art, the memory space is shown in FIG.
As shown in (a), there is a main memory area that can be directly accessed by the processor and a secondary memory area that can be accessed through the device interface. Data transfer from the secondary storage device to the main storage is required.
【００２９】ところが、本発明を用いた実施例では、２
次記憶装置は、プロセッサから、主記憶をアクセスする
場合と、同様に、２次記憶装置をアクセスでき、主記憶
と２次記憶装置間のデータ転送を行う必要はない。However, in the embodiment using the present invention, 2
The secondary storage device can access the secondary storage device in the same manner as when accessing the main storage from the processor, and it is not necessary to transfer data between the main storage and the secondary storage device.
【００３０】また、一般的に主記憶６より記憶装置１の
方がメモリ空間が広いので（主記憶６は数ＭＢｙｔｅｓ
オーダーのメモリ空間、記憶装置１は、２次記憶装置に
よる数１０Ｍ〜数ＧＢｙｔｅ）、本発明によって、プロ
セッサ５は主記憶６と記憶装置１による広大なメモリ空
間が、仮想メモリではなく、実メモリとして与えられ、
仮想メモリを実現するＯＳの処理も不要となる。In general, the memory device 1 has a larger memory space than the main memory 6 (the main memory 6 has several MBytes).
A memory space of order, the storage device 1 is several tens of megabytes to several gigabytes by the secondary storage device, and according to the present invention, the processor 5 has a vast memory space of the main memory 6 and the storage device 1 instead of the virtual memory and the real memory. Given as,
The processing of the OS that realizes the virtual memory is also unnecessary.
【００３１】図３は本発明の他の実施例である。FIG. 3 shows another embodiment of the present invention.
【００３２】１０及び１１は、プロセッサ５のアドレス
／データバスの第１バス、第２バスである。この例では
プロセッサ５は、複数組みのアドレス／データバスを備
えており、第１バス１０には主記憶６が、また第２バス
１１には、本発明による記憶装置１が接続されている。
プロセッサ５からは、主記憶６も記憶装置１も、各々
のバスを通じアクセス可能であり、その時のメモリ空間
は、図４の右側に示すように、第１バス１０と第２バス
１１による２つの領域が存在する。Reference numerals 10 and 11 are the first and second buses of the address / data bus of the processor 5. In this example, the processor 5 has a plurality of sets of address / data buses, a main memory 6 is connected to the first bus 10, and a memory device 1 according to the present invention is connected to the second bus 11.
Both the main memory 6 and the storage device 1 can be accessed from the processor 5 through the respective buses, and the memory space at that time is divided into two by the first bus 10 and the second bus 11 as shown on the right side of FIG. Area exists.
【００３３】このように、プロセッサ５が複数組みのア
ドレス／データバスを備え、プログラム領域とデータ領
域を分けられる場合、例えば第２バス１１がデータ領域
用で会った場合、記憶装置２の広大なメモリ空間を、デ
ータ格納用に与えることが可能となる。As described above, when the processor 5 is provided with a plurality of sets of address / data buses and the program area and the data area can be separated, for example, when the second bus 11 meets the data area, the storage device 2 is vast. Memory space can be provided for data storage.
【００３４】また逆に第２バス１１がプログラム領域用
で会った場合、主記憶６に入り切らない、大きなプログ
ラムを、一括して記憶装置１に格納することが可能とな
る。On the other hand, when the second bus 11 meets for the program area, it is possible to collectively store a large program which does not fit in the main memory 6 in the storage device 1.
【００３５】図４は、本発明の実施例である図１の記憶
装置１内部の構成例である。FIG. 4 shows an internal configuration example of the storage device 1 of FIG. 1 which is an embodiment of the present invention.
【００３６】１２はデバイスインタフェース、１３はハ
ードディスク装置、１４は制御プロセッサ、１５はアド
レス変化検出手段、１６は上位アドレス、１７は下位ア
ドレス、１８は制御信号、２０は内部データバスであ
る。Reference numeral 12 is a device interface, 13 is a hard disk device, 14 is a control processor, 15 is an address change detecting means, 16 is an upper address, 17 is a lower address, 18 is a control signal, and 20 is an internal data bus.
【００３７】プロセッサ５に対し、アドレスバス７、デ
ータバス８によって、記憶装置１が接続されている。記
憶装置１の内部には、図１を用いて説明した実施例と同
様に、２次記憶装置２、バッファメモリ４、制御手段３
がある。さらに制御手段３は、制御プロセッサ１４と、
アドレス変化検出手段１５によって構成され、また２次
記憶装置２はデバイスインタフェース１２とハードディ
スク装置１３によって構成されている。The memory device 1 is connected to the processor 5 by an address bus 7 and a data bus 8. Inside the storage device 1, as in the embodiment described with reference to FIG. 1, the secondary storage device 2, the buffer memory 4, and the control means 3 are provided.
There is. Further, the control means 3 includes a control processor 14 and
The secondary storage device 2 is composed of the address change detection means 15 and the device interface 12 and the hard disk device 13.
【００３８】ここで、プロセッサ５が記憶装置１をアク
セスした場合を考える。Now, consider a case where the processor 5 accesses the storage device 1.
【００３９】プロセッサ５は、アドレスバス７にアクセ
スしたいアドレス位置を出力する。この時、上位アドレ
ス１６が変化した場合、記憶装置１内の制御手段３で
は、アドレス変化検出手段１５によって、上位アドレス
１６が変化したことを検出し（ミスヒット）、制御プロ
セッサ１４に伝える。制御プロセッサ１４は、現在バッ
ファメモリ４に入っているデータの中に、プロセッサ５
がアクセスしたいアドレス位置のデータが入っていない
場合には、制御信号１８を通じ、デバイスインタフェー
ス１２にデータ転送要求を出す。その結果、現在のバッ
ファメモリ４のデータは、ハードディスク装置１３に、
退避され、新しいデータが、内部データバス２０を通
じ、バッファメモリ４に送られる。その結果、最終的に
は、バッファメモリ４を通じ、プロセッサ５は、データ
のアクセスが可能となる。The processor 5 outputs the address position to access the address bus 7. At this time, when the upper address 16 has changed, the control means 3 in the storage device 1 detects that the upper address 16 has changed (mis-hit) by the address change detection means 15 and notifies the control processor 14. The control processor 14 includes the processor 5 in the data currently stored in the buffer memory 4.
If the data at the address position that the user wants to access does not exist, a data transfer request is issued to the device interface 12 through the control signal 18. As a result, the current data in the buffer memory 4 is stored in the hard disk device 13.
The saved new data is sent to the buffer memory 4 through the internal data bus 20. As a result, finally, the processor 5 can access the data through the buffer memory 4.
【００４０】次に、上位アドレス１６が変化しない場合
には（ヒット）、プロセッサ５のアクセスしたいデータ
は、バッファメモリ４にあり、そのままデータバス８を
通じ、データのアクセスが可能である。Next, when the upper address 16 does not change (hit), the data to be accessed by the processor 5 is in the buffer memory 4, and the data can be accessed through the data bus 8 as it is.
【００４１】以上説明した動作により、ハードディスク
装置１３を、プロセッサ５から直接アクセス可能な記憶
装置として、取り扱うことが可能である。By the operation described above, the hard disk device 13 can be handled as a storage device that can be directly accessed by the processor 5.
【００４２】また、ハードディスク装置１３を用いたた
め、記憶装置１に記憶されたデータは、電源ＯＦＦの状
態でも保存される。したがって、次回、電源がＯＮされ
るとき、改めて、プログラムロード動作が不必要となっ
たり、高速な外部記憶装置として取り扱うことも可能で
ある。Since the hard disk device 13 is used, the data stored in the storage device 1 is saved even when the power is off. Therefore, when the power is turned on next time, the program loading operation becomes unnecessary again and it can be handled as a high-speed external storage device.
【００４３】ここで、デバイスインタフェース１２とし
て、特に指定をしなかったが、ＳＣＳＩ、ＥＳＤＩ、Ｉ
ＰＩ、ＰＣ−ＡＴインタフェース、ＳＴ５０６等、２次
記憶装置と接続可能なものであればよい。Here, although the device interface 12 is not specified, SCSI, ESDI, I
A PI, PC-AT interface, ST506, or any other device that can be connected to a secondary storage device may be used.
【００４４】また、２次記憶装置として、ハードディス
ク装置以外のフレキシブルディスク装置、光磁気ディス
ク装置、光ディスク装置、磁気テープ装置、ＣＤ−ＲＯ
Ｍ装置、半導体メモリ等の、媒体交換が可能なものや、
書き込み動作不可能なものであってもよい。それらは、
仕様や顧客の要求、性能、価格によって、選択可能であ
る。As a secondary storage device, a flexible disk device other than a hard disk device, a magneto-optical disk device, an optical disk device, a magnetic tape device, a CD-RO.
M devices, semiconductor memories, etc. that can exchange media,
The write operation may be impossible. They are,
It can be selected according to specifications, customer requirements, performance, and price.
【００４５】図５は、記憶装置１におけるバッファメモ
リ４の容量の例について説明したものである。FIG. 5 illustrates an example of the capacity of the buffer memory 4 in the storage device 1.
【００４６】バッファメモリ４の容量として、例えば
（１）プロセッサ５のデータバス８の幅の１ワード分
（データバス幅が、１６ビットのときには１６ワード、
８ビットのときには、１バイトである。）、この値が最
低必要であり、この例のとき、一番安価である。As the capacity of the buffer memory 4, for example, (1) one word of the width of the data bus 8 of the processor 5 (16 words when the data bus width is 16 bits,
When it is 8 bits, it is 1 byte. ), This value is the minimum required, and in this case it is the cheapest.
【００４７】（２）ＳＣＳＩインタフェースの論理ブロ
ックサイズの倍数。デバイスインタフェースの１種であ
るＳＣＳＩインタフェースには、論理的に与えられた、
データサイズが存在し、この値の倍数を取ることで、バ
ッファメモリサイズに無駄がない。(2) A multiple of the logical block size of the SCSI interface. The SCSI interface, which is one type of device interface, is logically assigned,
There is a data size, and by taking a multiple of this value, the buffer memory size is not wasted.
【００４８】（３）ハードディスク装置１３の１トラッ
クサイズの倍数。ハードディスク装置には、内部で管理
されている領域の単位があり、この値とすることで、バ
ッファメモリへのデータ転送が、トラックごとに管理さ
れる。(3) A multiple of one track size of the hard disk device 13. The hard disk device has a unit of area managed internally, and by setting this value, data transfer to the buffer memory is managed for each track.
【００４９】（４）従来の主記憶６と同容量とする。記
憶装置１に対し、少なくとも、従来のメモリ空間をアク
セスする場合、バッファメモリ４のミスヒットがなく、
さらに本発明によって、広い実メモリ空間が得られるた
め、必ず高性能となる。(4) It has the same capacity as the conventional main memory 6. When accessing at least the conventional memory space to the storage device 1, there is no mishit in the buffer memory 4,
Furthermore, since the present invention provides a wide real memory space, it always has high performance.
【００５０】ここで、バッファメモリ４には、Ｓ−ＲＡ
Ｍ、Ｄ−ＲＡＭといった半導体メモリを、想定している
が、データを保持する機能を持つものであれば、何でも
よい。また、デュアルポートメモリといった、複数方向
からのアクセスが可能なメモリであってもよい。Here, in the buffer memory 4, S-RA
Although a semiconductor memory such as M or D-RAM is assumed, any semiconductor memory having a function of holding data may be used. It may also be a memory that can be accessed from multiple directions, such as a dual port memory.
【００５１】図６は本発明の他の実施例であり、大型計
算機に応用した例である。FIG. 6 shows another embodiment of the present invention, which is an example applied to a large-scale computer.
【００５２】１は記憶装置、２５は中央処理装置、２６
は主記憶装置、２７は入出力装置、２８は２次記憶装
置、２９、３０はチャネルインタフェースである。Reference numeral 1 is a storage device, 25 is a central processing unit, and 26.
Is a main storage device, 27 is an input / output device, 28 is a secondary storage device, and 29 and 30 are channel interfaces.
【００５３】中央処理装置２５では、演算処理を行う。
例えば入出力装置２７から入力された数値データは、チ
ャネルインタフェース２９を通じて、いったん主記憶装
置２６に格納される。 その後、中央処理装置２５によ
って、数値演算され、その演算結果は、入出力装置２７
へ、チャネルインタフェース２９を通じて、出力される
か、あるいは、チャネルインタフェース３０を通じて、
２次記憶装置２８へ格納される。The central processing unit 25 performs arithmetic processing.
For example, the numerical data input from the input / output device 27 is temporarily stored in the main storage device 26 via the channel interface 29. After that, the central processing unit 25 performs a numerical calculation, and the calculation result is the input / output device 27.
Output through the channel interface 29 or through the channel interface 30
It is stored in the secondary storage device 28.
【００５４】このような計算機システムにおいて、本発
明による記憶装置１を、中央処理装置２５と主記憶装置
２６を結ぶシステムバスに接続する。In such a computer system, the storage device 1 according to the present invention is connected to the system bus connecting the central processing unit 25 and the main storage device 26.
【００５５】例えば、先ほどの演算結果は、入出力装置
２７や２次記憶装置２８に出力するのではなく、記憶装
置１へ出力を行うことが可能となる。For example, the calculation result described above can be output to the storage device 1 instead of being output to the input / output device 27 or the secondary storage device 28.
【００５６】その結果、本来、中央処理装置２５による
演算結果は、入出力装置２７や２次記憶装置２８へチャ
ネルインタフェースを通じて出力しなければならない
が、記憶装置１へ主記憶装置２６をアクセスするのと同
じ様に、直接格納でき、その結果、演算処理は、早く終
了する。大型計算機のように、使ったＣＰＵタイムいく
らで課金されるシステムでは、演算処理速度の高速化に
よるコストの低減量は計り知れない。As a result, the calculation result by the central processing unit 25 should be output to the input / output unit 27 and the secondary storage unit 28 through the channel interface, but the main storage unit 26 is accessed to the storage unit 1. Like the above, it can be stored directly, and as a result, the arithmetic processing ends early. In a system, such as a large-scale computer, which is charged for how much CPU time is used, the amount of cost reduction due to the increased processing speed is immeasurable.
【００５７】図７は、本発明をワークステーションに用
いた実施例である。FIG. 7 shows an embodiment in which the present invention is used in a workstation.
【００５８】１は記憶装置、３１はプロセッサ、３２は
アドレスバス、３３はデータバス、３９はＳＣＳＩ、４
０はハードディスク装置である。1 is a storage device, 31 is a processor, 32 is an address bus, 33 is a data bus, 39 is SCSI, 4
Reference numeral 0 is a hard disk device.
【００５９】ワークステーションにおいて、プロセッサ
３１のアドレスバス３２とデータバス３３には、外部記
憶装置としてハードディスク装置４０が、デバイスイン
タフェースであるＳＣＳＩ３９を通じて、接続されてい
る。また本発明による記憶装置１もプロセッサ３１から
アクセス可能なよう接続されている。In the workstation, a hard disk device 40 as an external storage device is connected to the address bus 32 and the data bus 33 of the processor 31 through a SCSI 39 which is a device interface. The storage device 1 according to the present invention is also connected so as to be accessible from the processor 31.
【００６０】ここで、本来プロセッサ３１とオペレーテ
ィングシステム（ＯＳ、図示せず）は、仮想メモリをサ
ポートするため、主記憶（図８の構成にはない）とハー
ドディスク装置４０の間で、データの入れ換え（スワッ
プ）を行う必要がある。しかし、本実施例では、記憶装
置１が主記憶の代わりに用いられているため、仮想記憶
は、事実上、記憶装置１によって実現しており、プロセ
ッサ３１及びＯＳは、仮想記憶実現に伴う、データの入
れ換えなどの処理を、行う必要がない。その結果、余計
な処理を行う必要のないワークステーションは、メモリ
管理などのＯＳの処理が軽く、ユーザのソフトウェア
は、高速に処理される。Here, since the processor 31 and the operating system (OS, not shown) originally support virtual memory, data is exchanged between the main memory (not in the configuration of FIG. 8) and the hard disk device 40. Need to (swap). However, in this embodiment, since the storage device 1 is used instead of the main storage, the virtual storage is actually realized by the storage device 1, and the processor 31 and the OS accompany the virtual storage implementation. There is no need to perform processing such as data exchange. As a result, a workstation that does not need to perform extra processing is light in OS processing such as memory management, and user software is processed at high speed.
【００６１】ここで、ワークステーションを例に説明を
行ったが、パソコンなどの小型計算機システムでも実施
可能である。Although the workstation has been described as an example here, it may be implemented by a small computer system such as a personal computer.
【００６２】図８は本発明による記憶装置１を内蔵した
ＩＣメモリである。FIG. 8 shows an IC memory incorporating the storage device 1 according to the present invention.
【００６３】３４はＩＣメモリカード、２は２次記憶装
置、３は制御手段、４はバッファメモリであり、３５は
ＩＣメモリインタフェースである。34 is an IC memory card, 2 is a secondary storage device, 3 is control means, 4 is a buffer memory, and 35 is an IC memory interface.
【００６４】ＩＣメモリカード内の記憶装置１は、他の
実施例と同様に、通常のＤＲＡＭとかＳＲＡＭといった
半導体メモリの用いられたＩＣメモリカードと同じ様に
取り扱うことが可能である。本発明を用いたＩＣメモリ
カードは、一般的なメモリカードと比べ、内部の２次記
憶装置によって、数１０Ｍ〜数ＧＢｙｔｅｓといった大
容量なものが提供可能である。The storage device 1 in the IC memory card can be handled in the same manner as an IC memory card using a semiconductor memory such as a normal DRAM or SRAM, as in the other embodiments. The IC memory card using the present invention can provide a large capacity such as several tens of megabytes to several gigabytes by an internal secondary storage device as compared with a general memory card.
【００６５】図９は本発明による記憶装置１をノート型
パソコンに応用した実施例である。FIG. 9 shows an embodiment in which the storage device 1 according to the present invention is applied to a notebook type personal computer.
【００６６】３６はノート型パソコン、３７は平面ディ
スプレイ、３８はキーボードである。Reference numeral 36 is a notebook computer, 37 is a flat display, and 38 is a keyboard.
【００６７】ノート型パソコンに本発明の記憶装置１を
採用することで、ＳＣＳＩといったデバイスインタフェ
ースをパソコン内部に備える必要はなくなり、低価格化
や軽量小型化が実現する。また、記憶装置１内の２次記
憶装置によって、電源ＯＦＦ時にも、プログラムやデー
タは、保存されるといったレジューム機能も簡単に実現
可能である。By adopting the storage device 1 of the present invention in a notebook type personal computer, it is not necessary to provide a device interface such as SCSI inside the personal computer, and the cost and weight are reduced. Further, the secondary storage device in the storage device 1 can easily realize a resume function in which programs and data are saved even when the power is turned off.
【００６８】この実施例で用いた記憶装置１は、図９に
示したようなＩＣメモリカードの外観を持つものでもよ
い。The storage device 1 used in this embodiment may have the appearance of an IC memory card as shown in FIG.
【００６９】[0069]
【発明の効果】本発明による記憶装置では、その内部の
２次記憶装置を、プロセッサからは、主記憶と等価に見
えるため、デバイスインタフェースを制御せずに、簡単
にアクセス可能となる。 また、２次記憶装置の記憶容
量が、そのまま広大なメモリ空間として、仮想メモリ処
理を用いずに得られ、仮想記憶を実現するオペレーティ
ングシステム（ＯＳ）の処理が不要となる。その結果、
プロセッサは、ユーザプログラムの演算に専念でき、全
体の処理速度の高速化によって、処理コストの低減が可
能である。In the storage device according to the present invention, the internal secondary storage device can be easily accessed from the processor without controlling the device interface because it looks like the main storage. Further, the storage capacity of the secondary storage device can be obtained as a vast memory space as it is without using virtual memory processing, and the processing of the operating system (OS) for realizing virtual storage is unnecessary. as a result,
The processor can concentrate on the calculation of the user program, and the processing cost can be reduced by increasing the overall processing speed.
【００７０】また、本発明による記憶装置をＩＣメモリ
カードに内蔵することで、プロセッサからの取り扱いが
簡便で、かつ大記憶容量の提供が実現可能となる。By incorporating the storage device according to the present invention in an IC memory card, it is possible to provide a large storage capacity that is easy to handle from the processor.
【００７１】また、記憶装置内の２次記憶装置によっ
て、電源ＯＦＦ時にも、プログラムやデータは保存され
るといったレジューム機能も簡単に実現可能である。The secondary storage device in the storage device can also easily realize the resume function in which programs and data are saved even when the power is turned off.
【図１】本発明による記憶装置の一実施例を示したブロ
ック図である。FIG. 1 is a block diagram showing an embodiment of a storage device according to the present invention.
【図２】メモリ空間の説明図である。FIG. 2 is an explanatory diagram of a memory space.
【図３】本発明の他の実施例を示したブロック図であ
る。FIG. 3 is a block diagram showing another embodiment of the present invention.
【図４】本発明における記憶装置の内部構成図である。FIG. 4 is an internal configuration diagram of a storage device according to the present invention.
【図５】バッファメモリ４の容量の一例を示す図であ
る。FIG. 5 is a diagram showing an example of a capacity of a buffer memory 4.
【図６】本発明を大型計算機に用いた一実施例を示す図
である。FIG. 6 is a diagram showing an embodiment in which the present invention is used in a large-scale computer.
【図７】本発明をワークステーションに用いた一実施例
を示す図である。FIG. 7 is a diagram showing an embodiment in which the present invention is used in a workstation.
【図８】本発明を用いたＩＣメモリの構成図である。FIG. 8 is a configuration diagram of an IC memory using the present invention.
【図９】本発明をノート型パソコンに用いた一実施例を
示す図である。FIG. 9 is a diagram showing an embodiment in which the present invention is applied to a notebook computer.
１…記憶装置、 ２…２次記憶装置、 ３…制御手段、 ４…バッファメモリ、 ５…プロセッサ、 ６…主記憶、 ７…アドレスバス、 ８…データバス。 DESCRIPTION OF SYMBOLS 1 ... Storage device, 2 ... Secondary storage device, 3 ... Control means, 4 ... Buffer memory, 5 ... Processor, 6 ... Main memory, 7 ... Address bus, 8 ... Data bus.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高師 輝実 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マイクロエレクトロニクス 機器開発研究所内 (72)発明者 市川 正敏 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マイクロエレクトロニクス 機器開発研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Terumi Takashi, Inventor Terumi Takashi, 292 Yoshida-cho, Totsuka-ku, Yokohama, Kanagawa, Ltd. Inside the Microelectronics Device Development Laboratory, Hitachi, Ltd. (72) Masatoshi Ichikawa, 292 Yoshida-cho, Totsuka-ku, Yokohama, Kanagawa Bunch Co., Ltd. Microelectronics Device Development Laboratory, Hitachi, Ltd.
Claims (11)
ムにおいて、２次記憶装置、バッファメモリ、及びそれ
らの制御を行う制御手段を備えた記憶装置を新たに設
け、前記プロセッサから、前記主記憶と、２次記憶装置
を同様にアクセス可能なことを特徴とする記憶装置。1. A computer system comprising a processor and a main memory, further comprising a storage device newly provided with a secondary storage device, a buffer memory, and a control means for controlling them. A storage device characterized in that a secondary storage device can be similarly accessed.
ムにおいて、前記プロセッサの第１のバスに主記憶を、
第２のバスに請求項１記載の記憶装置を新たに設け、前
記プロセッサから、前記主記憶、及び記憶装置を共にア
クセス可能なことを特徴とする記憶装置。2. A computer system comprising a processor and a main memory, wherein a main memory is provided on a first bus of the processor.
A storage device, wherein the storage device according to claim 1 is newly provided on a second bus, and both the main storage and the storage device can be accessed from the processor.
て、前記プロセッサに対し、前記２次記憶装置と同容量
の実メモリを提供することを特徴とする記憶装置。3. The storage device according to claim 1 or 2, wherein the processor is provided with an actual memory having the same capacity as the secondary storage device.
て、前記プロセッサにおける仮想メモリが不用となるこ
とを特徴とする記憶装置。4. The storage device according to claim 1 or 2, wherein the virtual memory in the processor is unnecessary.
方法として、２次記憶装置には、ハードディスク装置と
デバイスインタフェースを、また、制御手段として、制
御プロセッサとアドレス変化検出手段を備えたことを特
徴とする記憶装置。5. A method of constructing a storage device according to claim 1, wherein the secondary storage device is provided with a hard disk device and a device interface, and the control means is provided with a control processor and an address change detection means. A storage device characterized by the above.
バッファメモリにおいて、その容量を、プロセッサのデ
ータバス幅、１ワードとしたことを特徴とする記憶装
置。6. A storage device according to any one of claims 1, 2 and 5, wherein the capacity is set to a data bus width of a processor and 1 word.
バッファメモリにおいて、その容量を、２次記憶装置に
採用したハードディスク装置における１トラックの記憶
容量、あるいはその倍数としたことを特徴とする記憶装
置。7. A buffer memory in a storage device according to claim 1, wherein the capacity is one track storage capacity of a hard disk device adopted as a secondary storage device, or a multiple thereof. Storage device.
２次記憶装置を備え、入出力装置と、２次記憶装置はチ
ャネルインタフェースを通して、中央処理装置と主記憶
装置に接続した計算機システムにおいて、請求項１、
２、５記載の記憶装置を、中央処理装置に対し、チャネ
ルインタフェースを通さずに新たに設け、中央処理装置
から直接アクセス可能なようにしたことを特徴とする記
憶装置。8. A central processing unit, an input / output device, a main storage device,
2. A computer system comprising a secondary storage device, wherein the input / output device and the secondary storage device are connected to a central processing unit and a main storage device through a channel interface.
A storage device, wherein the storage device described in 2 or 5 is newly provided to the central processing unit without passing through a channel interface so that the central processing unit can directly access the storage device.
て、請求項１、２、５記載の記憶装置を新たに設け、前
記プロセッサからは、主記憶として、アクセス可能なよ
うにしたことを特徴とする記憶装置。9. A computer system comprising a processor, further comprising the storage device according to any one of claims 1, 2 and 5 so that the processor can access as a main memory. apparatus.
メモリカードにおいて、請求項１、２、５記載の記憶装
置をＩＣカード内部メモリとして用いたことを特徴とす
る記憶装置。10. An IC having an IC memory interface
A memory card, wherein the memory device according to any one of claims 1, 2, and 5 is used as an IC card internal memory.
計算機システムにおいて、請求項１、２、５記載の記憶
装置を内部メモリとして用い、あるいは、ＩＣメモリカ
ードを内部メモリとして用いたことを特徴とする記憶装
置。11. A computer system comprising a flat display and a keyboard, wherein the storage device according to any one of claims 1, 2 and 5 is used as an internal memory, or an IC memory card is used as an internal memory. apparatus.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3322845A JPH05158782A (en) | 1991-12-06 | 1991-12-06 | Storage device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3322845A JPH05158782A (en) | 1991-12-06 | 1991-12-06 | Storage device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05158782A true JPH05158782A (en) | 1993-06-25 |
Family
ID=18148246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3322845A Pending JPH05158782A (en) | 1991-12-06 | 1991-12-06 | Storage device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05158782A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7606993B2 (en) | 2003-06-10 | 2009-10-20 | Tdk Corporation | Flash memory controller, memory control circuit, flash memory system, and method for controlling data exchange between host computer and flash memory |
| JP2016524228A (en) * | 2013-05-29 | 2016-08-12 | マイクロソフト テクノロジー ライセンシング，エルエルシー | Storage system and alias memory |
-
1991
- 1991-12-06 JP JP3322845A patent/JPH05158782A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7606993B2 (en) | 2003-06-10 | 2009-10-20 | Tdk Corporation | Flash memory controller, memory control circuit, flash memory system, and method for controlling data exchange between host computer and flash memory |
| JP2016524228A (en) * | 2013-05-29 | 2016-08-12 | マイクロソフト テクノロジー ライセンシング，エルエルシー | Storage system and alias memory |
| US10216437B2 (en) | 2013-05-29 | 2019-02-26 | Microsoft Technology Licensing, Llc | Storage systems and aliased memory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6513102B2 (en) | Internal copy for a storage controller | |
| JP3431972B2 (en) | Virtual disk system | |
| US5649230A (en) | System for transferring data using value in hardware FIFO'S unused data start pointer to update virtual FIFO'S start address pointer for fast context switching | |
| US6078977A (en) | Hierarchical bus structure access system | |
| JP2784440B2 (en) | Data page transfer control method | |
| EP0130349B1 (en) | A method for the replacement of blocks of information and its use in a data processing system | |
| US5996046A (en) | Parity generation system for generating new parity using old data in temporary storage without accessing main disk storage of disk drive | |
| JPH0458051B2 (en) | ||
| US7007126B2 (en) | Accessing a primary bus messaging unit from a secondary bus through a PCI bridge | |
| US5293622A (en) | Computer system with input/output cache | |
| JPH09179780A (en) | Microprocessor device for supporting burst-enabled and cache-disabled memory access | |
| JPS5868286A (en) | Cash memory and operation thereof | |
| KR20020032136A (en) | Large capacity auxiliary storage device using memory | |
| US6324633B1 (en) | Division of memory into non-binary sized cache and non-cache areas | |
| US5666556A (en) | Method and apparatus for redirecting register access requests wherein the register set is separate from a central processing unit | |
| JPH05158782A (en) | Storage device | |
| US6601122B1 (en) | Exceptions and interrupts with dynamic priority and vector routing | |
| JP2502406B2 (en) | Storage control system and data processing device | |
| CA2130407A1 (en) | Store in cache having direct slave interface | |
| JP2003228462A (en) | San cache appliance | |
| US7840757B2 (en) | Method and apparatus for providing high speed memory for a processing unit | |
| JPH07210461A (en) | Store-in second-level cache control apparatus | |
| JPH10320278A (en) | Memory controller and computer system | |
| JPH07210433A (en) | File server | |
| JPH0414373B2 (en) |