JPH0515580B2 - - Google Patents

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、マイクロコンピユータを用いて車載
機器を制御する自動車用制御装置に関し、特にメ
モリの記憶内容（制御プログラム又はデータ）が
破壊された場合に備えてのバツクアツプ技術に関
する。[Detailed Description of the Invention] <Industrial Application Field> The present invention relates to an automotive control device that uses a microcomputer to control in-vehicle equipment, and particularly relates to an automotive control device that uses a microcomputer to control in-vehicle equipment, and in particular, when the stored contents of the memory (control program or data) are destroyed. Regarding backup technology in preparation for

＜従来の技術＞ マイクロコンピユータを用いて、各種車載機
器、例えばエンジンの制御（燃料供給量、点火時
期、アイドル回転数等の制御）を行う場合、
ROMに記憶された制御プログラム又はデータに
対し、十分な信頼性が要求される。<Prior art> When using a microcomputer to control various in-vehicle devices, such as the engine (control of fuel supply amount, ignition timing, idle speed, etc.),
Sufficient reliability is required for the control program or data stored in the ROM.

ROMのうち、マスクROMは製造時に記憶内
容も回路として組込むもので、ユーザによる書込
みは不能であるが、その記憶内容は消えることが
なく、信頼性は極めて高い。これに対し、EP−
ROMやEEP−ROMは電気的に記憶内容を書込
んで用いるが、紫外線（Ｘ線や中性子などを含
む）又は電気信号によつて記憶内容を消去するこ
とが可能で、再書込みも可能である。 Among ROMs, mask ROM is one in which the stored contents are also incorporated as a circuit during manufacturing, and although it cannot be written to by the user, the stored contents do not disappear and are extremely reliable. On the other hand, EP−
ROM and EEP-ROM are used by electrically writing the memory contents, but the memory contents can be erased and rewritten using ultraviolet rays (including X-rays, neutrons, etc.) or electrical signals. .

そこで、一般に、制御プログラムは信頼性の高
いマスクROMに記憶させ、仕様変更等により書
換える必要性の高いマツプ等のデータは、EP−
ROMやEEP−ROM記憶させると共に、EP−
ROMやEEP−ROMに通常の使用状態で紫外線
や電気信号が加わらないようにして、記憶内容が
変わらないようにしている。 Therefore, control programs are generally stored in highly reliable mask ROM, and data such as maps that need to be rewritten due to specification changes are stored in EP-ROM.
In addition to storing ROM and EEP-ROM, EP-
ROM and EEP-ROM are prevented from being exposed to ultraviolet light or electrical signals during normal use, so that the stored contents do not change.

＜発明が解決しようとする問題点＞ しかし、EP−ROMやEEP−ROM等の再書込
み可能なプログラマブルROMを用いて、万一デ
ータが自然に変更された場合、異常データによつ
て制御されることになり、正常な動作ができなく
なる。<Problems to be Solved by the Invention> However, if the data is naturally changed using a rewritable programmable ROM such as EP-ROM or EEP-ROM, the problem will be controlled by abnormal data. As a result, normal operation will no longer be possible.

また、プログラマブルROMに制御プログラム
を記憶させることもあり、制御プログラムが自然
に変更されて、適正な制御が不能となることも考
えられる。 Furthermore, since the control program may be stored in a programmable ROM, it is conceivable that the control program may be changed naturally, making proper control impossible.

＜問題点を解決するための手段＞ 本発明は上記の問題点を解決するため、第１図
に示すように、制御プログラム又はデータ記憶用
のプログラマブルROMに、同一内容の制御プロ
グラム又はデータ群を複数個記憶させる一方、制
御プログラムの実行に先立つて、プログラマブル
ROM内の制御プログラム又はデータ群をチエツ
クする手段と、チエツクにより正常と判定された
制御プログラム又はデータ群を使用する状態に切
換える手段とを設け、かつ、これらの手段を実現
するチエツクプログラムと、電源投入時にチエツ
クプログラムを実行させるためのベクタアドレス
とを、マスクROMに記憶させるようにした。<Means for Solving the Problems> In order to solve the above problems, the present invention, as shown in FIG. While multiple data can be stored, programmable
A means for checking the control program or data group in the ROM, and a means for switching to a state in which the control program or data group determined to be normal by the check are provided, and a check program for realizing these means, and a power supply. The vector address for executing the check program at power-on is stored in the mask ROM.

＜作用＞ すなわち、本発明では、制御プログラムの実行
に先立つて、EP−ROMやEEP−ROM等のプロ
グラマブルROM内に予め複数個作成した制御プ
ログラム又はデータ群について、１つの群毎に記
憶内容が変更されているか否かのチエツクを行
い、正常（変更されていない）ならば、その群の
制御プログラム又はデータを用いて制御し、異常
データを含む群がある場合は、正常な群を探索し
てこれを用いるように切換え、常に正常な制御を
行う。<Operation> In other words, in the present invention, prior to execution of the control program, the storage contents of each group of control programs or data groups created in advance in a programmable ROM such as EP-ROM or EEP-ROM are stored. Check whether the data has been changed, and if it is normal (not changed), control using the control program or data of that group, and if there is a group that contains abnormal data, search for a normal group. switch to use this, and always maintain normal control.

そしてこの場合、チエツクプログラムがプログ
ラマブルROM内にあると、チエツクプログラム
が破損したときに、チエツクプログラムが正常に
走らなくなつてしまい、また、ベクタアドレスが
プログラマブルROM内にあると、ベクタアドレ
スが破損したときに、チエツクプログラムを実行
できず、制御プログラムも実行不能となつて、結
局車が走行不能となつてしまうので、チエツクプ
ログラムとベクタアドレスとはマスクROMに記
憶させるようにしているのである。 In this case, if the check program is in the programmable ROM, the check program will not run properly if the check program is damaged, and if the vector address is in the programmable ROM, the vector address will be damaged. Sometimes, the check program cannot be executed and the control program cannot be executed, resulting in the car not being able to run, so the check program and vector address are stored in a mask ROM.

＜実施例＞ 以下に本発明の実施例を説明する。<Example> Examples of the present invention will be described below.

第２図は制御装置を構成するマイクロコンピユ
ータのシステムブロツク図である。図中１は
CPU、２はOSC（発振回路）、３はRAM、４はマ
スクROM、５はEP−ROM、６はＩ／Ｏ（入出力
回路）、７はアドレスデコーダである。また、Ａ
はアドレスバス（16本）用のポート、Ｄはデータ
バス（８本）用のポート、ＳはＲ／Ｗ信号等の制
御バス（４本）用のポート、CSはチツプセレク
ト信号用のポートを示している。 FIG. 2 is a system block diagram of the microcomputer that constitutes the control device. 1 in the diagram is
2 is an OSC (oscillation circuit), 3 is a RAM, 4 is a mask ROM, 5 is an EP-ROM, 6 is an I/O (input/output circuit), and 7 is an address decoder. Also, A
is a port for address buses (16 lines), D is a port for data buses (8 lines), S is a port for control buses (4 lines) such as R/W signals, and CS is a port for chip select signals. It shows.

ここにおいて、CPU１は、OSC２からのクロ
ツク信号に同期しつつ、マスクROM４に記憶さ
れている制御プログラムに従つてその命令を実
行、すなわち、Ｉ／Ｏ６に入力される各種入力信
号、及び、EP−ROM５に記憶されているデータ
を基にして、演算、処理を行い、その結果をＩ／
Ｏ６に送つて、各種機器の作動を制御する。尚、
RAM３は演算の中間結果を一時記憶するためな
どに用い、アドレスデコーダ７はCPU１が命令
の読出しやデータの読出し及び書込み等を行う時
にアドレスを指定する際そのアドレスに基づいて
RAM３、マスクROM４、EP−ROM５及びＩ／
Ｏ６のいずれか１つに対してチツプセレクト信号
を出力するために用いる。 Here, the CPU 1 executes the instructions according to the control program stored in the mask ROM 4 while synchronizing with the clock signal from the OSC 2. In other words, the CPU 1 executes the instructions according to the control program stored in the mask ROM 4. Calculations and processing are performed based on the data stored in ROM5, and the results are sent to I/
It is sent to O6 to control the operation of various devices. still,
The RAM 3 is used to temporarily store intermediate results of calculations, etc., and the address decoder 7 is used when the CPU 1 specifies an address when reading an instruction, reading or writing data, etc.
RAM3, mask ROM4, EP-ROM5 and I/
It is used to output a chip select signal to any one of O6.

第３図はシステムアドレスマツプである。尚、
８ビツトマイクロコンピユータで、アドレスバス
は16本、したがつてアドレス空間は64Kバイト
（アドレス＄0000〜＄FFFF、＄は16進数である
ことを表す）とする。 Figure 3 is a system address map. still,
Assume that an 8-bit microcomputer has 16 address buses and therefore an address space of 64K bytes (addresses $0000 to $FFFF, $ represents a hexadecimal number).

ここで、アドレス＄0000〜＄00FF（256バイト）
がRAM３に割当てられ、アドレス＄0100がＩ／
Ｏ６の選択用に割当てられ、アドレス＄8000〜
＄83FF（1Kバイト）がEP−ROM５に割当てら
れ、アドレス＄C000〜＄FFFF（16Kバイト）が
マスクROM４に割当てられている。 Here, address $0000 to $00FF (256 bytes)
is assigned to RAM3, and address $0100 is assigned to I/
Assigned for O6 selection, address $8000~
$83FF (1K byte) is allocated to EP-ROM5, and addresses $C000 to $FFFF (16K byte) are allocated to mask ROM4.

但し、EP−ROM５は4Kバイトのメモリ容量
を有し、第４図に示すように、チツプ内アドレス
（下位12ビツトアドレス）で、＄000〜＄3FF、
＄400〜＄7FF、＄800〜＄BFF、＄C00〜＄FFF
の各エリアに、1Kバイトずつ同一内容のデータ
群を４個記憶させてある。 However, the EP-ROM 5 has a memory capacity of 4K bytes, and as shown in Figure 4, the internal chip address (lower 12-bit address) is $000 to $3FF,
$400~$7FF, $800~$BFF, $C00~$FFF
In each area, four data groups of 1K bytes each with the same content are stored.

第５図はアドレスビツトマツプである。 FIG. 5 is an address bitmap.

RAM３については、上位８ビツトをチツプセ
レクト用に使用し、0000 0000のときRAM３が
選択されるようにしてあり、下位８ビツトをチツ
プ内アドレスの指定用に使用する。 Regarding RAM3, the upper 8 bits are used for chip selection so that RAM3 is selected when 0000 0000, and the lower 8 bits are used for specifying the address within the chip.

Ｉ／Ｏ６については、16ビツトの全てをチツプ
セレクト用に使用し、0000 0001 0000 0000のと
きＩ／Ｏ６が選択されるようにしてある。 Regarding I/O6, all 16 bits are used for chip selection, so that I/O6 is selected when 0000 0001 0000 0000.

EP−ROM５については、上位４ビツトをチツ
プセレクト用に使用し、1000のときEP−ROM５
が選択されるようにしてあり、下位12ビツトをチ
ツプ内アドレスの指定用に使用するが、下位12ビ
ツトのうち上位２ビツト（X₁₁X₁₀）をチツプ内
の第１〜第４データ群の先頭アドレスの指定用と
し、下位10ビツトを各データ群における先頭アド
レスからの相対アドレスの指定用としてある。 For EP-ROM5, the upper 4 bits are used for chip selection, and when it is 1000, EP-ROM5
is selected, and the lower 12 bits are used to specify the address within the chip, but the upper 2 bits ( _X11X10 ) of _the lower 12 bits are used to specify the first to fourth data groups within the chip. It is used to specify the start address, and the lower 10 bits are used to specify the relative address from the start address in each data group.

すなわち、第６図に示すように、CPU１から
の16ビツトアドレスのうち上位４ビツト（A₁₅〜
A₁₂）をアドレスデコーダ７により判定して、そ
れが1000のときEP−ROM５に対しチツプセレク
ト信号を送るようにする一方、Ｉ／Ｏ６から予め
定めた先頭アドレス指定用のX₁₁及びX₁₀信号を
EP−ROM５のアドレスポートA₁₁及びX₁₀に送
り、またCPU１からの16ビツトアドレスのうち
下位10ビツト（A₉〜A₀）をEP−ROM５のアド
レスポートA₉〜A₀に送るようにしてある。 That is, as shown in Figure 6, the upper 4 bits (A ₁₅ -
_A12 ) is determined by the address decoder 7, and when it is 1000, a chip select signal is sent to the EP-ROM5, while the _X11 and _X10 signals for specifying a predetermined start address are sent from the I/O6. of
The data is sent to address ports _A11 and _X10 of EP-ROM5, and the lower 10 bits ( _A9 to _A0 ) of the 16-bit address from CPU1 are sent to address ports _A9 to _A0 of EP-ROM5. be.

このように先頭アドレス指定用のX₁₁X₁₀を予
め定めてＩ／Ｏ６からEP−ROM５に送ること
で、CPU１から＄8000〜＄83FFの範囲でアドレ
スを指定したときに、X₁₁X₁₀の値によつて、実
質的には＄8000〜＄83FF、＄8400〜＄87FF、
＄8800〜＄8BFF、＄8C00〜＄8FFFの範囲のア
ドレス、EP−ROM５のチツプ内アドレスで、
＄000〜＄3FF、＄400〜＄7FF、＄800〜＄BFF、
＄C00〜＄FFFの範囲のアドレスが指定されるよ
うにしてある。 _{In this} way, by predetermining _{X 11} Depending on the value, practically $8000~$83FF, $8400~$87FF,
Addresses in the range of $8800 to $8BFF, $8C00 to $8FFF, and addresses within the chip of EP-ROM5,
$000~$3FF, $400~$7FF, $800~$BFF,
Addresses in the range of $C00 to $FFF are specified.

マスクROM４については、上位４ビツトをチ
ツプセレクト用に使用し、10のときにマスク
ROM４が選択されるようにしてあり、下位14ビ
ツトをチツプ内アドレスの指定用に使用する。 For mask ROM4, the upper 4 bits are used for chip selection, and when it is 10, it is masked.
ROM4 is selected, and the lower 14 bits are used to specify the address within the chip.

前述のX₁₁X₁₀の値は制御プログラムの実行に
先立つてチエツクプログラムを実行することによ
り決定される。 The value of X ₁₁ X ₁₀ mentioned above is determined by executing a check program prior to executing the control program.

ここで、チエツクプログラムは制御プログラム
と共にマスクROM４に記憶させてある。また、
ベクタアドレス（電源投入時に最初にプログラム
カウンタが指示するアドレス）もマスクROM４
に記憶させてある。第７図はマスクROM４のア
ドレスマツプを示している。 Here, the check program is stored in the mask ROM 4 together with the control program. Also,
The vector address (the address that the program counter first indicates when the power is turned on) is also masked in ROM4.
It has been memorized. FIG. 7 shows the address map of the mask ROM 4.

すなわち、第８図に示すように、電源投入時
に、F1でベクタアドレスへジヤンプするが、こ
のベクタアドレスはマスクROM４（＄FFFE〜
＄FFFF）内にある。そして、F2でベクタアドレ
ス内容によるアドレス＄C000へジヤンプし、F3
のチエツクプログラムを実行し、その後、F4の
制御プログラムの実行に移るようにしてある。 That is, as shown in FIG. 8, when the power is turned on, F1 jumps to the vector address, and this vector address is stored in mask ROM4 ($FFFE~
Within $FFFF). Then, press F2 to jump to the address $C000 according to the vector address contents, and press F3
The check program is executed, and then the control program for F4 is executed.

チエツクプログラムについて、第９図のフロー
チヤートによつて説明する。 The check program will be explained using the flowchart shown in FIG.

電源投入後、S1でEP−ROM５内の４個のデー
タ群の番号を表す変数ＮをRAM３から読出す。
この変数Ｎは後述するS6において書込まれるも
ので、前回正常と判定されて使用したデータ群の
番号を表す。尚、RAM３に対しては、第２図に
示すように電源を直接（電源スイツチ８を介する
ことなく）供給し、電源スイツチ８を切つても、
記憶内容が保持されるようにしてある。 After the power is turned on, a variable N representing the numbers of four data groups in the EP-ROM 5 is read out from the RAM 3 in S1.
This variable N is written in S6, which will be described later, and represents the number of the data group that was previously determined to be normal and was used. Note that power is supplied directly to the RAM 3 (without going through the power switch 8) as shown in FIG. 2, and even if the power switch 8 is turned off,
The memory contents are retained.

読出されたＮが１であつたとすると、S2での
Ｎが１であるか否かの判定により、S3へ進み、
X₁₁X₁₀＝00にセツトした後、S4でPE−ROMデ
ータチエツクを行う。 If the read N is 1, it is determined in S2 whether N is 1, and the process advances to S3.
After setting X ₁₁ X ₁₀ = 00, PE-ROM data check is performed in S4.

このEP−ROMデータチエツクでは、CPU１
より＄8000〜＄83FFのアドレスを順次指定して
対応するアドレスのデータを取出し、その内容を
チエツクする。 In this EP-ROM data check, CPU1
The addresses from $8000 to $83FF are sequentially specified, data at the corresponding addresses is retrieved, and the contents are checked.

この再、X₁₁X₁₀＝00にセツトされている場合
は、EP−ROM５のチツプ内アドレスで＄000〜
＄3FFのデータ、すなわち第１データ群の各デー
タが取出される。 This _time , if X ₁₁
Data of $3FF, that is, each data of the first data group is extracted.

データのチエツクは、特開昭55−128641号公報
に記載されているように、種々の方法が考えられ
るが、例えば、EP−ROM５内の各データ群の中
に、それらのデータの加算値（加算値の下位８ビ
ツトでよい）を予め用意しておき、順次アドレス
を指定して取出したデータを加算して、その結果
を予め記憶させてある加算値と比較することによ
り行う。そして、それらが一致する場合はデータ
が変更されていないものと判断し、一致しない場
合は、データの少なくとも一部が変更されてしま
つたものと判断する。 Various methods can be used to check the data, as described in Japanese Patent Application Laid-Open No. 128641/1982. For example, in each data group in the EP-ROM 5, the sum value ( This is done by preparing in advance the lower 8 bits of the addition value, adding the data taken out by sequentially specifying addresses, and comparing the result with the addition value stored in advance. If they match, it is determined that the data has not been changed; if they do not match, it is determined that at least part of the data has been changed.

第１データ群のチエツクの結果がOKであれ
ば、S5から制御プログラムへ移行する。この場
合、X₁₁X₁₀＝00の状態に保持されるから、制御
プログラムの実行時には第１データ群のデータが
使用される。 If the result of checking the first data group is OK, the process moves from S5 to the control program. In this case, since the state of X ₁₁ X ₁₀ =00 is maintained, the data of the first data group is used when the control program is executed.

第１データ群のチエツクの結果がNGであれ
ば、S5からS6へ進んで、Ｎを１アツプ、すなわ
ちＮ＝２とし、これをRAM３に書込んで、S1へ
戻る。このときは、S1、S2を経て、S7からS8へ
進み、X₁₁X₁₀＝01にセツトし、S4でEP−ROM
データチエツクを行う。 If the result of checking the first data group is NG, the process advances from S5 to S6, increases N by 1, that is, sets N=2, writes this to the RAM 3, and returns to S1. In this case, go through S1 and S2, go _from S7 to S8, set X ₁₁
Perform a data check.

この際は、CPU１より＄8000〜＄83FFのアド
レスを順次指定すると、X₁₁X₁₀＝01であるので、
EP−ROM５のチツプ内アドレスで＄400〜
＄7FFのデータ、すなわち第２データ群の各デー
タが取出され、チエツクされる。 In this case, if you specify addresses from $8000 to $83FF sequentially from CPU1, X ₁₁ X ₁₀ = 01, so
EP-ROM5 chip address starts from $400
The data of $7FF, that is, each data of the second data group is taken out and checked.

第２データ群のチエツクの結果がOKであれ
ば、S5から制御プログラムへ移行する。この場
合、X₁₁X₁₀＝01の状態に保持されるから、制御
プログラムの実行時には第２データ群のデータが
使用される。 If the result of checking the second data group is OK, the process moves to the control program from S5. In this case, since the state of X ₁₁ X ₁₀ =01 is maintained, the data of the second data group is used when the control program is executed.

第２データ群のチエツクの結果がNGであれ
ば、S5からS6へ進んでＮを１アツプ、すなわち
Ｎ＝３とし、これをRAM３に書込んで、S1へ戻
る。このときは、S1、S2、S7を経て、S9から
S10へ進み、X₁₁X₁₀＝10にセツトし、S4でEP−
ROMデータチエツクを行う。 If the result of checking the second data group is NG, the process proceeds from S5 to S6, increments N by 1, that is, sets N=3, writes this to RAM3, and returns to S1. At this time, go through S1, S2, S7, and then from S9.
Proceed to S10, set X ₁₁ X ₁₀ = 10, and set EP- in S4.
Performs ROM data check.

この際は、CPU１より＄8000〜＄83FFのアド
レスを順次指定すると、X₁₁X₁₀＝10であるので、
EP−ROM５のチツプ内アドレスで＄800〜
＄BFFのデータ、すなわち第３データ群の各デ
ータが取出され、チエツクされる。 In this case, if you sequentially specify addresses from $8000 to $83FF from CPU1, X ₁₁ X ₁₀ = 10, so
Starting at $800 for EP-ROM5 chip address
The data of $BFF, that is, each data of the third data group is taken out and checked.

第３データ群のチエツクの結果がOKであれ
ば、S5から制御プログラムへ移行する。この場
合、X₁₁X₁₀＝10の状態に保持されるから、制御
プログラムの実行時には第３データ群のデータが
使用される。 If the result of checking the third data group is OK, the process moves to the control program from S5. In this case, since the state of X ₁₁ X ₁₀ =10 is maintained, the data of the third data group is used when the control program is executed.

第３データ群のチエツクの結果がNGであれ
ば、S5からS6へ進んでＮを１アツプ、すなわち
Ｎ＝４とし、これをRAM３に書込んで、S1へ戻
る。このときは、S1、S2、S7、S9を経て、S11
からS12へ進み、X₁₁X₁₀＝11にセツトし、S4で
EP−ROMデータチエツクを行う。 If the result of checking the third data group is NG, the process proceeds from S5 to S6, increments N by 1, that is, sets N=4, writes this to RAM3, and returns to S1. At this time, go through S1, S2, S7, S9, and then S11.
Go to S12, set X ₁₁ X ₁₀ = 11, and go to S4.
Performs EP-ROM data check.

この際は、CPU１より＄8000〜＄83FFのアド
レスを順次指定すると、X₁₁X₁₀＝11であるので、
EP−ROM５のチツプ内アドレスで＄C00〜
＄FFFのデータ、すなわち第４データ群の各デ
ータが取出され、チエツクされる。 In this case, if you specify addresses from $8000 to $83FF sequentially from CPU1, X ₁₁ X ₁₀ = 11, so
From $C00 at the address in the chip of EP-ROM5
The data of $FFF, that is, each data of the fourth data group is taken out and checked.

第４データ群のチエツクの結果がOKであれ
ば、S5から制御プログラムへ移行する。この場
合、X₁₁X₁₀＝11の状態に保持されるから、制御
プログラムの実行時には第４データ群のデータが
使用される。 If the result of checking the fourth data group is OK, the process moves to the control program from S5. In this case, since the state of X ₁₁ X ₁₀ =11 is maintained, the data of the fourth data group is used when the control program is executed.

このようにすることで、異常データ群を含む群
があつても、正常なデータ群を探して、常に正常
な制御ができる。また、データを取出す場合、制
御プログラム中のアドレスを変更することなく、
同一アドレスで、正常なデータを取出すことが可
能である。 By doing this, even if there is a group that includes an abnormal data group, a normal data group can be searched for and normal control can always be performed. Also, when retrieving data, the address in the control program can be retrieved without changing the address in the control program.
It is possible to retrieve normal data using the same address.

第４データ群のチエツクの結果がNGであれ
ば、S5からS6へ進んでＮを１アツプ、すなわち
Ｎ＝５とし、これをRAM３に書込んで、S1へ戻
る。このときは、S1、S2、S7、S9、S11を経て、
S13へ進み、表示を行つた後、停止する。すなわ
ち、第１〜第４データ群のいずれもが異常の場合
は制御プログラムへ移行することなく停止する
が、停止原因をドライバや修理工場の人に知らし
めるため、例えば発光ダイオード等を点灯させ
て、それを表示する。 If the result of checking the fourth data group is NG, the process proceeds from S5 to S6, increments N by 1, that is, sets N=5, writes this to the RAM 3, and returns to S1. At this time, through S1, S2, S7, S9, S11,
Proceed to S13, display, and then stop. In other words, if any of the first to fourth data groups are abnormal, the system will stop without moving to the control program, but in order to notify the driver or repair shop personnel of the cause of the stop, for example, a light emitting diode, etc. will be turned on. , display it.

一方、前回の電源投入時のチエツクの際、第１
データ群がNGで、次の第２データ群を切換使用
していたとすると、RAM３には、Ｎ＝２が記憶
保持されているから、電源を投入すると、S1で
Ｎ＝２が読出され、S2を経て、S7からS8に進み、
X₁₁X₁₀＝01にセツトして、S4で第２データ群に
ついてEP−ROMデータチエツクを行う。このよ
うに前回のチエツクによりNGのものは、再始動
時にチエツクせず、前回OKで切換使用していた
ものからチエツクを開始するようにしたので、
EP−ROMデータチエツクの時間を短縮でき、制
御プログラムに入るのが早くなることで、始動性
の向上につながる。 On the other hand, when the power was turned on last time, the first
If the data group is NG and the next second data group is being used, N=2 is stored in RAM3, so when the power is turned on, N=2 is read out in S1 and S2 After that, proceed from S7 to S8,
X ₁₁ X ₁₀ =01 is set, and an EP-ROM data check is performed for the second data group in S4. In this way, the items that were NG due to the previous check are not checked when restarting, and the check starts from the items that were switched and used last time as OK.
The EP-ROM data check time can be shortened and the control program can be started quickly, leading to improved startability.

尚、この実施例は、EP−ROM内のデータ（プ
ログラムを除く）のバツクアツプを行う場合につ
いてのみ示しているが、本発明はEP−ROM以外
のプログラマブルROMに対しても適用でき、ま
た制御プログラムのバツクアツプについても適用
できる。 Although this embodiment shows only the case of backing up data (excluding programs) in EP-ROM, the present invention can also be applied to programmable ROMs other than EP-ROM, and the control program This can also be applied to backups.

＜発明の効果＞ 以上説明したように本発明によれば、プログラ
マブルROM内に同一内容の制御プログラム又は
データ群を複数個設けて、１つの群毎にその内容
をチエツクし、異常データを含む群がある場合は
正常な群を使用するよう切換えるようにしたた
め、常に正常な制御プログラム又はデータ群を使
用して制御でき、車載機器の制御の信頼性が一段
と向上し、重大故障や事故を未然に防ぐことがで
きる。また、チエツクと切換えとを行うチエツク
プログラムと、電源投入時にチエツクプログラム
を実行させるためのベクタアドレスとをマスク
ROMに記憶させるようにしたため、これらにつ
いては安全が保証され、チエツクプログラムやベ
クタアドレスの破損によつて、チエツクプログラ
ムや制御プログラムが実行不能となることはなく
なる。<Effects of the Invention> As explained above, according to the present invention, a plurality of control programs or data groups with the same content are provided in the programmable ROM, and the content is checked for each group, and the group containing abnormal data is checked. If there is a problem, the system switches to use the normal group, so the control program or data group can always be used for control, further improving the reliability of in-vehicle equipment control and preventing serious malfunctions and accidents. It can be prevented. Also, the check program that performs checking and switching, and the vector address for executing the check program when the power is turned on are masked.
Since they are stored in ROM, their safety is guaranteed, and the check program and control program will not become unexecutable due to corruption of the check program or vector address.

【図面の簡単な説明】[Brief explanation of drawings]

第１図は本発明の構成を示すブロツク図、第２
図〜第９図は本発明の一実施例を示し、第２図は
システムブロツク図、第３図はシステムアドレス
マツプ図、第４図はEP−ROMチツプ内アドレス
マツプ図、第５図はアドレスビツトマツプ図、第
６図はEP−ROMの配線図、第７図はフローチヤ
ート、第８図はマスクROMのアドレスマツプ
図、第９図はチエツクプログラムのフローチヤー
トである。 １……CPU、３……RAM、４……マスク
ROM、５……EP−ROM、６……Ｉ／Ｏ、７…
…アドレスデコーダ。 Figure 1 is a block diagram showing the configuration of the present invention, Figure 2 is a block diagram showing the configuration of the present invention.
9 to 9 show an embodiment of the present invention, FIG. 2 is a system block diagram, FIG. 3 is a system address map diagram, FIG. 4 is an address map diagram in the EP-ROM chip, and FIG. 5 is an address map diagram. 6 is a wiring diagram of the EP-ROM, FIG. 7 is a flowchart, FIG. 8 is an address map of the mask ROM, and FIG. 9 is a flowchart of the check program. 1...CPU, 3...RAM, 4...Mask
ROM, 5...EP-ROM, 6...I/O, 7...
...address decoder.

Claims (1)

【特許請求の範囲】[Claims] １ マイクロコンピユータを用いて車載機器を制
御する自動車用制御装置において、制御プログラ
ム又はデータ記憶用のプログラマブルROMに、
同一内容の制御プログラム又はデータ群を複数個
記憶させる一方、制御プログラムの実行に先立つ
て、前記プログラマブルROM内の制御プログラ
ム又はデータ群をチエツクする手段と、チエツク
により正常と判定された制御プログラム又はデー
タ群を使用する状態に切換える手段とを設け、か
つ、これらの手段を実現するチエツクプログラム
と、電源投入時にチエツクプログラムを実行させ
るためのベクタアドレスとを、マスクROMに記
憶させたことを特徴とする自動車用制御装置。1. In an automobile control device that controls in-vehicle equipment using a microcomputer, a programmable ROM for storing control programs or data,
A means for storing a plurality of control programs or data groups with the same content, and checking the control programs or data groups in the programmable ROM prior to execution of the control programs; and a control program or data determined to be normal by the check. A check program for implementing these means and a vector address for executing the check program when the power is turned on are stored in a mask ROM. Automotive control device.