JPH05151186A - Fault tolerant system - Google Patents
Fault tolerant systemInfo
- Publication number
- JPH05151186A JPH05151186A JP3310323A JP31032391A JPH05151186A JP H05151186 A JPH05151186 A JP H05151186A JP 3310323 A JP3310323 A JP 3310323A JP 31032391 A JP31032391 A JP 31032391A JP H05151186 A JPH05151186 A JP H05151186A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- input
- module
- output
- communication channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Multi Processors (AREA)
- Safety Devices In Control Systems (AREA)
- Hardware Redundancy (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】この発明は、連続制御など重要な
プロセス制御に用いられるフォルトトレラント方式に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a fault tolerant system used for important process control such as continuous control.
【０００２】[0002]
【従来の技術】故障の発生によってシステムの性能が低
下することはあっても、全面的なシステムの停止に至る
ことがなく、外部からみるかぎり、予め定められた全部
または一部の機能を正しく遂行できるように設計された
システム方式をフォルトトレラント方式といい、近時、
システムの高度化、複雑化が進むにつれ、経済的で高信
頼度のプロセス制御システムを構成する上で、ますます
その重要性が高まっている。2. Description of the Related Art Even if a system performance is deteriorated by the occurrence of a failure, it does not result in a complete system shutdown. A system method designed to be carried out is called a fault tolerant method.
As the system becomes more sophisticated and complex, its importance becomes more and more important in constructing an economical and highly reliable process control system.
【０００３】フォルトトレラント方式の基本技術として
は、システムを構成する際に、システムが規定の機能を
達成するために必要な構成要素または手段を余分に付加
しておき、一部が故障してもシステム全体としては故障
とならないように配慮した、いわゆる冗長系システム構
成が知られている。このような従来の冗長系システムと
しては、図６（ａ）に示すように、重要なプロセッサ部
１、１、つまりＣＰＵ部と情報記憶部とを完全にデュア
ルに備え、ある周期毎にタイミングあるいは情報の写像
などを介して同期を取る方式や、図６（ｂ）に示すよう
に、ｎ台のプロセッサ２の中の１台が異常を生じたとき
の補完用として、バックアップ用の専用プロセッサ部３
を用意しておく方式などが提案されている。As a basic technique of the fault tolerant system, when a system is constructed, additional components or means necessary for the system to achieve a prescribed function are added, and even if a part fails. A so-called redundant system configuration is known in which consideration is given to prevent a failure in the entire system. As such a conventional redundant system, as shown in FIG. 6 (a), the important processor units 1 and 1, that is, the CPU unit and the information storage unit are completely dually provided, and the timing or A method for synchronizing via information mapping or the like, or as shown in FIG. 6B, a dedicated processor unit for backup as a supplement when one of the n processors 2 has an abnormality Three
A method of preparing a file has been proposed.
【０００４】[0004]
【発明が解決しようとする課題】従来の課題 前記従来の方式の中、デュアル構成のシステムの場合、
プロセッサ１毎にハードウエアを二重に備えなければな
らないので、相当のコストアップとなり、また、ｎ台の
プロセッサ２に１台だけのバックアップ用専用プロセッ
サ３を備えた方式では、同時に２台以上のプロセッサ２
が異常になったときの補完ができないという問題点があ
り、何れの方式にしてもコスト面、または信頼度確保の
面で難点があった。従って、上記問題点を解消しなけれ
ばならないという課題がある。[SUMMARY OF THE INVENTION] Among the conventional problems the conventional method, when a system of a dual structure,
Since each processor 1 must be provided with double hardware, the cost is considerably increased, and in the system in which only one backup dedicated processor 3 is provided for n processors 2, two or more processors are simultaneously provided. Processor 2
However, there is a problem in that it cannot be supplemented when there is an abnormality, and whichever method is used, there is a problem in terms of cost or ensuring reliability. Therefore, there is a problem that the above problems must be solved.
【０００５】発明の目的 この発明は、上記課題を解決するためになされたもの
で、プロセッサ毎にハードウエアを二重に備える必要が
なく、また、同時に２台以上のプロセッサ２が異常にな
ったときの補完が容易にできて、コストおよび信頼度の
両面で優れた性能を発揮し得るフォルトトレラント方式
を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and it is not necessary to provide dual hardware for each processor, and two or more processors 2 become abnormal at the same time. It is an object of the present invention to provide a fault tolerant method that can easily complement the time and can exhibit excellent performance in terms of cost and reliability.
【０００６】[0006]
【課題を解決するための手段】この発明によるフォルト
トレラント方式は、プログラム領域とデータ領域とモジ
ュール実行権フラグとを有する少なくとも１個のモジュ
ールを保持する複数のプロセッサと、入出力情報授受機
能を有する入出力部と、前記プロセッサの状態を監視管
理する監視管理用ステーションと、前記入出力部とプロ
セッサとを接続する第１の通信チャネルと、前記監視管
理用ステーションとプロセッサとを接続する第２の通信
チャネルとを備えている。そして、前記モジュールのデ
ータ領域に入出力情報を写像するようにし、任意のプロ
セッサに異常が発生した場合にその入出力情報授受のト
ークン権を他の正常なプロセッサに移すと共に、プログ
ラムやデータをモジュール単位で前記正常なプロセッサ
に移すように構成されている。A fault-tolerant system according to the present invention has a plurality of processors holding at least one module having a program area, a data area and a module execution right flag, and an input / output information transfer function. An input / output unit, a monitoring management station that monitors and manages the state of the processor, a first communication channel that connects the input / output unit and the processor, and a second communication channel that connects the monitoring management station and the processor. And a communication channel. Then, the input / output information is mapped to the data area of the module, and when an abnormality occurs in an arbitrary processor, the token right for exchanging the input / output information is transferred to another normal processor, and the program and data are transferred to the module. It is configured to transfer to the normal processor in units.
【０００７】また、前記複数のプロセッサの各々が、前
記モジュールのデータ領域に入出力される入出力情報を
全プロセッサの第１の通信チャネルの入出力ポートとし
て備えられた写像情報格納バッファに格納し、この写像
情報格納バッファをベースにしてモジュール単位でプロ
グラムを実行し、かつ、その結果を同じ写像情報格納バ
ッファに書き出し、全てのプロセッサの各写像情報格納
バッファに常に等価な写像情報が保持されるようにし、
任意のプロセッサに重故障または局部的異常などの異常
が発生した場合に、そのプロセッサに与えられた入出力
情報授受のトークン権を他の正常なプロセッサに移すと
共に、プログラムやデータをモジュール単位で前記正常
なプロセッサに移し、実行を継続するように構成されて
いる。Further, each of the plurality of processors stores the input / output information input / output to / from the data area of the module in a mapping information storage buffer provided as an input / output port of the first communication channel of all the processors. , The program is executed in module units based on this mapping information storage buffer, and the result is written to the same mapping information storage buffer, and equivalent mapping information is always held in each mapping information storage buffer of all processors. And then
When a serious failure or local abnormality occurs in any processor, the token right of input / output information exchange given to that processor is transferred to another normal processor, and the program and data are written in module units as described above. It is configured to move to a healthy processor and continue execution.
【０００８】[0008]
【作用】この発明に係るフォルトトレラント方式は、前
記モジュールのデータ領域に入出力情報を写像するよう
にし、任意のプロセッサに重故障または局部的異常など
の異常が発生した場合に、その入出力情報授受のトーク
ン権を他の正常なプロセッサに移すと共に、プログラム
やデータをモジュール単位で前記正常なプロセッサに移
す。According to the fault tolerant method of the present invention, the input / output information is mapped to the data area of the module, and when an abnormality such as a serious failure or a local abnormality occurs in any processor, the input / output information is The token right of the transfer is transferred to another normal processor, and the programs and data are transferred to the normal processor in module units.
【０００９】通常、入出力情報授受機能を持たせた第１
の通信チャネルを介して入出力される入出力情報は、第
１の通信チャネルの入出力ポートとして全プロセッサに
備えられた写像情報格納バッファに写像、格納され、こ
の写像情報格納バッファに写像、格納された入出力写像
情報をベースにしてモジュール単位でプログラムを実行
し、かつ、その結果を同じ写像情報格納バッファに書き
出す。したがって、全てのプロセッサの各写像情報格納
バッファには常に等価な入出力写像情報が保持されてお
り、任意のプロセッサに異常が発生した場合に入出力情
報授受のトークン権を他の正常なプロセッサに移すと共
に、プログラムやデータをモジュール単位で前記正常な
プロセッサに移し、実行を継続するので、異常時のバッ
クアップ切り換えにおけるバンプを小さく抑えることが
できる。Normally, the first type having an input / output information transfer function
Input / output information input / output via the communication channel of the first communication channel is mapped and stored in a mapping information storage buffer provided in all processors as an input / output port of the first communication channel. The program is executed in module units based on the input / output mapping information thus obtained, and the result is written in the same mapping information storage buffer. Therefore, the equivalent input / output mapping information is always stored in the mapping information storage buffers of all the processors, and when an abnormality occurs in any processor, the token right of input / output information transfer is given to other normal processors. At the same time as the transfer, the programs and data are transferred to the normal processor in module units and execution is continued, so that bumps in backup switching at the time of an abnormality can be suppressed to a small level.
【００１０】[0010]
【実施例】実施例１ 以下、この発明の一実施例を図に基づいて説明する。図
１は、この発明によるフォルトトレラント方式の一実施
例のブロック図である。図１において、１１、１２、１
３は、各々独立してプログラム実行するプロセッサ（Ｐ
ｒ１、Ｐｒ２、Ｐｒ３）であり、各プロセッサ１１、１
２、１３は、それぞれ、少なくとも１個、通常複数のモ
ジュールを保持し、それらのモジュールを実行する。１
４は、そのモジュールで実行されるべき入出力操作を実
行する入出力部を示し、入力部分がプロセッサ１１、１
２、１３からアクセスされ、その処理結果がプロセッサ
１１、１２、１３を介して出力部分に書き込まれる。こ
の時の情報の授受は、常に、第１の通信チャネルとして
のＡチャネル１５を介して行われる。また、プロセッサ
１１、１２、１３の状態を常時監視管理する監視管理用
ステーション１６が第２の通信チャネルとしてのＢチャ
ネル１７を介して各プロセッサ１１、１２、１３に接続
され、各プロセッサ１１、１２、１３の実行状態、異常
状態の情報をＢチャネル１７を介して監視管理用ステー
ション１６に収集するようになっている。この状態の詳
細情報、例えば各モジュールの実行時間、モジュール内
の分岐フローの軌跡、監視に必要な各種レジスタの内容
等は、各プロセッサ１１、１２、１３に備えられている
監視用バッファに、監視管理用ステーション１６が必要
とする情報収集可能な周期を考慮して定められた期間保
持される。また、監視管理用ステーション１６は、各プ
ロセッサ１１、１２、１３で実行するべきモジュールの
プログラムおよびモジュールで収集することが必要なデ
ータ部の入出力割付物理アドレス等の管理情報を保持
し、必要に応じて改定、修正、追加の機能を果たすメン
テナンスサービスも受け持つ。Embodiment 1 An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram of an embodiment of a fault tolerant system according to the present invention. In FIG. 1, 11, 12, 1
3 is a processor (P
r1, Pr2, Pr3), and each processor 11, 1
2 and 13 each hold at least one and usually a plurality of modules, and execute those modules. 1
Reference numeral 4 denotes an input / output unit that executes an input / output operation to be executed by the module, and the input unit has processors 11,
2 and 13 are accessed, and the processing result is written in the output portion via the processors 11, 12, and 13. The transmission / reception of information at this time is always performed via the A channel 15 as the first communication channel. A monitoring management station 16 that constantly monitors and manages the states of the processors 11, 12, and 13 is connected to each of the processors 11, 12, and 13 via a B channel 17 as a second communication channel. , 13 about the execution status and the abnormal status are collected in the monitoring management station 16 via the B channel 17. Detailed information on this state, such as the execution time of each module, the locus of the branch flow in the module, the contents of various registers necessary for monitoring, etc., are monitored in the monitoring buffers provided in each processor 11, 12, 13. It is held for a period determined in consideration of the information collection cycle required by the management station 16. Further, the monitoring management station 16 holds management information such as the input / output assigned physical address of the data section that is required to be collected by the program of the module to be executed by each processor 11, 12, 13 and the module, and is required. We also undertake maintenance services that perform revisions, corrections, and additional functions accordingly.
【００１１】図２は、この発明によるフォルトトレラン
ト方式の一実施例のプロセッサ部のハードウエア構成を
示す説明図である。２１はプロセッサとしてのＣＰＵ部
であり、このＣＰＵ部２１には、Ａチャネル１５専用の
入出力ポート２２、通信リンク制御部２３、物理的通信
部２４、およびケーブル２５から成り入出力部１４との
入出力情報写像機能を果たす部分と、Ｂチャネル１７専
用のメッセージポート２６、通信リンク制御部２７、物
理的通信部２８、およびケーブル２９から成り、各プロ
セッサ１１、１２、１３相互間および監視管理用ステー
ション１６との対局通信機能を果たす部分とが、負荷と
して接続されている。FIG. 2 is an explanatory diagram showing the hardware configuration of the processor section of an embodiment of the fault tolerant system according to the present invention. Reference numeral 21 denotes a CPU unit as a processor. The CPU unit 21 includes an input / output port 22 dedicated to the A channel 15, a communication link control unit 23, a physical communication unit 24, and a cable 25, and is connected to the input / output unit 14. It is composed of a part that performs an input / output information mapping function, a message port 26 dedicated to the B channel 17, a communication link control part 27, a physical communication part 28, and a cable 29. The station 16 and the portion that performs the game communication function are connected as a load.
【００１２】図３は、この発明によるフォルトトレラン
ト方式の一実施例の通信チャネルのフレーム構造を示す
説明図である。この場合の通信は、実時間で確実に情報
交換を行うことができるトークンパス方式をベースにし
ており、各チャネルのうち、Ａチャネル１５では入出力
部１４の共通情報写像交換用として、また、Ｂチャネル
１７では対局情報交換用として、各々独立してトークン
が生成、運用される。図において、３１〜３７はＡチャ
ネル１５の各フレームであり、それぞれ、ヘッダ部３
１、トークンナンバ３２、他局のステータスを読み取
り、自局のステータスを書き込むことにより各局の異常
状態を告知するステータス部３３、自局での処理結果を
入出力共通情報写像部の何番目から書き込みするかを指
定するフレーム部分３４、データ量を提示するフレーム
部分３５などから構成され、自局での処理結果を入出力
共通情報写像部の何番目から書き込みするかをフレーム
部分３４に指定し、データ量を提示するフレーム部分３
５にデータ量を提示し、さらにその書き込み情報をフレ
ーム部分３６に流し、最後に３１から３６までの各フレ
ーム部分のデータチェックコードをフレーム部分３７に
付加し、トークン権をもつ局のフレームを終了とする。
各局にはバス型のトポロジであるブロードキャスト方式
により情報が伝達され、トークン局から提示された情報
に基づき自局の入出力ポート２２が改訂される。FIG. 3 is an explanatory diagram showing a frame structure of a communication channel of an embodiment of the fault tolerant system according to the present invention. The communication in this case is based on the token path system that can reliably exchange information in real time. Among the channels, the A channel 15 is used for the common information mapping exchange of the input / output unit 14, and In the B channel 17, tokens are independently generated and operated for exchange of game information. In the figure, 31 to 37 are frames of the A channel 15, and the header part 3
1. Token number 32, status section 33 that reads the status of other stations and writes the status of its own station to notify the abnormal state of each station, and writes the processing result of its own station from the number of the input / output common information mapping section It is configured by a frame portion 34 that specifies whether to perform, a frame portion 35 that presents the data amount, and the like, and specifies in the frame portion 34 from which number of the input / output common information mapping unit the processing result at the own station is to be written, Frame part 3 that presents the amount of data
5, the data amount is presented, the write information is sent to the frame portion 36, and finally the data check code of each frame portion from 31 to 36 is added to the frame portion 37, and the frame of the station having the token right is terminated. And
Information is transmitted to each station by a broadcast method, which is a bus-type topology, and the input / output port 22 of the own station is revised based on the information presented by the token station.
【００１３】４１〜４７は、Ｂチャネル１７の各フレー
ムを示していて、ヘッダ部４１、トークン局ナンバ（Ｓ
Ａ）４２ａ、宛先局ナンバ（ＤＡ）４２ｂ、他局のステ
ータスを読み取り、自局のステータスを書き込んで各局
の異常状態を告知するステータス部４３、宛先局のメッ
セージの順位指示部４４、その順位におけるメッセージ
送信量指示部４５などから構成され、さらに送信情報を
フレーム部分４６に流し、各フレーム部分４１〜４６ま
でのデータチェックコードをフレーム部分４７に付加し
てトークン権を持つ局のフレームを終了とする。Reference numerals 41 to 47 denote frames of the B channel 17, which include a header portion 41 and a token station number (S).
A) 42a, destination station number (DA) 42b, status section 43 that reads the status of another station and writes the status of its own station to notify the abnormal state of each station, destination station message order instruction section 44, in that order It is composed of a message transmission amount instruction unit 45 and the like, further sends transmission information to the frame portion 46, adds the data check code of each frame portion 41 to 46 to the frame portion 47, and terminates the frame of the station having the token right. To do.
【００１４】Ｂチャネル１７では、伝達型はブロードキ
ャストでありながら、トークン局から指定された宛先局
からの情報のみが、ケーブル２９→物理的通信部２８→
通信リンク制御部２７→メッセージポート２６のルート
を介してメッセージポート２６に受信データとして保持
される。ケーブル２９〜メッセージポート２６間のルー
トで受信情報の異常を検出した時には再送要求を、ま
た、メッセージポート２６がデータを正常受信したとき
には受信完了のメッセージを、それぞれ、自局のトーク
ンを使って送信元に返答する。In the B channel 17, although the transmission type is broadcast, only the information from the destination station designated by the token station is transmitted from the cable 29 to the physical communication unit 28 →
It is held as received data in the message port 26 via the route of the communication link control unit 27 to the message port 26. Sends a resend request when an error is detected in the received information on the route between the cable 29 and the message port 26, and a reception completion message when the message port 26 receives data normally, using the token of its own station. Reply to the original.
【００１５】図４はモジュール５０の構造を示してお
り、５１はプログラム領域、５２はデータ領域、５３は
モジュール実行権フラグである。実行すべきオブジェク
トコマンドコードがプログラム領域５１に、また、入出
力割付物理アドレスとその内容、つまり入出力部１４か
ら吸い上げた入力の写像、および入出力部１４に書き込
まれるべきモジュールの実行結果の写像がデータ領域５
２に保持される。このようなプロセッサ１１、１２、１
３と入出力部１４との情報の授受は、図１のＡチャネル
１５を介して行われ、各プロセッサ１１、１２、１３
は、自局の入出力ポート２２に入力される入出力部１４
の写像入力を母体にモジュール実行を行い、その実行結
果を同じく自局の入出力ポート２２に書き込み、その出
力写像を入出力部１４の出力部に伝達する。モジュール
実行権フラグ５３は各モジュール毎に存在し、各モジュ
ールがそれぞれのプロセッサで実行され得るものかどう
かを査定し、もし実行され得るものであれば、そのモジ
ュールに必要な入力データの取り込みと、モジュール実
行結果の出力とを、図２の入出力ポート２２〜ケーブル
２５を介してなし、図３のヘッダー部３１〜フレーム部
分３７の通信フレームにおいて授受させる。プロセッサ
１１、１２、１３と入出力部１４との情報の授受は図５
のトークン権６１〜６４の遷移により遂行される。FIG. 4 shows the structure of the module 50. Reference numeral 51 is a program area, 52 is a data area, and 53 is a module execution right flag. The object command code to be executed is in the program area 51, and the input / output assigned physical address and its contents, that is, the mapping of the input picked up from the input / output unit 14 and the mapping of the execution result of the module to be written in the input / output unit 14. Is data area 5
Held at 2. Such processors 11, 12, 1
3 is exchanged with the input / output unit 14 via the A channel 15 shown in FIG.
Is the input / output unit 14 that is input to the input / output port 22 of its own station.
The module execution is performed with the mapping input of the above as a base, the execution result is also written to the input / output port 22 of the own station, and the output mapping is transmitted to the output section of the input / output section 14. The module execution right flag 53 is present for each module and evaluates whether each module can be executed by each processor. Output of the module execution result is performed via the input / output port 22 to the cable 25 of FIG. 2 and is exchanged in the communication frame of the header portion 31 to the frame portion 37 of FIG. Information transfer between the processors 11, 12, and 13 and the input / output unit 14 is shown in FIG.
Of the token rights 61 to 64 are executed.
【００１６】本実施例のシステムは以上の方式で実現さ
れており、万一、図１のプロセッサ１１に処理継続不可
能な重故障が発生した場合、その情報はプロセッサ１１
→Ｂチャネル→監視管理用ステーション１６のルートで
監視管理用ステーション１６に伝達され、監視管理用ス
テーション１６ではプロセッサ１１をシステムから切り
放し、プロセッサ１１のＡチャネル１５の利用を不可に
する。そして、プロセッサ１１の代替を隣のプロセッサ
１２に移すため、プロセッサ１１のプログラムコード
（オブジェクトコマンドコード）および入出力割付物理
アドレスをモジュール単位毎に転送し、正しく転送され
たことを図１の監視管理用ステーション１６→Ｂチャネ
ル１７→プロセッサ１２のルートで確認した後、プロセ
ッサ１２に対し、今までプロセッサ１２が実行していた
モジュールに加えてプロセッサ１１のモジュールをも代
替実行するよう起動をかける。The system of this embodiment is realized by the above-mentioned method. In the unlikely event that a serious failure occurs in the processor 11 of FIG.
→ B channel → Transmitted to the monitoring management station 16 by the route of the monitoring management station 16, the monitoring management station 16 disconnects the processor 11 from the system, and disables the use of the A channel 15 of the processor 11. Then, in order to transfer the substitution of the processor 11 to the adjacent processor 12, the program code (object command code) and the input / output assigned physical address of the processor 11 are transferred for each module unit, and it is confirmed by the monitoring management of FIG. After confirming the route from the station 16 to the B channel 17 to the processor 12, the processor 12 is activated so as to substitute and execute the module of the processor 11 in addition to the module that the processor 12 has been executing.
【００１７】プロセッサ１２には既存のモジュールのほ
かに新たに加わったプロセッサ１１のモジュールが連な
って保持されており、一連のモジュール群としてシリア
ルに実行される。勿論そのときには、図５におけるトー
クン権６１、６２は、共にプロセッサ１２が発行するこ
とになる。また、プロセッサ１１が局部的異常、例えば
ある局部的メモリ領域のみの異常を生じた場合には、異
常に対応するモジュールのみが監視管理用ステーション
１６に認識され、そのモジュールだけの実行権がプロセ
ッサ１２に移行される。これが図４のモジュール実行権
フラグ５３として機能するものである。In addition to the existing modules, the modules of the newly added processor 11 are held in series in the processor 12, and are serially executed as a series of module groups. Of course, at that time, the token rights 61 and 62 in FIG. 5 are both issued by the processor 12. Further, when the processor 11 has a local abnormality, for example, an abnormality of only a certain local memory area, only the module corresponding to the abnormality is recognized by the monitoring management station 16, and the execution right of only that module is given to the processor 12. Will be moved to. This functions as the module execution right flag 53 of FIG.
【００１８】以上説明したとおり、この実施例によるフ
ォルトトレラント方式は、プロセッサ部１１、１２、１
３と入出力部１４との間の写像がモジュール単位で行わ
れ、あるモジュールで異常が発生した場合、前サイクル
の写像情報が入出力部１４に保存されており、この写像
情報を隣接するプロセッサに引き継いで利用する構成に
より、連続的な実行を可能にし、バンプを小さく抑える
ことができる。As described above, the fault tolerant method according to this embodiment is based on the processor units 11, 12, 1
3 between the I / O unit 3 and the input / output unit 14 is performed on a module-by-module basis, and when an abnormality occurs in a module, the mapping information of the previous cycle is stored in the I / O unit 14, and the mapping information is stored in the adjacent processor. With the configuration succeeding to the above, it is possible to perform continuous execution and to suppress the bumps to be small.
【００１９】また、各プロセッサ１１、１２、１３にお
いては、出力情報が、実行されたモジュール単位毎に他
の局に送信され、入出力情報の交替がバンプのない最小
モジュール単位で、しかも未実行のモジュール出力情報
が送信されない形で行われるので、入出力情報の交替を
高速リアルタイムに実行できる。In each of the processors 11, 12, and 13, the output information is transmitted to another station for each executed module unit, and the replacement of the input / output information is performed in the minimum module unit without bumps and is not yet executed. Since the module output information of is input without being transmitted, the input / output information can be replaced at high speed in real time.
【００２０】さらに、二つのチャネルを、入出力情報転
送用のＡチャネルと、監視管理用のＢチャネルとに専用
化したので、各プロセッサの動作が正常か異常かを示す
ステータス情報を高速リアルタイムに監視管理できる。Further, since the two channels are dedicated to the A channel for input / output information transfer and the B channel for monitoring management, status information indicating whether the operation of each processor is normal or abnormal can be performed at high speed in real time. Can monitor and manage.
【００２１】実施例２ 前記実施例の構成では、プロセッサが３個の場合につい
て示したが、プロセッサの数およびモジュールの数は前
記実施例に限定されることなく、２個以上の任意の数に
することができ、この場合も前記実施例と同様の効果を
得ることができる。 Second Embodiment In the configuration of the above-described embodiment, the case where the number of processors is three is shown, but the number of processors and the number of modules are not limited to the above-mentioned embodiment, and any number of two or more may be used. In this case, the same effect as that of the above embodiment can be obtained.
【００２２】[0022]
【発明の効果】以上説明したとおり、この発明によるフ
ォルトトレラント方式は、プロセッサ部と入出力部との
間の写像がモジュール単位で行われ、あるモジュールで
異常が発生した場合、前サイクルの写像情報を隣接する
プロセッサに引き継いで利用する構成により、連続的な
実行を可能にし、バンプを小さく抑えることができる。
そして、プロセッサ毎にハードウエアを二重に備える必
要がなく、また、同時に２台以上のプロセッサ２に異常
が生じたときの補完も容易にできるので、コストおよび
信頼度の両面で優れた性能を発揮し得る。As described above, in the fault tolerant method according to the present invention, the mapping between the processor unit and the input / output unit is performed in module units, and when an abnormality occurs in a module, the mapping information of the previous cycle is generated. With the configuration in which the processor is used by succeeding to the adjacent processor, continuous execution is possible and bumps can be suppressed to be small.
In addition, it is not necessary to provide double hardware for each processor, and since it is easy to supplement when two or more processors 2 have an abnormality at the same time, excellent performance in terms of both cost and reliability is achieved. Can be demonstrated.
【図１】この発明によるフォルトトレラント方式の一実
施例の概略構成を示すブロック図である。FIG. 1 is a block diagram showing a schematic configuration of an embodiment of a fault tolerant system according to the present invention.
【図２】この発明によるフォルトトレラント方式の一実
施例のプロセッサのハードウエア構成を示す説明図であ
る。FIG. 2 is an explanatory diagram showing a hardware configuration of a processor of an embodiment of a fault tolerant system according to the present invention.
【図３】この発明によるフォルトトレラント方式の一実
施例の通信チャネルのフレーム構造を示す説明図であ
る。FIG. 3 is an explanatory diagram showing a frame structure of a communication channel of an embodiment of the fault tolerant system according to the present invention.
【図４】この発明によるフォルトトレラント方式の一実
施例のモジュールの構成を示す説明図である。FIG. 4 is an explanatory diagram showing a configuration of a module of an embodiment of a fault tolerant system according to the present invention.
【図５】この発明によるフォルトトレラント方式の一実
施例の通信チャネルのトークン権の遷移を示す線図であ
る。FIG. 5 is a diagram showing transition of token right of a communication channel in one embodiment of the fault tolerant system according to the present invention.
【図６】（ａ）は、従来の冗長系システムの１例のブロ
ック図、（ｂ）は、同じく他の実例のブロック図であ
る。FIG. 6A is a block diagram of an example of a conventional redundant system, and FIG. 6B is a block diagram of another example of the same.
１１、１２、１３ プロセッサ １４ 入出力部 １５ Ａチャネル（第１の通信チャネル） １６ 監視管理用ステーション １７ Ｂチャネル（第２の通信チャネル） ２１ ＣＰＵ部 ２２ 入出力ポート ２３ 通信リンク制御部 ２４ 物理的通信部 ２５ ケーブル ２６ メッセージポート ２７ 通信リンク制御部 ２８ 物理的通信部 ２９ ケーブル ３１ ヘッダ部 ３２ トークンナンバ ３３ ステータス部 ３４ 自局での処理結果の書き込みを指定するフレーム
部分 ３５ データ量を提示するフレーム部分 ４１ ヘッダ部 ４２ａ トークン局ナンバ ４２ｂ 宛先局ナンバ ４３ ステータス部 ４４ 宛先局のメッセージの順位指示部 ４５ メッセージ送信量指示部 ５０ モジュール ５１ プログラム領域 ５２ データ領域 ５３ モジュール実行権フラグ ６１〜６４ トークン権11, 12 and 13 processor 14 input / output unit 15 A channel (first communication channel) 16 monitoring management station 17 B channel (second communication channel) 21 CPU unit 22 input / output port 23 communication link control unit 24 physical Communication part 25 Cable 26 Message port 27 Communication link control part 28 Physical communication part 29 Cable 31 Header part 32 Token number 33 Status part 34 Frame part for specifying writing of processing result in own station 35 Frame part for presenting data amount 41 header part 42a token station number 42b destination station number 43 status part 44 destination station message order indicator 45 message transmission amount indicator 50 module 51 program area 52 data area 53 module execution right flag 61 to 64 to Down right
Claims (2)
ル実行権フラグとを有する少なくとも１個のモジュール
を保持する複数のプロセッサと、入出力情報授受機能を
有する入出力部と、前記プロセッサの状態を監視管理す
る監視管理用ステーションと、前記入出力部とプロセッ
サとを接続する第１の通信チャネルと、前記監視管理用
ステーションとプロセッサとを接続する第２の通信チャ
ネルとを備え、前記モジュールのデータ領域に入出力情
報を写像するようにし、任意のプロセッサに異常が発生
した場合にその入出力情報授受のトークン権を他の正常
なプロセッサに移すと共に、プログラムやデータをモジ
ュール単位で前記正常なプロセッサに移すように構成し
たことを特徴とするフォルトトレラント方式。1. A plurality of processors holding at least one module having a program area, a data area, and a module execution right flag, an input / output unit having an input / output information transfer function, and monitoring and managing the state of the processor. A monitoring management station, a first communication channel connecting the input / output unit and the processor, and a second communication channel connecting the monitoring management station and the processor to the data area of the module. I / O information is mapped, and when an abnormality occurs in an arbitrary processor, the token right of exchanging the I / O information is transferred to another normal processor, and programs and data are transferred to the normal processor in module units. A fault tolerant method characterized by being configured as follows.
ル実行権フラグとを有する少なくとも１個のモジュール
を保持する複数のプロセッサと、入出力情報授受機能を
有する入出力部と、前記プロセッサの状態を監視管理す
る監視管理用ステーションと、前記入出力部とプロセッ
サとを接続する第１の通信チャネルと、前記監視管理用
ステーションとプロセッサとを接続する第２の通信チャ
ネルとを備え、前記複数のプロセッサの各々が、前記モ
ジュールのデータ領域に入出力される入出力情報を全プ
ロセッサの第１の通信チャネルの入出力ポートとして備
えられた写像情報格納バッファに格納し、この写像情報
格納バッファをベースにしてモジュール単位でプログラ
ムを実行し、かつ、その結果を同じ写像情報格納バッフ
ァに書き出し、全てのプロセッサの各写像情報格納バッ
ファに常に等価な写像情報が保持されるようにし、任意
のプロセッサに異常が発生した場合にそのプロセッサに
与えられた入出力情報授受のトークン権を他の正常なプ
ロセッサに移すと共に、プログラムやデータをモジュー
ル単位で前記正常なプロセッサに移し、実行を継続する
ように構成したことを特徴とするフォルトトレラント方
式。2. A plurality of processors holding at least one module having a program area, a data area, and a module execution right flag, an input / output unit having an input / output information transfer function, and monitoring and managing the state of the processor. A monitoring management station, a first communication channel connecting the input / output unit and the processor, and a second communication channel connecting the monitoring management station and the processor. Stores the input / output information input / output to / from the data area of the module in a mapping information storage buffer provided as an input / output port of the first communication channel of all processors, and the module is based on this mapping information storage buffer. Execute the program in units, write the results to the same mapping information storage buffer, and Equivalent mapping information is always held in each mapping information storage buffer of the other processor, and when an abnormality occurs in any processor, the token right of input / output information exchange given to that processor is given to another normal processor. The fault tolerant method is characterized in that the program and the data are transferred to the normal processor in module units and the execution is continued.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3310323A JPH05151186A (en) | 1991-11-26 | 1991-11-26 | Fault tolerant system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3310323A JPH05151186A (en) | 1991-11-26 | 1991-11-26 | Fault tolerant system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05151186A true JPH05151186A (en) | 1993-06-18 |
Family
ID=18003854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3310323A Pending JPH05151186A (en) | 1991-11-26 | 1991-11-26 | Fault tolerant system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05151186A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012177994A (en) * | 2011-02-25 | 2012-09-13 | Mitsubishi Electric Corp | Plant monitoring computer system and plant monitoring computer |
| CN108919636A (en) * | 2018-06-11 | 2018-11-30 | 北京三快在线科技有限公司 | Aircraft and its control method and computer readable storage medium |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5418252A (en) * | 1977-07-12 | 1979-02-10 | Toshiba Corp | Computer composite system |
| JPS59206973A (en) * | 1983-05-11 | 1984-11-22 | Hitachi Ltd | Back-up system of job |
| JPS6230465A (en) * | 1985-07-29 | 1987-02-09 | ミネソタ マイニング アンド マニユフアクチユアリング コンパニ− | Reader for radiation image |
| JPS6252907A (en) * | 1985-08-31 | 1987-03-07 | Sony Corp | Magnetically soft thin film |
| JPS6272052A (en) * | 1985-09-26 | 1987-04-02 | Hitachi Ltd | Processing back-up system in dispersion processing system |
| JPH01314342A (en) * | 1988-06-15 | 1989-12-19 | Toshiba Corp | Backup device for function decentralized microcomputer system |
| JPH02281368A (en) * | 1989-04-24 | 1990-11-19 | Mitsubishi Electric Corp | Trouble detecting mechanism for controller |
-
1991
- 1991-11-26 JP JP3310323A patent/JPH05151186A/en active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5418252A (en) * | 1977-07-12 | 1979-02-10 | Toshiba Corp | Computer composite system |
| JPS59206973A (en) * | 1983-05-11 | 1984-11-22 | Hitachi Ltd | Back-up system of job |
| JPS6230465A (en) * | 1985-07-29 | 1987-02-09 | ミネソタ マイニング アンド マニユフアクチユアリング コンパニ− | Reader for radiation image |
| JPS6252907A (en) * | 1985-08-31 | 1987-03-07 | Sony Corp | Magnetically soft thin film |
| JPS6272052A (en) * | 1985-09-26 | 1987-04-02 | Hitachi Ltd | Processing back-up system in dispersion processing system |
| JPH01314342A (en) * | 1988-06-15 | 1989-12-19 | Toshiba Corp | Backup device for function decentralized microcomputer system |
| JPH02281368A (en) * | 1989-04-24 | 1990-11-19 | Mitsubishi Electric Corp | Trouble detecting mechanism for controller |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012177994A (en) * | 2011-02-25 | 2012-09-13 | Mitsubishi Electric Corp | Plant monitoring computer system and plant monitoring computer |
| CN108919636A (en) * | 2018-06-11 | 2018-11-30 | 北京三快在线科技有限公司 | Aircraft and its control method and computer readable storage medium |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3640187B2 (en) | Fault processing method for multiprocessor system, multiprocessor system and node | |
| US7644254B2 (en) | Routing data packets with hint bit for each six orthogonal directions in three dimensional torus computer system set to avoid nodes in problem list | |
| JP2004213125A (en) | High-availability disk controller and failure processing method therefor, and high-availability disk subsystem | |
| JPH086910A (en) | Cluster type computer system | |
| US6594735B1 (en) | High availability computing system | |
| JPH04364562A (en) | Method of ensuring data stored in primary database and secondary database in process control system | |
| JP3988146B2 (en) | Multi-node system, inter-node crossbar switch, node, switch program and node program | |
| JPH05151186A (en) | Fault tolerant system | |
| JP6134720B2 (en) | Connection method | |
| CN111190345B (en) | Redundant automation system with multiple processor units per hardware unit | |
| US4649534A (en) | Telecomputer package switching system | |
| JP3121487B2 (en) | Communication system connecting processor modules | |
| JP2001007893A (en) | Information processing system and fault processing system used for it | |
| CN112463669B (en) | Storage arbitration management method, system, terminal and storage medium | |
| JP2004013723A (en) | Device and method for fault recovery of information processing system adopted cluster configuration using shared memory | |
| JPH0427239A (en) | Control method for lan connecting device | |
| JP2009104391A (en) | Memory duplex system and information processing apparatus | |
| JPH11134211A (en) | Duplex computer system and its operation method | |
| JPH0281158A (en) | Inter-computer program on-line reallocation system | |
| JPH08123502A (en) | Switching device for stand-by redundant duplex system | |
| JPH0321935B2 (en) | ||
| CN117092902A (en) | Multi-data channel backboard, multi-data channel management method and system | |
| JPS5857843A (en) | Check system for data line exchange | |
| Leung et al. | LABORATORY FOR® Ш-Massachusetts Ш Ш INSTITUTE OF COMPUTER SCIENCE Jg Ш technology | |
| JPH03259347A (en) | Information processing system |