JPH0514448B2 - - Google Patents
Info
- Publication number
- JPH0514448B2 JPH0514448B2 JP58064243A JP6424383A JPH0514448B2 JP H0514448 B2 JPH0514448 B2 JP H0514448B2 JP 58064243 A JP58064243 A JP 58064243A JP 6424383 A JP6424383 A JP 6424383A JP H0514448 B2 JPH0514448 B2 JP H0514448B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- base
- resistor
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 34
- 230000010355 oscillation Effects 0.000 claims description 16
- 238000007599 discharging Methods 0.000 description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
Description
【発明の詳細な説明】
この発明は電圧制御発振器に係り、特に電源電
圧の変動の発振周波数に対する影響を回避したも
のに関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a voltage controlled oscillator, and particularly to one that avoids the influence of power supply voltage fluctuations on the oscillation frequency.
第１図は従来の電圧制御発振器を示している。
この電圧制御発振器には電圧比較器１が設置さ
れ、この電圧比較器１の差動対を構成する一対の
トランジスタ２，４が設置され、このトランジス
タ２，４はエミツタを共通にして差動増幅器を構
成し、各エミツタと基準電位点GNDとの間には
定電流源としてのトランジスタ６が接続され、こ
のトランジスタ６のベースにはバイアス入力端子
８から一定のバイアス電圧が設定され、このバイ
アス電圧によつてトランジスタ２，４の動作電流
が規制されている。トランジスタ２のコレクタと
電源端子１０から電源電圧Vccが与えられる電源
ラインとの間にはベース・コレクタを共通にした
ダイオードとしてのトランジスタ１４が接続さ
れ、一方のトランジスタ４のコレクタは電源ライ
ンに直接接続されている。トランジスタ１４には
出力用トランジスタ１６のベースが共通に接続さ
れ、このトランジスタ１６のエミツタは電源ライ
ンに接続されるとともに、コレクタには出力端子
１８が成形されている。この出力端子１８には位
相同期ループでは分周器が接続され、位相比較器
の制御入力に基づく発振出力が分周器に与えられ
る。 FIG. 1 shows a conventional voltage controlled oscillator.
A voltage comparator 1 is installed in this voltage controlled oscillator, and a pair of transistors 2 and 4 forming a differential pair of this voltage comparator 1 are installed. A transistor 6 as a constant current source is connected between each emitter and the reference potential point GND, and a constant bias voltage is set to the base of this transistor 6 from a bias input terminal 8. The operating currents of transistors 2 and 4 are regulated by. A transistor 14 serving as a diode with a common base and collector is connected between the collector of the transistor 2 and the power line to which the power supply voltage Vcc is applied from the power supply terminal 10, and the collector of the transistor 4 is directly connected to the power line. has been done. The bases of output transistors 16 are commonly connected to the transistors 14, the emitters of the transistors 16 are connected to a power supply line, and the output terminals 18 are formed on the collectors. A frequency divider is connected to this output terminal 18 in a phase-locked loop, and an oscillation output based on a control input of the phase comparator is given to the frequency divider.
また、トランジスタ２，４のベースは、それぞ
れトランジスタ２４，２６のエミツタに接続され
るとともに、トランジスタ２０，２２のコレクタ
に接続され、トランジスタ２０，２２のエミツタ
は共通に電源ラインに接続されるとともに、ベー
スには共通のバイアス入力端子２８から一定のバ
イアス電圧が設定される。各トランジスタ２４，
２６のコレクタは共に直接基準電位点に接続され
ている。 Further, the bases of the transistors 2 and 4 are connected to the emitters of the transistors 24 and 26, respectively, and the collectors of the transistors 20 and 22, and the emitters of the transistors 20 and 22 are commonly connected to the power supply line. A constant bias voltage is set to the base from a common bias input terminal 28. Each transistor 24,
The 26 collectors are both directly connected to a reference potential point.
トランジスタ２４のベース側には、トランジス
タ２のベースに下限比較電圧VL及び上限比較電
圧VHを設定する比較電圧設定回路３が設置され、
そのトランジスタ２４のベースと電源ラインとの
間には、トランジスタ３０がそのエミツタ側に抵
抗３２を介して接続されるとともに、トランジス
タ３４がそのエミツタ側に抵抗３６を介して接続
され、また、トランジスタ２４のベースと基準電
位点との間には抵抗３８が接続され、一定のバイ
アスが設定されるように成つている。また、トラ
ンジスタ３０のベースにはトランジスタ４０のコ
レクタが接続されるとともに、トランジスタ４２
のコレクタが接続され、トランジスタ４０のエミ
ツタは電源ラインに接続され、トランジスタ４２
のエミツタは基準電位点との間に抵抗４４を介し
て接続されている。トランジスタ４０のベースは
トランジスタ１４のベース・コレクタに共通に接
続され、トランジスタ１４，４０はトランジスタ
１６とともにカレントミラー回路を構成してい
る。トランジスタ４２のベースは抵抗４６を介し
て前記バイアス入力端子８から一定のバイアス入
力が与えられるように成つている。また、トラン
ジスタ３４のベースにはトランジスタ４８の第１
のコレクタc1が接続され、このトランジスタ４８
の第２のコレクタc2とベースは共通に接続され、
エミツタは電源ラインに接続されている。このト
ランジスタ４８は共通のベースに第１のコレクタ
c1を形成するとともに、ベースと共通にされた第
２のコレクタc2を形成してカレントミラー回路を
構成している。このトランジスタ４８のベース及
び第２のコレクタc2と基準電位点との間にはトラ
ンジスタ５０が接続され、このトランジスタ５０
のベースには前記バイアス入力端子８から一定の
バイアス入力が与えられるように成つている。 A comparison voltage setting circuit 3 for setting a lower limit comparison voltage V L and an upper limit comparison voltage V H at the base of the transistor 2 is installed on the base side of the transistor 24;
Between the base of the transistor 24 and the power supply line, a transistor 30 is connected to its emitter side via a resistor 32, and a transistor 34 is connected to its emitter side via a resistor 36. A resistor 38 is connected between the base and the reference potential point to set a constant bias. Further, the base of the transistor 30 is connected to the collector of the transistor 40, and the transistor 42 is connected to the base of the transistor 30.
The collector of the transistor 42 is connected, the emitter of the transistor 40 is connected to the power supply line, and the emitter of the transistor 42 is connected to the power supply line.
The emitter is connected to a reference potential point via a resistor 44. The base of transistor 40 is commonly connected to the base and collector of transistor 14, and transistors 14 and 40 together with transistor 16 form a current mirror circuit. The base of the transistor 42 is configured to receive a constant bias input from the bias input terminal 8 via a resistor 46. Further, the base of the transistor 34 is connected to the first terminal of the transistor 48.
The collector of c 1 is connected to this transistor 48
The second collector of c 2 and the base are connected in common,
The emitter is connected to the power line. This transistor 48 has a common base and a first collector.
c 1 and a second collector c 2 shared with the base to form a current mirror circuit. A transistor 50 is connected between the base and second collector c 2 of this transistor 48 and the reference potential point.
A constant bias input is applied to the base from the bias input terminal 8.
また、トランジスタ２６のベースと電源ライン
との間にはトランジスタ５２がエミツタ側に抵抗
５４を介して接続され、また、トランジスタ２６
のベースと基準電位点との間には直列に接続され
た抵抗５６及び可変抵抗５８が接続されていると
ともに、コンデンサ６０が接続されている。トラ
ンジスタ５２のベースはトランジスタ３０と共通
にしてトランジスタ４０のコレクタに接続され、
駆動入力が与えられるように成つている。 Further, a transistor 52 is connected to the emitter side between the base of the transistor 26 and the power supply line via a resistor 54, and the transistor 26
A resistor 56 and a variable resistor 58 are connected in series between the base of the resistor 56 and a reference potential point, and a capacitor 60 is also connected. The base of the transistor 52 is connected to the collector of the transistor 40 in common with the transistor 30,
A driving input is applied thereto.
このような構成によれば、トランジスタ２４の
ベースにはトランジスタ３０が導通状態のとき、
トランジスタ３０，３４及び抵抗３２，３６の並
列回路による抵抗値と、抵抗３８の抵抗値とによ
る電源電圧Vccの分圧により上限比較電圧VHが
設定され、トランジスタ３０が不導通状態にある
とき、トランジスタ３４及び抵抗３６の抵抗値
と、抵抗３８の抵抗値との電源電圧Vccの分圧に
より下限比較電圧VLが設定される。 According to such a configuration, when the transistor 30 is in a conductive state, the base of the transistor 24 has a
When the upper limit comparison voltage V H is set by dividing the power supply voltage Vcc by the resistance value of the parallel circuit of the transistors 30, 34 and the resistors 32, 36, and the resistance value of the resistor 38, and the transistor 30 is in a non-conducting state, The lower limit comparison voltage V L is set by dividing the power supply voltage Vcc by the resistance value of the transistor 34 and the resistor 36 and the resistance value of the resistor 38 .
今、トランジスタ２のベース電位がトランジス
タ４のそれより高いと仮定すると、トランジスタ
２は導通状態となり、トランジスタ１４に発生す
る順方向降下電圧VFによつてトランジスタ１６，
４０に一定の電流が流れ、トランジスタ３０，５
２にベース電流を与える。この結果、トランジス
タ５２は導通状態になり、トランジスタ５２及び
抵抗５４を介してコンデンサ６０に充電電流が流
れる。 Now, assuming that the base potential of transistor 2 is higher than that of transistor 4, transistor 2 becomes conductive, and the forward drop voltage V F generated in transistor 14 causes transistor 16,
A constant current flows through transistors 30 and 5.
Give the base current to 2. As a result, transistor 52 becomes conductive, and a charging current flows to capacitor 60 via transistor 52 and resistor 54.
コンデンサ６０の端子電圧が充電によつて一定
レベルVHに到達すると、この端子電圧はトラン
ジスタ２６のベース・エミツタを介してトランジ
スタ４のベースに与えられるため、トランジスタ
４は導通状態、トランジスタ２は不導通状態に移
行する。この結果、トランジスタ１４からのトラ
ンジスタ４０の駆動入力は解除されてトランジス
タ３０，５２は不導通状態になり、コンデンサ６
０の充電は停止され、放電状態に移行する。即
ち、コンデンサ６０の充電電圧は抵抗５６及び可
変抵抗５８を介して放電される。 When the terminal voltage of capacitor 60 reaches a certain level V H due to charging, this terminal voltage is applied to the base of transistor 4 via the base and emitter of transistor 26, so transistor 4 becomes conductive and transistor 2 becomes non-conducting. Transition to conductive state. As a result, the drive input to transistor 40 from transistor 14 is released, transistors 30 and 52 become non-conductive, and capacitor 6
Charging of 0 is stopped and the state shifts to a discharge state. That is, the charging voltage of the capacitor 60 is discharged through the resistor 56 and the variable resistor 58.
コンデンサ６０の端子電圧が下限比較電圧VL
に低下すると、トランジスタ４が不導通状態、ト
ランジスタ２が導通状態に移行し、トランジスタ
３０，５２が導通し、コンデンサ６０は充電状態
に移行し、トランジスタ２４のベースには上限比
較電圧VHが設定されることになる。 The terminal voltage of capacitor 60 is lower limit comparison voltage V L
When the voltage drops to , transistor 4 becomes non-conductive, transistor 2 becomes conductive, transistors 30 and 52 become conductive, capacitor 60 becomes charged, and the upper limit comparison voltage V H is set at the base of transistor 24. will be done.
このようなコンデンサ６０の充放電と上限及び
下限比較電圧VH、VLのスイツチングにより、発
振動作が行われ、その出力を出力端子１８から取
出すことができる。この場合、発振周波数の制御
は、バイアス入力端子８に与えるバイアス入力に
よつて制御され、また、出力波形の立上り、降下
の時間は可変抵抗５８の値を調整することによつ
て変更できる。 By charging and discharging the capacitor 60 and switching the upper and lower limit comparison voltages V H and V L , an oscillation operation is performed, and its output can be taken out from the output terminal 18. In this case, the oscillation frequency is controlled by the bias input applied to the bias input terminal 8, and the rise and fall times of the output waveform can be changed by adjusting the value of the variable resistor 58.
このように構成される電圧制御発振器では、コ
ンデンサ６０の発振動作において、その充放電の
スレツシヨルドレベルをトランジスタ６，４２の
定電流値で決定しているため、電源電圧Vccの変
動時、トランジスタ６，４２の設定比が各トラン
ジスタの出力コンダクタンスhoe等により変化
し、この変化が発振周波数に影響して変動させる
原因になる。 In the voltage controlled oscillator configured in this way, when the capacitor 60 oscillates, the threshold level for charging and discharging is determined by the constant current values of the transistors 6 and 42. Therefore, when the power supply voltage Vcc fluctuates, the The setting ratio of 6 and 42 changes depending on the output conductance hoe of each transistor, etc., and this change affects the oscillation frequency and causes it to fluctuate.
また、差動増幅器を構成する一対のトランジス
タ２，４の内、一方のトランジスタ２の側に電流
反転回路を構成するトランジスタ１４が挿入さ
れ、他方のトランジスタ４のコレクタは直接電源
ラインに接続されているため、駆動電源が低電圧
時、差動増幅利得が低下し、これが発振周波数の
変動原因に成つている。 Further, among a pair of transistors 2 and 4 that constitute a differential amplifier, a transistor 14 that constitutes a current inverting circuit is inserted on the side of one transistor 2, and the collector of the other transistor 4 is directly connected to the power supply line. Therefore, when the driving power supply voltage is low, the differential amplification gain decreases, which causes the oscillation frequency to fluctuate.
そこで、この発明は、電源電圧による発振周波
数の変動防止とともに駆動電圧の低圧化を図つた
電圧制御発振器の提供を目的とする。 SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a voltage controlled oscillator that can prevent fluctuations in oscillation frequency due to power supply voltage and reduce drive voltage.
即ち、この発明の電圧制御発明器は、第１の抵
抗５４を通して充電されるとともに、第２の抵抗
（抵抗５６、可変抵抗５８）を介して放電される
コンデンサ６０と、エミツタを共通にした第１及
び第２のトランジスタ２，４からなる差動対が設
置され、この差動対に動作電流を流す第３のトラ
ンジスタ６が前記第１及び第２のトランジスタの
エミツタ側に直列に接続され、ベース入力をベー
ス・エミツタ間電圧でレベルシフトさせて前記第
１及び第２のトランジスタに加える第４及び第５
のトランジスタ２４，２６が設置され、前記差動
対の能動負荷として第６及び第７のトランジスタ
６２，６４からなる第１のカレントミラー回路が
前記第１及び第２のトランジスタのコレクタ側に
設置され、前記第１のトランジスタのベースに前
記第４のトランジスタのベース・エミツタ間電圧
でレベルシフトさせた上限比較電圧又は下限比較
電圧が加えられ、前記第２のトランジスタのベー
スに前記第５のトランジスタのベース・エミツタ
間電圧でレベルシフトさせた前記コンデンサの端
子電圧が加えられ、前記上限比較電圧又は前記下
限比較電圧と前記端子電圧とを比較して両者の大
小関係に応じた出力を発生する電圧比較器１と、
前記第３のトランジスタのベースと共通に発振周
波数を決定するバイアス電圧がベースに加えられ
て定電流を発生する第８のトランジスタ５０と、
この第８のトランジスタで発生させた定電流が第
２のカレントミラー回路（トランジスタ４８）を
通してベースに供給される第９のトランジスタ３
４に第３および第４の抵抗３６，３８を直列に接
続するとともに、前記第９のトランジスタ及び第
３の抵抗の直列回路に前記電圧比較器の前記差動
対の前記第２のトランジスタのコレクタ側からベ
ース電流が供給される第10のトランジスタ３０及
び第５の抵抗３２の直列回路を並列に接続して前
記第10のトランジスタの導通時に前記上限比較電
圧、その遮断時に前記下限比較電圧を設定する比
較電圧設定回路３と、前記電圧比較器の前記差動
対の前記第２のトランジスタのコレクタ側からベ
ース電流が供給されて導通する第11のトランジス
タ５２が設定され、この第11のトランジスタの導
通時、前記第１の抵抗を通して充電電流をコンデ
ンサに流す充電回路５とを備えたことを特徴とす
る。 That is, the voltage control device of the present invention has a capacitor 60 that is charged through the first resistor 54 and discharged through the second resistor (resistor 56, variable resistor 58), and a second capacitor having a common emitter. A differential pair consisting of first and second transistors 2 and 4 is installed, and a third transistor 6 for passing an operating current through this differential pair is connected in series to the emitter side of the first and second transistors, fourth and fifth transistors that level shift the base input by a base-emitter voltage and apply the level-shifted base input to the first and second transistors;
transistors 24 and 26 are installed, and a first current mirror circuit consisting of sixth and seventh transistors 62 and 64 is installed as an active load of the differential pair on the collector side of the first and second transistors. , an upper limit comparison voltage or a lower limit comparison voltage whose level is shifted by the base-emitter voltage of the fourth transistor is applied to the base of the first transistor, and a voltage of the fifth transistor is applied to the base of the second transistor. A voltage comparison in which the terminal voltage of the capacitor whose level has been shifted by the base-emitter voltage is applied, and the upper limit comparison voltage or the lower limit comparison voltage is compared with the terminal voltage to generate an output according to the magnitude relationship between the two. Vessel 1 and
an eighth transistor 50 that generates a constant current by applying a bias voltage that determines the oscillation frequency to the base in common with the base of the third transistor;
A ninth transistor 3 whose base is supplied with a constant current generated by the eighth transistor through a second current mirror circuit (transistor 48)
4 are connected in series with third and fourth resistors 36 and 38, and the collector of the second transistor of the differential pair of the voltage comparator is connected to the series circuit of the ninth transistor and the third resistor. A series circuit of a tenth transistor 30 and a fifth resistor 32 to which a base current is supplied from the side is connected in parallel, and the upper limit comparison voltage is set when the tenth transistor is turned on, and the lower limit comparison voltage is set when the tenth transistor is turned on. A comparison voltage setting circuit 3 is set, and an eleventh transistor 52 is set to conduct by supplying a base current from the collector side of the second transistor of the differential pair of the voltage comparator. The present invention is characterized in that it includes a charging circuit 5 that causes a charging current to flow to the capacitor through the first resistor when conductive.
以下、この発明を図面に示した実施例を参照し
て詳細に説明する。 Hereinafter, the present invention will be described in detail with reference to embodiments shown in the drawings.
第２図はこの発明の電圧制御発振器の実施例を
示し、第１図に示す電圧制御発振器と同一部分に
は同一符号を付してある。図において、電圧比較
器１における差動対を成す第１及び第２のトラン
ジスタ２，４のコレクタと電源ラインとの間には
第６及び第７のトランジスタ６２，６４がエミツ
タを電源ライン側にして接続され、トランジスタ
６２のベース・コレクタとトランジスタ６４のベ
ースが共通に接続され、トランジスタ６２，６４
はトランジスタ２，４から成る差動対に対する能
動負荷として第１のカレントミラー回路を構成し
ている。そして、トランジスタ２，４のエミツタ
側には、トランジスタ２，４からなる差動対に動
作電流を流す第３のトランジスタ６が設置されて
おり、このトランジスタ６のベースには入力端子
８を通して一定のバイアス電圧が加えられてい
る。 FIG. 2 shows an embodiment of the voltage controlled oscillator of the present invention, and the same parts as those of the voltage controlled oscillator shown in FIG. 1 are given the same reference numerals. In the figure, between the collectors of the first and second transistors 2 and 4 forming a differential pair in the voltage comparator 1 and the power supply line, there are sixth and seventh transistors 62 and 64 with their emitters on the power supply line side. The base and collector of the transistor 62 and the base of the transistor 64 are connected in common, and the transistors 62 and 64 are connected together.
constitutes a first current mirror circuit as an active load for the differential pair consisting of transistors 2 and 4. A third transistor 6 is installed on the emitter side of the transistors 2 and 4 to flow an operating current to the differential pair consisting of the transistors 2 and 4. Bias voltage is applied.
トランジスタ２のベースには、比較電圧設定回
路３を通じて上限比較電圧VH又は下限比較電圧
VLが第４のトランジスタ２４を通してそのベー
ス・エミツタ間電圧でレベルシフトされて加えら
れ、また、トランジスタ４のベースには、コンデ
ンサ６０の充電電圧が同様に第５のトランジスタ
２６を通してそのベース・エミツタ間電圧でレベ
ルシフトされて加えられている。コンデンサ６０
には、第１の抵抗５４を介して充電電流が供給さ
れ、抵抗５６及び可変抵抗５８によつて放電回路
が形成されている。 The base of the transistor 2 is connected to the upper limit comparison voltage V H or the lower limit comparison voltage through the comparison voltage setting circuit 3.
V L is level-shifted and applied to the base of the transistor 4 through the fourth transistor 24 with its base-emitter voltage, and the charged voltage of the capacitor 60 is applied to the base of the transistor 4 through the fifth transistor 26 as well. The level is shifted and added by the voltage between the two. capacitor 60
A charging current is supplied through a first resistor 54, and a discharge circuit is formed by a resistor 56 and a variable resistor 58.
上限比較電圧VH又は下限比較電圧VLを設定す
る比較電圧設定回路３には、第２のカレントミラ
ー回路を構成するトランジスタ４８が設置されて
いる。このトランジスタ４８からなるカレントミ
ラー回路には、トランジスタ６と共通のバイアス
電圧がベースに加えられて定電流を発生する第８
のトランジスタ５０が接続され、トランジスタ５
０で発生した定電流が供給される。そして、トラ
ンジスタ４８から電流がベースに加えられる第９
のトランジスタ３４が設置され、このトランジス
タ３４には、第３の抵抗３６及び第４の抵抗３８
が直列に接続され、これらトランジスタ３４及び
抵抗３６，３８によつて下限比較電圧VLが設定
される。トランジスタ３４及び抵抗３６の直列回
路には、トランジスタ６４のコレクタから電圧比
較器１の出力がベースに供給される第10のトラン
ジスタ３０及び抵抗３２から成る直列回路が並列
に接続され、トランジスタ３０の導通時、抵抗３
６，３２の並列化によつて上限比較電圧VHが設
定される。 A transistor 48 constituting a second current mirror circuit is installed in the comparison voltage setting circuit 3 that sets the upper limit comparison voltage VH or the lower limit comparison voltage VL . The current mirror circuit consisting of this transistor 48 has an eighth transistor that generates a constant current by applying a common bias voltage to the base of the transistor 6.
transistor 50 is connected, transistor 5
A constant current generated at 0 is supplied. and a ninth transistor in which current is applied to the base from transistor 48.
A transistor 34 is installed, and this transistor 34 has a third resistor 36 and a fourth resistor 38.
are connected in series, and a lower limit comparison voltage V L is set by these transistors 34 and resistors 36 and 38. A series circuit consisting of a tenth transistor 30 and a resistor 32 whose base is supplied with the output of the voltage comparator 1 from the collector of the transistor 64 is connected in parallel to the series circuit of the transistor 34 and the resistor 36 , and the series circuit consisting of the resistor 32 is connected in parallel to the series circuit of the transistor 34 and the resistor 36 . time, resistance 3
By paralleling 6 and 32, the upper limit comparison voltage VH is set.
そして、トランジスタ６４のコレクタから電圧
比較器１の出力がベースに供給される第11のトラ
ンジスタ５２が設置され、このトランジスタ５２
及び５４によりコンデンサ６０の充電回路５が構
成されており、第１図に示した従来回路における
スレツシヨルドレベルを設定するために設置され
たトランジスタ４０が省略されている。 Then, an eleventh transistor 52 is installed, the base of which is supplied with the output of the voltage comparator 1 from the collector of the transistor 64.
and 54 constitute a charging circuit 5 for a capacitor 60, and the transistor 40 provided for setting the threshold level in the conventional circuit shown in FIG. 1 is omitted.
また、トランジスタ１６のコレクタには出力端
子１８が形成されるとともに、トランジスタ１６
のコレクタと基準電位点との間にはトランジスタ
６６及び抵抗６８が接続され、トランジスタ６６
のベースには抵抗７０を介してバイアス入力端子
８からバイアス入力が与えられる。 Further, an output terminal 18 is formed at the collector of the transistor 16, and an output terminal 18 is formed at the collector of the transistor 16.
A transistor 66 and a resistor 68 are connected between the collector of the transistor 66 and a reference potential point.
A bias input is applied to the base of the bias input terminal 8 via a resistor 70.
次に、この電圧制御発振器の動作を説明する。Next, the operation of this voltage controlled oscillator will be explained.
第３図は、この電圧制御発振器の動作波形を示
しており、Ａはコンデンサ６０の充放電電圧波
形、Ｂはトランジスタ４のコレクタ電流、Ｃはト
ランジスタ２のコレクタ電流、Ｄはトランジスタ
４のベース電圧、Ｅはトランジスタ２のベース電
圧、Ｆは出力端子１８の出力電流を表す。そし
て、Ａに示すコンデンサ６０の放電時の下限電圧
は下限基準電流VLと同等の値、Ｅに示すトラン
ジスタ２のベース電圧の下限電圧比は下限基準電
圧VLにトランジスタ２４のベース・エミツタ間
電圧VBEを加えた値、また、トランジスタ４のベ
ース電圧の下限電圧値は下限基準電圧VLにトラ
ンジスタ２６のベース・エミツタ電圧VBEを加え
た値となる。 FIG. 3 shows the operating waveforms of this voltage controlled oscillator, where A is the charging/discharging voltage waveform of the capacitor 60, B is the collector current of transistor 4, C is the collector current of transistor 2, and D is the base voltage of transistor 4. , E represents the base voltage of the transistor 2, and F represents the output current of the output terminal 18. The lower limit voltage during discharging of the capacitor 60 shown in A is equal to the lower limit reference current V L , and the lower limit voltage ratio of the base voltage of the transistor 2 shown in E is between the lower limit reference voltage V L and the base-emitter voltage of the transistor 24. The lower limit voltage value of the base voltage of the transistor 4 is the sum of the lower limit reference voltage V L and the base-emitter voltage V BE of the transistor 26.
ところで、トランジスタ４８とトランジスタ３
４はカレントミラー回路を構成しており、トラン
ジスタ３４のベースにはトランジスタ４８を通し
てバイアスが設定されていることから、常に導通
状態にある。トランジスタ３０が不導通状態のと
き、トランジスタ３４のみの導通で抵抗３６，３
８の接続点には下限基準電圧VLが設定される。
また、トランジスタ３０が導通状態にあるとき、
抵抗３６にはトランジスタ３０を介して抵抗３２
が並列化されて抵抗３６，３２側の抵抗値が低下
し、抵抗３６，３２と抵抗３８の接続点には上限
基準電圧VHが設定される。 By the way, transistor 48 and transistor 3
4 constitutes a current mirror circuit, and since a bias is set to the base of the transistor 34 through a transistor 48, it is always in a conductive state. When the transistor 30 is non-conductive, only the transistor 34 is conductive and the resistors 36,3
A lower limit reference voltage V L is set at the connection point No. 8.
Further, when the transistor 30 is in a conductive state,
The resistor 32 is connected to the resistor 36 via the transistor 30.
are parallelized, the resistance value on the resistors 36 and 32 side decreases, and the upper limit reference voltage V H is set at the connection point between the resistors 36 and 32 and the resistor 38.
そこで、トランジスタ３０が不導通状態のと
き、トランジスタ２４のベースには下限基準電圧
VLが設定され、この下限基準電圧VLはトランジ
スタ２４のベース・エミツタ間電圧VBEだけレベ
ルシフトされてトランジスタ２のベースに加えら
れる。トランジスタ２のベース電圧がトランジス
タ４側のベース電圧より高くなると、トランジス
タ２が導通状態、トランジスタ４が不導通状態に
移行し、トランジスタ２側にコレクタ電流が流れ
る。このコレクタ電流は、トランジスタ６２，６
４からなるカレントミラー回路を通してトランジ
スタ６４側に流れる。このとき、トランジスタ４
は不導通状態にあるので、トランジスタ６４のコ
レクタ電流はトランジスタ３０，５２のベース電
流となる。この結果、トランジスタ３０，５２は
導通状態に移行する。トランジスタ３０が導通状
態に移行すると、トランジスタ２４のベースに
は、上限基準電圧VHが設定される。即ち、下限
基準電圧VLから上限基準電圧VHへ移行すると、
トランジスタ５２を通してコンデンサ６０は充電
状態に移行し、コンデンサ６０は上限基準電圧
VHに向かつて充電が開始される。 Therefore, when the transistor 30 is in a non-conducting state, the lower limit reference voltage is applied to the base of the transistor 24.
V L is set, and this lower limit reference voltage V L is level-shifted by the base-emitter voltage V BE of transistor 24 and applied to the base of transistor 2 . When the base voltage of transistor 2 becomes higher than the base voltage of transistor 4, transistor 2 becomes conductive, transistor 4 becomes non-conductive, and a collector current flows to transistor 2. This collector current is the transistor 62,6
The current flows to the transistor 64 side through a current mirror circuit consisting of 4. At this time, transistor 4
is in a non-conducting state, so the collector current of transistor 64 becomes the base current of transistors 30 and 52. As a result, transistors 30 and 52 become conductive. When the transistor 30 becomes conductive, the upper limit reference voltage V H is set at the base of the transistor 24 . That is, when shifting from the lower limit reference voltage V L to the upper limit reference voltage V H ,
Through the transistor 52, the capacitor 60 transitions to a charging state, and the capacitor 60 reaches the upper reference voltage.
Charging begins when the battery reaches VH .
コンデンサ６０の充電が進み、その充電電圧は
トランジスタ２６のベース・エミツタ間電圧VBE
だけレベルシフトされてトランジスタ４のベース
に加えられる。そして、コンデンサ６０の充電電
圧が上限基準電圧VHを超えると、トランジスタ
４が導通状態、トランジスタ２が不導通状態に移
行し、トランジスタ６４のコレクタ電流はトラン
ジスタ４側に引き込まれ、瞬時にトランジスタ３
０，５２は導通状態から不導通状態に移行する。
このとき、コンデンサ６０の充電電圧抵抗５６及
び可変抵抗５８を放電回路として放電されること
になる。この放電により、コンデンサ６０の充電
電圧が下限基準電圧VLより低下すると、トラン
ジスタ２が導通し、再びトランジスタ３０，５２
が導通し、トランジスタ２４のベースは上限基準
電圧VHに移行するとともに、コンデンサ６０は
この上限基準電圧VHに向かつて充電される。 The charging of the capacitor 60 progresses, and the charging voltage is equal to the base-emitter voltage V BE of the transistor 26.
is applied to the base of transistor 4. Then, when the charging voltage of the capacitor 60 exceeds the upper limit reference voltage VH , the transistor 4 becomes conductive and the transistor 2 becomes non-conductive, and the collector current of the transistor 64 is drawn to the transistor 4 side, and instantly the transistor 3
0 and 52 transition from a conductive state to a non-conductive state.
At this time, the capacitor 60 is discharged using the charging voltage resistor 56 and the variable resistor 58 as a discharge circuit. Due to this discharge, when the charging voltage of the capacitor 60 falls below the lower limit reference voltage V L , the transistor 2 becomes conductive, and the transistors 30 and 52 become conductive again.
conducts, the base of transistor 24 moves to the upper limit reference voltage VH , and capacitor 60 is charged toward this upper limit reference voltage VH .
このように差動対を成すトランジスタ２，４の
スイツチング動作に伴う上限基準電圧VH及び下
限基準電圧VLの切換えとコンデンサ６０の充放
電により、トランジスタ１６を通して出力端子１
８には、発振出力としての第３図のＦに示す出力
電流が得られるのである。 As described above, by switching the upper limit reference voltage V H and lower limit reference voltage V L due to the switching operation of the transistors 2 and 4 forming the differential pair, and by charging and discharging the capacitor 60, the voltage is applied to the output terminal 1 through the transistor 16.
8, an output current shown at F in FIG. 3 is obtained as an oscillation output.
そして、この電圧制御発振器では、トランジス
タ２，４からなる差動対に能動負荷としてトラン
ジスタ６２，６４からのカレントミラー回路を設
置したこと、トランジスタ３０，５２に対するベ
ース電流をトランジスタ６４のコレクタ電流によ
つて駆動するようにしたこと、トランジスタ１６
の電流経路に対してトランジスタ６６及び抵抗６
８を設置したことから、第１図に示した従来の電
圧制御発振器に対し、次のような利点がある。 In this voltage controlled oscillator, a current mirror circuit from transistors 62 and 64 is installed as an active load in the differential pair consisting of transistors 2 and 4, and the base current for transistors 30 and 52 is changed by the collector current of transistor 64. Transistor 16
transistor 66 and resistor 6 for the current path of
8 has the following advantages over the conventional voltage controlled oscillator shown in FIG.
第１に、電源電圧による発振周波数の変動が少
なくなつたことである。その理由を第１図の従来
の電圧制御発振器と比較して述べると、コンデン
サ６０の充電については変わることはないが、放
電について、トランジスタ３０，５２のベース電
圧が速やかに低電位に移行し、コンデンサ６０の
充電が遮断されるか否かに関係している。第１図
に示す電圧制御発振器では、トランジスタ３０，
５２のベース電流の制御がトランジスタ４２の極
僅かな定電流（例えば1μA程度）に依存している
が、この電流値が電源電圧の変動でトランジスタ
４２に流れ定電流が変化すると、コンデンサ６０
の放電時定数に影響を与えることになる。即ち、
発振周波数に影響を与えることになる。これに対
し、この電圧制御発振器では、トランジスタ３
０，５２のベース電流は、差動増幅器側のトラン
ジスタ２，４のコレクタ電流によつて直接制御し
ているため、電源電圧が変動してトランジスタ６
に流れる定電流が変化しても、トランジスタ３
０，５２のベース電流を制御するための電流の変
動値は小さい。したがつて、この電圧制御発振器
では、放電時定数に対する電源電圧の影響は少な
い。従来の電圧制御発振器に比較すると、電源電
圧に対して発振周波数が安定化することになる。 First, fluctuations in the oscillation frequency due to power supply voltage are reduced. The reason for this can be explained by comparing it with the conventional voltage controlled oscillator shown in FIG. It is related to whether or not charging of the capacitor 60 is cut off. In the voltage controlled oscillator shown in FIG.
Control of the base current of the capacitor 52 depends on a very small constant current (for example, about 1 μA) of the transistor 42, but when this current value flows through the transistor 42 due to fluctuations in the power supply voltage and the constant current changes, the capacitor 60
This will affect the discharge time constant of That is,
This will affect the oscillation frequency. On the other hand, in this voltage controlled oscillator, transistor 3
Since the base currents of transistors 0 and 52 are directly controlled by the collector currents of transistors 2 and 4 on the differential amplifier side, the power supply voltage fluctuates and the base currents of transistors 6 and 6 are directly controlled.
Even if the constant current flowing through transistor 3 changes,
The current fluctuation value for controlling the base current of 0.52 is small. Therefore, in this voltage controlled oscillator, the influence of the power supply voltage on the discharge time constant is small. Compared to conventional voltage controlled oscillators, the oscillation frequency is stabilized with respect to the power supply voltage.
第２に、トランジスタ２，４及びトランジスタ
６２，６４を含む差動増幅器の増幅ゲインが従来
回路の２倍となつたことである。従来の電圧制御
発振器では、差動増幅器の増幅利得はトランジス
タ２，４からなる差動対に依存しているが、この
電圧制御発振器ではトランジスタ２，４のコレク
タ側にトランジスタ６２，６４からなるカレント
ミラー回路が設置されている。このカレントミラ
ー回路の等価内部インピーダンスは高く、この差
動増幅器の増幅利得は従来のそれに比較して２倍
となる。 Second, the amplification gain of the differential amplifier including transistors 2 and 4 and transistors 62 and 64 is twice that of the conventional circuit. In a conventional voltage controlled oscillator, the amplification gain of the differential amplifier depends on the differential pair made up of transistors 2 and 4, but in this voltage controlled oscillator, a current made up of transistors 62 and 64 is connected to the collector side of transistors 2 and 4. A mirror circuit is installed. The equivalent internal impedance of this current mirror circuit is high, and the amplification gain of this differential amplifier is twice that of the conventional one.
第３に、低電圧で安定動作が可能になつたこと
である。第１図に示す従来の電圧制御発振器で
は、減電特性がトランジスタ４２によつて決定さ
れている。トランジスタ５２のベース電圧を低下
させて不導通状態に移行させるための電流がトラ
ンジスタ４２の機能に依存しているため、トラン
ジスタ４２に引き込む電流が減電時に変動する
と、コンデンサ６０の充電電圧が下限基準電圧
VLに移行する時間が長くなり、発振周波数に影
響を与えてしまう。これに対し、この電圧制御発
振器では、トランジスタ５２の導通、不導通を決
定するベース電圧は、差動対のトランジスタ４の
コレクタ側電位によつて決定していることから、
トランジスタ６側の定電流は電流電圧の影響を受
けないことは、前述した通りであり、トランジス
タ５２のベース電圧の切換えは電源電圧が従来回
路に比較して低くても十分に行える。これは、
50mV〜100mVDC程度の電源電圧の定圧化につな
がるのである。 Third, stable operation is now possible at low voltage. In the conventional voltage controlled oscillator shown in FIG. 1, the current reduction characteristic is determined by the transistor 42. Since the current that lowers the base voltage of the transistor 52 and changes it to a non-conducting state depends on the function of the transistor 42, if the current drawn into the transistor 42 fluctuates during power reduction, the charging voltage of the capacitor 60 falls below the lower limit standard. Voltage
The time it takes to shift to VL becomes longer, which affects the oscillation frequency. On the other hand, in this voltage controlled oscillator, the base voltage that determines conduction or non-conduction of the transistor 52 is determined by the collector side potential of the transistor 4 of the differential pair.
As described above, the constant current on the transistor 6 side is not affected by the current voltage, and the base voltage of the transistor 52 can be sufficiently switched even if the power supply voltage is lower than in the conventional circuit. this is,
This leads to a constant power supply voltage of about 50mV to 100mV DC .
以上説明したように、この発明によれば、電源
電圧が変動した場合、その変動を吸収できるの
で、電源電圧の変動の影響を受けることなく発振
動作が行われ、電源電圧による発振周波数の変動
を防止できるとともに、駆動電圧の低圧化を図る
ことができる。 As explained above, according to the present invention, when the power supply voltage fluctuates, the fluctuation can be absorbed, so the oscillation operation is performed without being affected by the power supply voltage fluctuation, and the oscillation frequency fluctuation due to the power supply voltage is suppressed. This can be prevented and the drive voltage can be lowered.
第１図は従来の電圧制御発振器を示す回路図、
第２図はこの発明の電圧制御発振器の実施例を示
す回路図、第３図は第２図に示した電圧制御発振
器の動作を示す図である。
１……電圧比較器、２……第１のトランジス
タ、３……比較電圧設定回路、４……第２のトラ
ンジスタ、５……充電回路、６……第３のトラン
ジスタ、２４……第４のトランジスタ、２６……
第５のトランジスタ、３０……第10のトランジス
タ、３２……第５の抵抗、３４……第９のトラン
ジスタ、３６……第３の抵抗、３８……第４の抵
抗、４８……トランジスタ（第２のカレントミラ
ー回路）、５０……第８のトランジスタ、５２…
…第11のトランジスタ、５４……第１の抵抗、５
６……抵抗（第２の抵抗）、５８……可変抵抗
（第２の抵抗）、６０……コンデンサ、６２……第
６のトランジスタ、６４……第７のトランジス
タ。
Figure 1 is a circuit diagram showing a conventional voltage controlled oscillator.
FIG. 2 is a circuit diagram showing an embodiment of the voltage controlled oscillator of the present invention, and FIG. 3 is a diagram showing the operation of the voltage controlled oscillator shown in FIG. 2. DESCRIPTION OF SYMBOLS 1... Voltage comparator, 2... First transistor, 3... Comparison voltage setting circuit, 4... Second transistor, 5... Charging circuit, 6... Third transistor, 24... Fourth transistor, 26...
5th transistor, 30...10th transistor, 32...5th resistor, 34...9th transistor, 36...3rd resistor, 38...4th resistor, 48...transistor ( second current mirror circuit), 50... eighth transistor, 52...
...Eleventh transistor, 54...First resistor, 5
6... Resistor (second resistance), 58... Variable resistor (second resistance), 60... Capacitor, 62... Sixth transistor, 64... Seventh transistor.
Claims (1)
２の抵抗を介して放電されるコンデンサと、 エミツタを共通にした第１及び第２のトランジ
スタからなる差動対が設置され、この差動対に動
作電流を流す第３のトランジスタが前記第１及び
第２のトランジスタのエミツタ側に直列に接続さ
れ、ベース入力をベース・エミツタ間電圧でレベ
ルシフトさせて前記第１及び第２のトランジスタ
に加える第４及び第５のトランジスタが設置さ
れ、前記差動対の能動負荷として第６及び第７の
トランジスタからなる第１のカレントミラー回路
が前記第１及び第２のトランジスタのコレクタ側
に設置され、前記第１のトランジスタのベースに
前記第４のトランジスタのベース・エミツタ間電
圧でレベルシフトさせた上限比較電圧又は下限比
較電圧が加えられ、前記第２のトランジスタのベ
ースに前記第５のトランジスタのベース・エミツ
タ間電圧でレベルシフトさせた前記コンデンサの
端子電圧が加えられ、前記上限比較電圧又は前記
下限比較電圧と前記端子電圧とを比較して両者の
大小関係に応じた出力を発生する電圧比較器と、 前記第３のトランジスタのベースと共通に発振
周波数を決定するバイヤス電圧がベースに加えら
れて定電流を発生する第８のトランジスタと、 この第８のトランジスタで発生させた定電流が
第２のカレントミラー回路を通してベースに供給
される第９のトランジスタに第３及び第４の抵抗
を直列に接続するとともに、前記第９のトランジ
スタ及び第３の抵抗の直列回路に前記電圧比較器
の前記差動対の前記第２のトランジスタのコレク
タ側からベース電流が供給される第10のトランジ
スタ及び第５の抵抗の直列回路を並列に接続して
前記第10のトランジスタの導通時に前記上限比較
電圧、その遮断時に前記下限比較電圧を設定する
比較電圧設定回路と、 前記電圧比較器の前記差動対の前記第２のトラ
ンジスタのコレクタ側からベース電流が供給され
て導通する第11のトランジスタが設置され、この
第11のトランジスタの導通時、前記第１の抵抗を
通して充電電流をコンデンサに流す充電回路と を備えたことを特徴とする電圧制御発振器。[Claims] 1. A differential pair consisting of a capacitor that is charged through a first resistor and discharged through a second resistor, and first and second transistors having a common emitter is installed. , a third transistor that allows an operating current to flow through the differential pair is connected in series to the emitter sides of the first and second transistors, and level-shifts the base input by the base-emitter voltage to control the first and second transistors. Fourth and fifth transistors in addition to the second transistor are installed, and a first current mirror circuit consisting of a sixth and seventh transistor serves as an active load of the differential pair, and a first current mirror circuit is connected to the collector of the first and second transistors. An upper limit comparison voltage or a lower limit comparison voltage whose level is shifted by the base-emitter voltage of the fourth transistor is applied to the base of the first transistor, and the base of the second transistor is applied to the base of the second transistor. The terminal voltage of the capacitor whose level is shifted by the base-emitter voltage of the transistor No. 5 is applied, and the upper limit comparison voltage or the lower limit comparison voltage is compared with the terminal voltage to generate an output according to the magnitude relationship between the two. a voltage comparator that generates a constant current; an eighth transistor that is common to the base of the third transistor and that generates a constant current by applying a bias voltage that determines the oscillation frequency to its base; A third and fourth resistor are connected in series to a ninth transistor whose base is supplied with a constant current through a second current mirror circuit, and the voltage is connected to the series circuit of the ninth transistor and the third resistor. A series circuit of a tenth transistor to which a base current is supplied from the collector side of the second transistor of the differential pair of the comparator and a fifth resistor is connected in parallel, and when the tenth transistor is conductive, the a comparison voltage setting circuit that sets the upper limit comparison voltage and the lower limit comparison voltage when the lower limit comparison voltage is cut off; 1. A voltage controlled oscillator comprising: a charging circuit that includes a transistor, and causes a charging current to flow to the capacitor through the first resistor when the eleventh transistor is conductive.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58064243A JPS59189719A (en) | 1983-04-12 | 1983-04-12 | Voltage control oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58064243A JPS59189719A (en) | 1983-04-12 | 1983-04-12 | Voltage control oscillator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59189719A JPS59189719A (en) | 1984-10-27 |
| JPH0514448B2 true JPH0514448B2 (en) | 1993-02-25 |
Family
ID=13252506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58064243A Granted JPS59189719A (en) | 1983-04-12 | 1983-04-12 | Voltage control oscillator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59189719A (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52139348A (en) * | 1976-05-17 | 1977-11-21 | Hitachi Ltd | Oscillation circuit |
| JPS54134544A (en) * | 1978-04-11 | 1979-10-19 | Mitsubishi Electric Corp | Oscillator circuit |
-
1983
- 1983-04-12 JP JP58064243A patent/JPS59189719A/en active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52139348A (en) * | 1976-05-17 | 1977-11-21 | Hitachi Ltd | Oscillation circuit |
| JPS54134544A (en) * | 1978-04-11 | 1979-10-19 | Mitsubishi Electric Corp | Oscillator circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59189719A (en) | 1984-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0324813A (en) | Differential relaxation oscillator | |
| JPH0119294B2 (en) | ||
| JPH0775331A (en) | Charge pump circuit | |
| US4885552A (en) | Oscillator phase control loop having plural switched current sources | |
| JP3263418B2 (en) | Power circuit | |
| US4468636A (en) | Low temperature coefficient wide band-width voltage controlled oscillator | |
| JPS632418A (en) | Voltage controlled oscillator | |
| JPH0514448B2 (en) | ||
| JP2956781B2 (en) | Emitter-coupled multivibrator circuit | |
| US4931750A (en) | Voltage controlled oscillator | |
| US5262688A (en) | Operational amplifier circuit | |
| JPH06204808A (en) | Oscillator | |
| JPS635922B2 (en) | ||
| JP2623739B2 (en) | Sawtooth oscillation circuit | |
| US4508979A (en) | Single-ended push-pull circuit having a small through-current | |
| JP3036756B2 (en) | Oscillation circuit | |
| US4831342A (en) | Variable frequency multivibrator | |
| JP3852924B2 (en) | Oscillator circuit | |
| JPH11205095A (en) | Voltage control oscillation circuit | |
| JP2772957B2 (en) | Level switching circuit | |
| JP2903213B2 (en) | Level conversion circuit | |
| KR930008429B1 (en) | Variable v.c.o. | |
| US4757280A (en) | NPN transistor RC oscillator | |
| JPH11150448A (en) | Oscillation circuit | |
| JP2000151365A (en) | Voltage-controlled oscillation circuit |