JPH05143719A - Raster operation processor - Google Patents

Abstract

PURPOSE:To simplify configuration for executing forward and backward raster operations. CONSTITUTION:A source register 2 to hold data read from a frame memory is formed as unidirectionally connected multiple step configuration, a selector 1 is provided to select the state of supplying the data having the prescribed number of bits read from the frame memory to the source register as they are and the state of supplying the data to the source register while exchanging high-order and low-order bits, and raster operation processing result data are written through a selector 5, which is controlled similarly to the selector 1, to the frame memory.

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【産業上の利用分野】この発明はラスター・オペレーシ
ョン処理装置に関し、さらに詳細にいえば、多ビットを
同時処理できるとともに、任意の方向のラスター・オペ
レーション処理を行なうことができるラスター・オペレ
ーション処理装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a raster operation processing device, and more particularly to a raster operation processing device capable of simultaneously processing multiple bits and performing raster operation processing in any direction. ..

【０００２】[0002]

【従来の技術】従来から多ビットを同時処理できるとと
もに、任意の方向のラスター・オペレーション処理を行
なうことができるラスター・オペレーション処理装置と
して、処理単位のビット数のソース・レジスタを２つ準
備しておいてフレーム・メモリからの読出しデータを一
時的に保持し、両ソース・レジスタに保持されているデ
ータに対してバレル・シフタによる所定ビット数のバレ
ル・シフトを行なってラスター・オペレーションを施
し、ラスター・オペレーションが施された結果データを
再びフレーム・メモリに書込む構成のものが知られてい
る。具体的には、１６ビットのラスター・オペレーショ
ンを行なう必要がある場合には１６ビットのソース・レ
ジスタが２つ必要になる。また、正方向（表示画面に対
して右向き）のラスター・オペレーションのみならず逆
方向のラスター・オペレーションをも行なう必要がある
場合には、図６に示すように、フレーム・メモリからの
読出しデータを各ソース・レジスタに供給するに当って
１６ビットのデータをそのまま供給できる状態と１６ビ
ットのデータを上位ビットと下位ビットとを入れ換えた
状態で供給できる状態とを選択するセレクタを設け、各
ソースレジスタに一時的に保持されている１６ビットの
データを該当するセレクタを介して他方のソース・レジ
スタに供給できるようにしている。2. Description of the Related Art Conventionally, as a raster operation processing device capable of simultaneously processing multiple bits and performing raster operation processing in an arbitrary direction, two source registers each having a bit number of a processing unit are prepared. At this time, the read data from the frame memory is temporarily held, and the data held in both source registers is barrel-shifted by a predetermined number of bits by the barrel shifter to perform raster operation. A configuration is known in which the result data on which the operation has been performed is written again in the frame memory. Specifically, two 16-bit source registers are required when a 16-bit raster operation needs to be performed. When it is necessary to perform not only the forward (rightward with respect to the display screen) raster operation but also the reverse raster operation, the read data from the frame memory is read as shown in FIG. Each source register is provided with a selector for selecting a state in which 16-bit data can be supplied as it is and a state in which 16-bit data can be supplied with the upper bits and the lower bits switched. The 16-bit data temporarily stored in the source register can be supplied to the other source register via the corresponding selector.

【０００３】さらに、フレーム・メモリに対するアクセ
スを高速ページ・モードで行ない、８ピクセル単位でデ
ータの読出し、書込みを行なうようにした場合には、図
７に示すように、８ビットのソース・レジスタを４つ用
い、各ソース・レジスタに対応させてセレクタを設ける
ことにより、何れの方向のラスター・オペレーションに
も対処できる。Further, when the frame memory is accessed in the high speed page mode to read and write data in units of 8 pixels, an 8-bit source register is used as shown in FIG. By using four selectors corresponding to each source register, raster operation in either direction can be dealt with.

【０００４】[0004]

【発明が解決しようとする課題】上記構成のラスター・
オペレーション処理装置においては、正方向および逆方
向のラスター・オペレーションを実現するためにはソー
ス・レジスタのビット数と等しいビット数のセレクタが
必要になり、しかもフレーム・メモリに対するアクセス
のビット数によってはソース・レジスタの数が多くなる
のであるから、全体として構成が複雑化するという不都
合がある。[Problems to be Solved by the Invention]
In order to realize the forward and backward raster operations in the operation processing device, a selector having the same number of bits as the number of bits of the source register is required, and depending on the number of bits of access to the frame memory, the source -Since the number of registers is large, there is the inconvenience that the configuration becomes complicated as a whole.

【０００５】[0005]

【発明の目的】この発明は上記の問題点に鑑みてなされ
たものであり、正方向および逆方向のラスター・オペレ
ーションを実現でき、しかも全体として構成を簡素化で
きるラスター・オペレーション処理装置を提供すること
を目的としている。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and provides a raster operation processing device capable of realizing forward and backward raster operations and simplifying the configuration as a whole. The purpose is to

【０００６】[0006]

【課題を解決するための手段】上記の目的を達成するた
めの、請求項１のラスター・オペレーション処理装置
は、フレーム・メモリから読出した所定ビット数のデー
タをそのままソース・レジスタに供給する状態と上位ビ
ット、下位ビットを入れ換えてソース・レジスタに供給
する状態とを選択する第１選択手段と、ラスター・オペ
レーションが施されたデータをそのままフレーム・メモ
リに供給する状態と上位ビット、下位ビットを入れ換え
てフレーム・メモリに供給する状態とを選択する第２選
択手段とを含んでいる。In order to achieve the above object, a raster operation processing device according to claim 1 supplies a predetermined number of bits of data read from a frame memory to a source register as it is. First selecting means for selecting a state in which the upper bit and the lower bit are exchanged to be supplied to the source register, and a state in which the data subjected to the raster operation is directly supplied to the frame memory and the upper bit and the lower bit are exchanged. Second selection means for selecting a state to be supplied to the frame memory.

【０００７】請求項２のラスター・オペレーション処理
装置は、フレーム・メモリに対するアクセスが高速アク
セス・モードで行なわれるものである。According to another aspect of the raster operation processing device of the present invention, the access to the frame memory is performed in the high speed access mode.

【０００８】[0008]

【作用】請求項１のラスター・オペレーション処理装置
であれば、フレーム・メモリからソース・レジスタのビ
ット数と等しいビット数のデータを読出して第１選択手
段に供給する。この第１選択手段においては、ラスター
・オペレーションの方向に対応して読出しデータをその
まま出力する状態と上位ビット、下位ビットを入れえて
出力する状態とが選択される。そして、第１選択手段に
より選択された何れかの状態のデータが第１段目のソー
ス・レジスタに供給され、一時的に保持される。次のデ
ータがフレーム・メモリから読出されれば、第１選択手
段が先行するデータと同様の状態を選択すべく制御され
続けるので、第１段目のソース・レジスタの内容を第２
段目のソース・レジスタにシフトさせるとともに、第１
選択手段により選択された状態のデータを第１段目のソ
ース・レジスタに供給する。以下、同様にして多段構成
のソース・レジスタに所定ビット数のデータを一時的に
保持する。次いで、多段構成のソース・レジスタに保持
された所定ビット数のデータをバレル・シフタにより所
定ビットだけシフトさせてビット位置を揃え、ラスター
・オペレーションを施す。その後、多段構成のソース・
レジスタのラスター・オペレーション処理結果データを
フレーム・メモリに書込むに当って各ソース・レジスタ
の内容を順次第２選択手段に供給する。第２選択手段に
おいては、第１選択手段における選択状態に対応して読
出しデータをそのまま出力する状態と上位ビット、下位
ビットを入れえて出力する状態とが選択される。したが
って、第２選択手段から出力されるデータを順次フレー
ム・メメモリに書込むことによりフレーム・メモリの該
当箇所をラスター・オペレーション処理結果データに変
更できる。According to the raster operation processing device of the first aspect, the data having the same number of bits as the number of bits of the source register is read from the frame memory and supplied to the first selecting means. In the first selecting means, a state in which the read data is output as it is and a state in which the upper bit and the lower bit are inserted and output are selected according to the direction of the raster operation. Then, the data in one of the states selected by the first selecting means is supplied to the source register of the first stage and temporarily held. If the next data is read from the frame memory, the first selecting means continues to control to select the same state as the preceding data, so that the contents of the source register of the first stage is changed to the second data.
While shifting to the source register of the second stage,
The data in the state selected by the selection means is supplied to the first-stage source register. Thereafter, similarly, a predetermined number of bits of data are temporarily held in the multi-stage source register. Next, the predetermined number of bits of data held in the multi-stage source register is shifted by a predetermined bit by the barrel shifter to align the bit positions, and the raster operation is performed. After that, multi-stage source
When writing the raster operation processing result data of the register to the frame memory, the contents of each source register are sequentially supplied to the second selecting means. In the second selecting means, a state in which the read data is output as it is and a state in which the upper bit and the lower bit are inserted and output are selected corresponding to the selected state in the first selecting means. Therefore, by sequentially writing the data output from the second selecting means to the frame memory, the corresponding portion of the frame memory can be changed to the raster operation processing result data.

【０００９】以上の説明から明らかなように、多段構成
のソース・レジスタ同士の間のデータシフトを行なうに
当って従来装置において必須であったセレクタが不要で
あり、フレーム・メモリから読出したデータを多段構成
のソース・レジスタに供給する箇所およびラスター・オ
ペレーション処理結果をフレーム・メモリに書込む箇所
に選択手段を設けるだけでよいからソース・レジスタの
段数が増加しても選択手段の数は変動せず、全体として
構成を簡素化できる。もちろん、正方向のラスター・オ
ペレーションおよび逆方向のラスター・オペレーション
に対処できる。As is clear from the above description, the selector that was indispensable in the conventional device is not necessary for performing the data shift between the multi-stage source registers, and the data read from the frame memory is not required. Since it suffices to provide the selecting means only at the location for supplying to the multi-stage source register and at the location for writing the raster operation processing result in the frame memory, the number of selecting means varies even if the number of stages of the source register increases. Instead, the configuration can be simplified as a whole. Of course, forward and reverse raster operations can be accommodated.

【００１０】請求項２のラスター・オペレーション処理
装置は、フレーム・メモリに対するアクセスが高速アク
セス・モードで行なわれるのであるから、ソース・レジ
スタのビット数を高速アクセス・モードで規定されるビ
ット数に設定しなければならず、必然的にソース・レジ
スタの段数の増加を招くのであるが、選択手段の数を増
加させる必要がないのであるから、従来装置と比較して
構成を著しく簡素化できる。According to another aspect of the raster operation processing device of the present invention, since the access to the frame memory is performed in the high speed access mode, the number of bits of the source register is set to the number of bits specified in the high speed access mode. This inevitably results in an increase in the number of stages of the source register, but since it is not necessary to increase the number of selecting means, the configuration can be remarkably simplified as compared with the conventional device.

【００１１】[0011]

【実施例】以下、実施例を示す添付図面によって詳細に
説明する。図３はこの発明のラスター・オペレーション
処理装置の一実施例を示すブロック図であり、フレーム
・メモリから読出された所定ビット数のデータを入力と
して、そのまま出力する状態と上位ビット・下位ビット
を入れ換えて出力する状態とを選択するセレクタ１と、
セレクタ１から出力されるデータが第１段目に供給さ
れ、各段目のデータが順次シフトされる多段構成のソー
ス・レジスタ２と、多段構成のソース・レジスタ２の内
容を入力として全体を所定ビット数だけ所望の方向にシ
フトさせるバレル・シフタ３と、バレル・シフタ３から
出力されるデータに基づいてラスター・オペレーション
を行なう演算部４と、演算部４から出力される演算結果
のうち、所定ビット数のデータを入力として、そのまま
フレーム・メモリに書込むべく出力する状態と上位ビッ
ト・下位ビットを入れ換えてフレーム・メモリに書込む
べく出力する状態とを選択するセレクタ５とを有してい
る。Embodiments will now be described in detail with reference to the accompanying drawings showing embodiments. FIG. 3 is a block diagram showing an embodiment of the raster operation processing apparatus of the present invention, in which a predetermined bit number of data read from the frame memory is input, and the state is output as it is and the upper bits and lower bits are exchanged. Selector 1 for selecting the output state of
The data output from the selector 1 is supplied to the first stage, and the data of each stage is sequentially shifted. The barrel shifter 3 that shifts in the desired direction by the number of bits, the operation unit 4 that performs a raster operation based on the data output from the barrel shifter 3, and the operation result output from the operation unit 4 It has a selector 5 which selects a state in which data of the number of bits is input and is output for writing as it is to the frame memory and a state in which the upper bit and the lower bit are exchanged and output for writing in the frame memory. ..

【００１２】図２はセレクタ１の構成を示す概略図であ
り、８ビットのデータに対する状態選択を行なうように
した場合を示している。このセレクタ１は８つのセレク
タ単体１１，１２，・・・１８を有している。そして、
８ビットのデータｄ０，ｄ１，・・・ｄ７がこの順にセ
レクタ単体１１，１２，・・・１８の一方の入力端子に
供給されているとともに、逆順にセレクタ単体１１，１
２，・・・１８の他方の入力端子に供給されている。ま
た、何れの入力端子に供給されたデータを出力すべきか
を指示する選択指示信号が全てのセレクタ単体１１，１
２，・・・１８に供給されている。したがって、８ビッ
トのデータｄ０，ｄ１，・・・ｄ７をそのままの順序で
出力する状態と逆の順序で出力する状態とが簡単に選択
できる。FIG. 2 is a schematic diagram showing the structure of the selector 1, showing the case where the state selection for 8-bit data is performed. The selector 1 has eight selector units 11, 12, ... And
The 8-bit data d0, d1, ..., D7 are supplied in this order to one input terminal of the selector units 11, 12, ... 18, and in reverse order, the selector units 11, 1
2, ... 18 are supplied to the other input terminals. Further, the selection instruction signal for instructing which input terminal should output the data supplied to all selectors 11, 1
2, ... 18 are supplied. Therefore, it is possible to easily select a state in which the 8-bit data d0, d1, ... D7 is output in that order and a state in which it is output in the reverse order.

【００１３】図１はセレクタ１とソース・レジスタ２と
の関係を概略的に示すブロック図であり、４段構成のソ
ース・レジスタ２の第１段目２１にセレクタ１からの出
力データが供給され、第１段目２１、第２段目２２およ
び第３段目２３のデータがそれぞれ第２段目２２、第３
段目２３および第４段目にシフトされるように構成され
ている。さらに、セレクタ１を通してデータが４回供給
された状態においてソース・レジスタ２に保持されてい
る全データをバレル・シフタ３に供給できるようにして
いる。即ち、フレーム・メモリからの読出しデータに対
してセレクタ１による選択処理を施した後はソース・レ
ジスタ２の各段間において一方向の処理を行なうだけで
よいから図７に示す従来装置と比較して構成を著しく簡
素化できる。FIG. 1 is a block diagram schematically showing the relationship between the selector 1 and the source register 2. The output data from the selector 1 is supplied to the first stage 21 of the four-stage source register 2. , The data of the first stage 21, the second stage 22, and the third stage 23 are the second stage 22, the third stage, respectively.
It is configured to be shifted to the stage 23 and the fourth stage. Further, all the data held in the source register 2 can be supplied to the barrel shifter 3 while the data is supplied four times through the selector 1. That is, after performing the selection process by the selector 1 on the read data from the frame memory, it is only necessary to perform the process in one direction between the stages of the source register 2, so that the comparison with the conventional device shown in FIG. The configuration can be remarkably simplified.

【００１４】バレル・シフタ３および演算部４は従来公
知のものを採用できるので詳細な説明は省略する。ま
た、セレクタ５はセレクタ１と同様の構成であるから詳
細な説明を省略する。上記構成のラスター・オペレーシ
ョン処理装置の作用は次のとおりである。フレーム・メ
モリから正方向にデータを読出す場合には、入力データ
をそのまま出力すべくセレクタ１およびセレクタ５を制
御しておけばよく、読出しデータをそのままソース・レ
ジスタ２の各段目に供給するだけで、ソース・レジスタ
２全体としてみた場合のデータの連続性が保証される。
即ち、図４（Ａ）に示す３２ビットのデータが８ビット
ずつフレーム・メモリから読出されるので（図４（Ｂ）
参照）、フレーム・メモリに格納されていた３２ビット
のデータがそのままの順序で読出され、８ビットずつに
区分したデータ相互間における連続性が保証される。し
たがって、この３２ビットのデータを８ビットずつソー
ス・レジスタ２の各段目に供給し（図４（Ｃ）参照）、
バレル・シフタ３により所定ビット数だけ所望方向にシ
フトさせてビット位置を揃えてから演算部４によりラス
ター・オペレーションを施す。このラスター・オペレー
ション処理結果データは図４（Ｄ）に示すようにデータ
の連続性が保証されているのであるから、図４（Ｅ）に
示すようにそのままフレーム・メモリに書込めばよい。As the barrel shifter 3 and the arithmetic unit 4, conventionally known ones can be adopted, and therefore detailed description thereof will be omitted. Further, since the selector 5 has the same configuration as the selector 1, detailed description thereof will be omitted. The operation of the raster operation processing device having the above configuration is as follows. When reading data from the frame memory in the forward direction, the selector 1 and the selector 5 may be controlled so as to output the input data as it is, and the read data is directly supplied to each stage of the source register 2. The data continuity of the source register 2 as a whole is assured.
That is, the 32-bit data shown in FIG. 4A is read from the frame memory by 8 bits at a time (FIG. 4B).
32 bits of data stored in the frame memory are read out in that order, and the continuity between the data divided into 8 bits is guaranteed. Therefore, the 32-bit data is supplied to each stage of the source register 2 by 8 bits (see FIG. 4C).
The barrel shifter 3 shifts a predetermined number of bits in a desired direction to align the bit positions, and then the arithmetic unit 4 performs a raster operation. Since the data continuity of this raster operation processing result data is guaranteed as shown in FIG. 4 (D), it may be written as it is in the frame memory as shown in FIG. 4 (E).

【００１５】フレーム・メモリから逆方向にデータを読
出す場合には、入力データの上位ビット、下位ビットを
入れ換えた状態で出力すべくセレクタ１およびセレクタ
５を制御しておけばよく、何ら不都合なくラスター・オ
ペレーションを実行できる。即ち、図５（Ａ）に示す３
２ビットのデータが８ビットずつ逆方向にフレーム・メ
モリから読出されるので８ビット単位のデータに着目す
れば、図５（Ｂ）に示すようにビット順序は代わってい
ないが、３２ビットのデータとしてみた場合には、８ビ
ット単位のデータ同士の境界部において不連続なデータ
が並んでいることになる。したし、この実施例において
は、セレクタ１が上位ビット、下位ビットを入れ換える
べく制御されているのであるから、８ビット単位のデー
タが上位ビット、下位ビットの入れ換え処理を受け、図
５（Ｃ）に示すように８ビット単位のデータ同士の境界
部においても連続なデータが並ぶ状態になる。したがっ
て、この状態においてバレル・シフタ３により所定ビッ
ト数だけ所望方向にシフトさせてビット位置を揃えてか
ら演算部４によりラスター・オペレーションを施す。こ
のラスター・オペレーション処理結果データは３２ビッ
ト単位でのデータの連続性が保証されているのである
が、８ビットずつのフレーム・メモリ・アクセス単位に
着目すればフレーム・メモリに書込まれるべきビット順
序とは逆になっている。したがって、セレクタ５におい
て上位ビット、下位ビットの入れ換え処理を施すことに
より図５（Ｂ）と同じビット配列に変換し（図５（Ｄ）
参照）、８ビット単位でフレーム・メモリに書込むこと
により元のビット配列でのデータ書込みを達成できる
（図５（Ｅ）参照）。When data is read in the reverse direction from the frame memory, it is sufficient to control the selector 1 and the selector 5 so that the upper bits and the lower bits of the input data are exchanged, without any inconvenience. Can perform raster operations. That is, 3 shown in FIG.
Since 2-bit data is read from the frame memory in 8-bit directions in the opposite direction, focusing on 8-bit unit data, the bit order is not changed as shown in FIG. In such a case, discontinuous data are arranged at the boundary between 8-bit data. However, in this embodiment, since the selector 1 is controlled so that the upper bits and the lower bits are exchanged, 8-bit unit data is subjected to the exchange processing of the upper bits and the lower bits, and FIG. As shown in, even in the boundary portion between 8-bit data, continuous data are arranged. Therefore, in this state, the barrel shifter 3 shifts a predetermined number of bits in a desired direction to align the bit positions, and then the arithmetic unit 4 performs the raster operation. This raster operation processing result data is guaranteed to have data continuity in units of 32 bits. However, if attention is paid to the frame memory access unit of 8 bits, the bit order to be written in the frame memory. Is the opposite of. Therefore, the selector 5 converts the upper bit and the lower bit into the same bit arrangement as in FIG.
(See FIG. 5E), by writing to the frame memory in 8-bit units, the data can be written in the original bit arrangement (see FIG. 5E).

【００１６】以上の説明から明らかなように、フレーム
・メモリに対するアクセスを行なう箇所のみにセレクタ
１，５を設けて８ビット単位のデータのビット配列を選
択するだけで何ら不都合なく良好なラスター・オペレー
ションを達成できる。特に、多ビットを同時処理するラ
スター・オペレーションであってフレーム・メモリに対
して高速ページ・モード等の高速アクセス・モードでア
クセスする場合には該当するモードでアクセスされるデ
ータ単位でソース・レジスタを多段構成しなければなら
ないのであるが、このような場合にも２つのセレクタ
１，５を設けるだけで何れの方向のラスター・オペレー
ションにも対処でき、従来装置と比較して著しい構成の
簡素化を達成できる。As is apparent from the above description, by providing the selectors 1 and 5 only at the locations where the frame memory is accessed and selecting the bit arrangement of 8-bit unit data, good raster operation can be achieved without any inconvenience. Can be achieved. In particular, for raster operations that process multiple bits simultaneously, when accessing the frame memory in high-speed access mode such as high-speed page mode, the source register must be set in the data unit accessed in the corresponding mode. Although it is necessary to form a multi-stage structure, even in such a case, it is possible to deal with the raster operation in any direction simply by providing the two selectors 1 and 5, and it is possible to significantly simplify the structure as compared with the conventional device. Can be achieved.

【００１７】[0017]

【発明の効果】以上のように請求項１の発明は、多ビッ
トを同時処理するラスター・オペレーションにおいてフ
レーム・メモリからの読出しデータを保持するためのソ
ース・レジスタの段数に拘らず２つの選択手段を設ける
だけで何れの方向のラスター・オペレーションにも対処
でき、全体として構成の簡素化を達成できるという特有
の効果を奏する。As described above, the invention of claim 1 has two selection means regardless of the number of stages of the source register for holding the read data from the frame memory in the raster operation for simultaneously processing multiple bits. It is possible to deal with the raster operation in any direction simply by providing the above, and it is possible to achieve the simplification of the configuration as a whole.

【００１８】請求項２の発明は、フレーム・メモリに対
するアクセスを高速アクセス・モードで行なうことに伴
なってソース・レジスタが高速アクセス・モードでアク
セスされるデータ単位で多段構成されることになるが、
選択手段の数は２つだけでよく、従来装置と比較して著
しい構成の簡素化を達成できるという特有の効果を奏す
る。According to the second aspect of the present invention, the source register is multi-staged in units of data accessed in the high speed access mode as the frame memory is accessed in the high speed access mode. ,
The number of selecting means is only two, which has a peculiar effect that a remarkable simplification of the configuration can be achieved as compared with the conventional device.

【図面の簡単な説明】[Brief description of drawings]

【図１】セレクタとソース・レジスタとの関係を概略的
に示すブロック図である。FIG. 1 is a block diagram schematically showing the relationship between a selector and a source register.

【図２】セレクタの構成を示す概略図である。FIG. 2 is a schematic diagram showing a configuration of a selector.

【図３】この発明のラスター・オペレーション処理装置
の一実施例を示すブロック図である。FIG. 3 is a block diagram showing an embodiment of the raster operation processing device of the present invention.

【図４】正方向のラスター・オペレーションに伴なうデ
ータのビット配列を説明する図である。FIG. 4 is a diagram illustrating a bit array of data associated with a forward raster operation.

【図５】逆方向のラスター・オペレーションに伴なうデ
ータのビット配列を説明する図である。FIG. 5 is a diagram illustrating a bit array of data associated with a reverse raster operation.

【図６】従来のラスター・オペレーション処理装置の一
例の要部を示すブロック図である。FIG. 6 is a block diagram showing a main part of an example of a conventional raster operation processing device.

【図７】従来のラスター・オペレーション処理装置の他
の例の要部を示すブロック図である。FIG. 7 is a block diagram showing a main part of another example of a conventional raster operation processing device.

【符号の説明】[Explanation of symbols]

１，５ セレクタ ２ ソース・レジスタ ３ バ
レル・シフタ1,5 Selector 2 Source register 3 Barrel shifter

Claims (2)

【特許請求の範囲】[Claims] 【請求項１】 フレーム・メモリから読出した所定ビッ
ト数のデータを多段構成のソース・レジスタ（２）に一
時的に保持し、ソース・レジスタ（２）に保持された所
定ビット数のデータをバレル・シフタ（３）により所定
ビットだけシフトさせてビット位置を揃え、ラスター・
オペレーションを施して再びフレーム・メモリに書込む
ラスター・オペレーション処理装置において、フレーム
・メモリから読出した所定ビット数のデータをそのまま
ソース・レジスタ（２）に供給する状態と上位ビット、
下位ビットを入れ換えてソース・レジスタ（２）に供給
する状態とを選択する第１選択手段（１）と、ラスター
・オペレーションが施されたデータをそのままフレーム
・メモリに供給する状態と上位ビット、下位ビットを入
れ換えてフレーム・メモリに供給する状態とを選択する
第２選択手段（５）とを含むことを特徴とするラスター
・オペレーション処理装置。1. A predetermined number of bits of data read from a frame memory is temporarily held in a multi-stage source register (2), and the predetermined number of bits of data held in the source register (2) is barreled.・ Raster shifts by aligning bit positions by shifting a predetermined bit by the shifter (3)
In a raster operation processing device which performs an operation and writes it again in the frame memory, a state in which a predetermined number of bits of data read from the frame memory are directly supplied to the source register (2) and upper bits,
First selection means (1) for selecting a state in which the lower bits are exchanged and being supplied to the source register (2), a state in which the raster-operated data is directly supplied to the frame memory, an upper bit, a lower bit A raster operation processing device comprising: second selecting means (5) for selecting a state of exchanging bits and supplying to the frame memory. 【請求項２】 フレーム・メモリに対するアクセスが高
速アクセス・モードで行なわれる請求項１に記載のラス
ター・オペレーション処理装置。2. The raster operation processing device according to claim 1, wherein the access to the frame memory is performed in a high speed access mode.