JPH05143521A - Information processing system and input/output instruction responsing system using the same - Google Patents
Information processing system and input/output instruction responsing system using the sameInfo
- Publication number
- JPH05143521A JPH05143521A JP30623091A JP30623091A JPH05143521A JP H05143521 A JPH05143521 A JP H05143521A JP 30623091 A JP30623091 A JP 30623091A JP 30623091 A JP30623091 A JP 30623091A JP H05143521 A JPH05143521 A JP H05143521A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- bus
- flag
- bus adapter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bus Control (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、演算処理装置と主記憶
装置とが接続されたメモリバスと、複数の入出力装置が
接続された入出力バスと、メモリバスと入出力バスとを
接続するバスアダプタと、を有する情報処理システムに
関し、特に、演算処理装置から入出力装置への入出力命
令に対して応答を返す入出力命令応答方式に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a memory bus to which an arithmetic processing unit and a main storage device are connected, an input / output bus to which a plurality of input / output devices are connected, and a memory bus and an input / output bus. The present invention relates to an information processing system having a bus adapter and a method for responding to an input / output command which returns a response to an input / output command from an arithmetic processing unit to an input / output device.
【０００２】[0002]
【従来の技術】図３に従来の情報処理システムの構成を
示す。従来の情報処理システムは、演算処理装置１と主
記憶装置２とが接続されたメモリバスＡと、第１および
第２の入出力装置１１および１２が接続された基本入出
力バスＢと、メモリバスＡと基本入出力バスＢとを接続
するバスアダプタ３と、を有する。2. Description of the Related Art FIG. 3 shows the configuration of a conventional information processing system. The conventional information processing system includes a memory bus A to which the arithmetic processing unit 1 and the main storage device 2 are connected, a basic input / output bus B to which the first and second input / output devices 11 and 12 are connected, and a memory. A bus adapter 3 for connecting the bus A and the basic input / output bus B.
【０００３】このような構成の従来の情報処理システム
において、演算処理装置１から入出力装置１１または１
２に対して入出力命令が発行されたとき、その応答は次
のようにして演算処理装置１に返されている。演算処理
装置１が基本入出力バスＢ上の第１の入出力装置１１に
対して入出力命令を発行したとする。この入出力命令
は、メモリバスＡ、バスアダプタ３および基本入出力バ
スＢを通って第１の入出力装置１１に送られる。この入
出力命令に応答して、第１の入出力装置１１は、自装置
１１が処理中であるか否かを判断する。この判断結果に
基づいて、第１の入出力装置１１は応答を基本入出力バ
スＢ、バスアダプタ３およびメモリバスＡを介して演算
処理装置１へ返す。少し詳細に述べると、自装置１１が
処理中であれば、第１の入出力装置１１は、応答として
拒絶応答を演算処理装置１へ返す。自装置１１が処理中
でなければ、第１の入出力装置１１は、応答として受諾
応答を演算処理装置１へ返す。In the conventional information processing system having such a configuration, the arithmetic processing unit 1 to the input / output unit 11 or 1
When an input / output command is issued to the processor 2, the response is returned to the arithmetic processing unit 1 as follows. It is assumed that the arithmetic processing unit 1 issues an input / output instruction to the first input / output unit 11 on the basic input / output bus B. This input / output instruction is sent to the first input / output device 11 through the memory bus A, the bus adapter 3 and the basic input / output bus B. In response to this input / output command, the first input / output device 11 determines whether or not its own device 11 is processing. Based on this judgment result, the first input / output device 11 returns a response to the arithmetic processing device 1 via the basic input / output bus B, the bus adapter 3 and the memory bus A. More specifically, if the own device 11 is processing, the first input / output device 11 returns a rejection response to the arithmetic processing device 1 as a response. If the own device 11 is not processing, the first input / output device 11 returns an acceptance response to the arithmetic processing device 1 as a response.
【０００４】演算処理装置１が基本入出力バスＢ上の第
２の入出力装置１２に対して入出力命令を発行した場合
の動作も上述したのと同様である。The operation when the arithmetic processing unit 1 issues an input / output command to the second input / output unit 12 on the basic input / output bus B is the same as described above.
【０００５】[0005]
【発明が解決しようとする課題】上述したように、従来
の情報処理システムにおける入出力命令応答方式は、演
算処理装置１からの入出力命令がバスアダプタ３を通し
て基本入出力バスＢ上の入出力装置に達し、そのとき該
当する入出力装置が処理中であるか否かの応答を演算処
理装置１へ返すというものである。このため、従来の入
出力命令応答方式は、演算処理装置１が入出力命令を発
行してからそれに対する応答が返ってくるまでに時間が
かかるという問題がある。As described above, according to the input / output instruction response method in the conventional information processing system, the input / output instruction from the arithmetic processing unit 1 is input / output on the basic input / output bus B through the bus adapter 3. It reaches the device and then returns a response to the arithmetic processing device 1 as to whether or not the corresponding input / output device is being processed. For this reason, the conventional input / output command response method has a problem that it takes time for the arithmetic processing unit 1 to issue an input / output command and then return a response thereto.
【０００６】従って、本発明の目的は、入出力命令の応
答にかかる時間を短縮できる入出力命令応答方式および
それを実現できる情報処理システムを提供することにあ
る。Therefore, it is an object of the present invention to provide an input / output command response system which can reduce the time required to respond to an input / output command and an information processing system which can realize the same.
【０００７】本発明の他の目的は、バスアダプタが上記
応答を演算処理装置に対して返すことによって、上記目
的を達成することにある。Another object of the present invention is to achieve the above object by the bus adapter returning the response to the arithmetic processing unit.
【０００８】[0008]
【課題を解決するための手段】本発明の入出力命令応答
方式が適用される情報処理システムは、演算処理装置と
主記憶装置とが接続されたメモリバスと、複数の入出力
装置が接続された入出力バスと、前記メモリバスと前記
入出力バスとを接続するバスアダプタと、を有する。An information processing system to which the input / output command response method of the present invention is applied is configured such that a memory bus to which an arithmetic processing unit and a main storage device are connected and a plurality of input / output devices are connected. And an input / output bus, and a bus adapter for connecting the memory bus and the input / output bus.
【０００９】本発明の態様によれば、前記バスアダプタ
が前記入出力装置が処理中であるか否かを判別する判別
手段を含む。According to an aspect of the present invention, the bus adapter includes a discriminating means for discriminating whether or not the input / output device is processing.
【００１０】上記態様において、前記入出力バスが基本
入出力バスと増設入出力バスとを有し、前記複数の入出
力装置の各々は、前記基本入出力バスか前記増設入出力
バスのどちらか一方に接続されていても良い。In the above aspect, the input / output bus has a basic input / output bus and an additional input / output bus, and each of the plurality of input / output devices is either the basic input / output bus or the additional input / output bus. It may be connected to one side.
【００１１】前記判別手段は、各入出力装置に対して、
該入出力装置が処理中であるか否かを示すフラグである
ことが望ましい。The discriminating means, for each input / output device,
It is desirable that the flag is a flag indicating whether or not the input / output device is processing.
【００１２】[0012]
【作用】このような構成の情報処理システムを使用し
た、本発明の入出力命令応答方式では、前記フラグは、
当該フラグに対応する前記入出力装置から通知される処
理開始信号によりセットされ、前記入出力装置から通知
される処理終了信号によりリセットされる。これによ
り、前記演算処理装置が前記入出力装置に対して入出力
命令を発行した時、前記バスアダプタは前記演算処理装
置への応答として、前記フラグがセットされていれば拒
絶応答を、前記フラグがリセットされていれば受諾応答
を返す。In the input / output command response system of the present invention using the information processing system having such a configuration, the flag is
The flag is set by the processing start signal notified from the input / output device corresponding to the flag and reset by the processing end signal notified by the input / output device. As a result, when the arithmetic processing unit issues an input / output command to the input / output device, the bus adapter responds to the arithmetic processing unit with a rejection response if the flag is set, and with the flag. If is reset, an acceptance response is returned.
【００１３】[0013]
【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明する。Embodiments of the present invention will now be described in detail with reference to the drawings.
【００１４】図１を参照すると、本発明の一実施例によ
る入出力命令応答方式が適用される情報処理システム
は、バスアダプタ３が後述するような判別手段を有して
いる点を除いて、図３に示したものと同様の構成を有す
る。したがって、図３に示した構成要素と同様の機能を
有するものには同一の参照符号を付して、それらについ
ては、説明を簡単にするために、説明を省略する。Referring to FIG. 1, the information processing system to which the input / output command response method according to the embodiment of the present invention is applied, except that the bus adapter 3 has a determining means as described later. It has the same configuration as that shown in FIG. Therefore, components having the same functions as those of the components shown in FIG. 3 are designated by the same reference numerals, and the description thereof will be omitted for simplification of the description.
【００１５】バスアダプタ３は、入出力装置が処理中で
あるか否かを判別する上記判別手段として、図１の破線
で示されるように、基本入出力バスＢ上の第１および第
２の入出力装置１１および１２がそれぞれ処理中である
か否かを示す第１および第２のフラグａおよびｂを持っ
ている。The bus adapter 3 serves as the above-mentioned determining means for determining whether or not the input / output device is processing, as shown by the broken line in FIG. 1, the first and the second on the basic input / output bus B. It has first and second flags a and b indicating whether or not the input / output devices 11 and 12 are being processed, respectively.
【００１６】以下、図１を参照して、本実施例による入
出力命令応答方式について説明する。演算処理装置１が
基本入出力バスＢ上の第１の入出力装置１１に対して入
出力命令を発行する場合の動作について説明する。The input / output command response system according to this embodiment will be described below with reference to FIG. The operation when the arithmetic processing unit 1 issues an input / output instruction to the first input / output unit 11 on the basic input / output bus B will be described.
【００１７】第１の入出力装置１１はバスアダプタ３に
処理中になったことを示す処理開始信号を通知する。こ
の処理開始信号を受け取ると、バスアダプタ３は内部に
ある第１のフラグａをセットする。処理が終了すると、
第１の入出力装置１１は処理が終了したこと示す処理終
了信号をバスアダプタ３に通知する。この処理終了信号
を受け取ると、バスアダプタ３は内部にある第１のフラ
グａをリセットする。The first input / output device 11 notifies the bus adapter 3 of a processing start signal indicating that processing is in process. Upon receiving this processing start signal, the bus adapter 3 sets the internal first flag a. When the process is finished,
The first input / output device 11 notifies the bus adapter 3 of a processing end signal indicating that the processing has ended. When the processing end signal is received, the bus adapter 3 resets the internal first flag a.
【００１８】さて、演算処理装置１が基本入出力バスＢ
上の第１の入出力装置１１に対して入出力命令を発行し
たとする。この時、バスアダプタ３は入出力命令を受け
取ると、内部の第１のフラグａの状態によって、第１の
入出力装置１１が処理中であるか否かを判断する。つま
り、第１のフラグａがセットされていたら、第１の入出
力装置１１が処理中であるので、バスアダプタ３は演算
処理装置１に拒絶応答を返す。この拒絶応答を受け取る
と、演算処理装置１は第１の入出力装置１１への起動を
中止する。一方、第１のフラグａがリセットされていた
ら、バスアダプタ３は演算処理装置１に対して受諾応答
を返す。この受諾応答を受け取ると、演算処理装置１は
第１の入出力装置１１への処理を行う。Now, the arithmetic processing unit 1 is the basic input / output bus B.
It is assumed that an input / output command is issued to the above first input / output device 11. At this time, when the bus adapter 3 receives the input / output instruction, the bus adapter 3 determines whether the first input / output device 11 is in process according to the state of the internal first flag a. That is, if the first flag a is set, the first I / O device 11 is processing, and the bus adapter 3 returns a rejection response to the arithmetic processing device 1. Upon receiving this rejection response, the arithmetic processing unit 1 stops the activation to the first input / output unit 11. On the other hand, if the first flag a has been reset, the bus adapter 3 returns an acceptance response to the arithmetic processing unit 1. Upon receiving this acceptance response, the arithmetic processing unit 1 processes the first input / output unit 11.
【００１９】本発明の入出力命令応答方式は、増設入出
力バス上に入出力装置を有する情報処理システムにも適
用される。The input / output command response system of the present invention is also applied to an information processing system having an input / output device on an expanded input / output bus.
【００２０】図２を参照すると、本発明の別の実施例に
よる入出力命令応答方式が適用される情報処理システム
は、増設バスアダプタ４、増設入出力バスＣおよび第３
および第４の入出力装置１３および１４を有している点
を除いて、図１に示したものと同様の構成を有する。し
たがって、図１に示した構成要素と同様の機能を有する
ものには同一の参照符号を付して、それらについては、
説明を簡単にするために、説明を省略する。Referring to FIG. 2, an information processing system to which an input / output command response system according to another embodiment of the present invention is applied is an additional bus adapter 4, an additional input / output bus C and a third bus.
And has the same configuration as that shown in FIG. 1 except that it has the fourth input / output devices 13 and 14. Therefore, elements having the same functions as those of the components shown in FIG. 1 are designated by the same reference numerals, and
The description is omitted to simplify the description.
【００２１】増設入出力バスＣには第３および第４の入
出力装置１３および１４が接続されている。増設バスア
ダプタ４は基本入出力バスＢと増設入出力バスＣとを接
続する。バスアダプタ３は、判別手段として、図２の破
線で示されるように、第１および第２の入出力装置１１
および１２用の第１および第２のフラグａおよびｂの他
に、増設入出力バスＣ上の第３および第４の入出力装置
１３および１４がそれぞれ処理中であるか否かを示す第
３および第４のフラグｃおよびｄを持っている。Third and fourth input / output devices 13 and 14 are connected to the additional input / output bus C. The extension bus adapter 4 connects the basic input / output bus B and the extension input / output bus C. The bus adapter 3 serves as a discriminating means, as shown by a broken line in FIG.
In addition to the first and second flags a and b for 12 and 12, a third flag indicating whether or not the third and fourth I / O devices 13 and 14 on the additional I / O bus C are processing, respectively. And has a fourth flag c and d.
【００２２】以下、図２を参照して、本実施例による入
出力命令応答方式について説明する。演算処理装置１が
増設入出力バスＣ上の第３の入出力装置１３に対して入
出力命令を発行する場合の動作について説明する。The input / output command response system according to this embodiment will be described below with reference to FIG. The operation when the arithmetic processing unit 1 issues an input / output instruction to the third input / output unit 13 on the expanded input / output bus C will be described.
【００２３】第３の入出力装置１３はバスアダプタ３に
処理中になったことを示す処理開始信号を通知する。こ
の処理開始信号を受け取ると、バスアダプタ３は内部に
ある第３のフラグｃをセットする。処理が終了すると、
第３の入出力装置１３は処理が終了したこと示す処理終
了信号をバスアダプタ３に通知する。この処理終了信号
を受け取ると、バスアダプタ３は内部にある第３のフラ
グｃをリセットする。The third input / output device 13 notifies the bus adapter 3 of a processing start signal indicating that the processing is in process. Upon receiving this processing start signal, the bus adapter 3 sets a third flag c therein. When the process is finished,
The third input / output device 13 notifies the bus adapter 3 of a processing end signal indicating that the processing has ended. Upon receiving this processing end signal, the bus adapter 3 resets the third flag c therein.
【００２４】さて、演算処理装置１が増設入出力バスＣ
上の第３の入出力装置１３に対して入出力命令を発行し
たとする。この時、バスアダプタ３は入出力命令を受け
取ると、内部の第３のフラグｃの状態によって、第３の
入出力装置１３が処理中であるか否かを判断する。つま
り、第３のフラグｃがセットされていたら、第３の入出
力装置１３が処理中であるので、バスアダプタ３は演算
処理装置１に拒絶応答を返す。この拒絶応答を受け取る
と、演算処理装置１は第３の入出力装置１３への起動を
中止する。一方、第３のフラグｃがリセットされていた
ら、バスアダプタ３は演算処理装置１に対して受諾応答
を返す。この受諾応答を受け取ると、演算処理装置１は
第３の入出力装置１３への処理を行う。Now, the arithmetic processing unit 1 is an additional input / output bus C.
It is assumed that an input / output command is issued to the above third input / output device 13. At this time, when the bus adapter 3 receives the input / output instruction, the bus adapter 3 determines whether or not the third input / output device 13 is performing processing according to the state of the internal third flag c. That is, if the third flag c is set, the bus adapter 3 returns a rejection response to the arithmetic processing unit 1 because the third input / output unit 13 is processing. When receiving the rejection response, the arithmetic processing unit 1 stops the activation to the third input / output unit 13. On the other hand, if the third flag c has been reset, the bus adapter 3 returns an acceptance response to the arithmetic processing unit 1. Upon receiving this acceptance response, the arithmetic processing unit 1 processes the third input / output unit 13.
【００２５】[0025]
【発明の効果】以上の説明から明らかなように、本発明
によれば、バスアダプタが入出力バス上の入出力装置が
処理中であるか否かを判別する判別手段を持っているの
で、演算処理装置が入出力バス上の入出力装置に入出力
命令を出す場合、バスアダプタで当該入出力装置が処理
中であるか否かが判明するので、従来のようなバスアダ
プタが判別手段を持たない情報処理システムに比較し
て、応答を演算処理装置へ速く返すことができるという
効果がある。As is apparent from the above description, according to the present invention, the bus adapter has the determination means for determining whether or not the input / output device on the input / output bus is in process. When an arithmetic processing unit issues an input / output command to an input / output device on the input / output bus, it is determined by the bus adapter whether the input / output device is in process. As compared with an information processing system that does not have it, there is an effect that a response can be returned to the arithmetic processing device faster.
【図１】本発明の一実施例による入出力命令応答方式が
適用される情報処理システムの構成を示すブロック図で
ある。FIG. 1 is a block diagram showing a configuration of an information processing system to which an input / output command response method according to an embodiment of the present invention is applied.
【図２】本発明の別の実施例による入出力命令応答方式
が適用される情報処理システムの構成を示すブロック図
である。FIG. 2 is a block diagram showing a configuration of an information processing system to which an input / output command response method according to another embodiment of the present invention is applied.
【図３】従来の入出力命令応答方式を実現する情報処理
システムの構成を示すブロック図である。FIG. 3 is a block diagram showing a configuration of an information processing system that realizes a conventional input / output command response method.
Ａ メモリバス Ｂ 基本入出力バス Ｃ 増設入出力バス １ 演算処理装置 ２ 主記憶装置 ３ バスアダプタ ４ 増設バスアダプタ １１〜１４ 入出力装置 ａ，ｂ，ｃ，ｄ 入出力装置が処理中か否かを示すフラ
グA memory bus B basic input / output bus C expansion input / output bus 1 arithmetic processing unit 2 main storage device 3 bus adapter 4 expansion bus adapter 11-14 input / output device a, b, c, d whether the input / output device is processing or not Flag indicating
Claims (4)
たメモリバスと、複数の入出力装置が接続された入出力
バスと、前記メモリバスと前記入出力バスとを接続する
バスアダプタと、を有する情報処理システムに於いて、 前記バスアダプタが前記入出力装置が処理中であるか否
かを判別する判別手段を含むことを特徴とする情報処理
システム。1. A memory bus to which an arithmetic processing unit and a main storage device are connected, an input / output bus to which a plurality of input / output devices are connected, and a bus adapter for connecting the memory bus to the input / output bus. An information processing system including: a bus adapter including a determination unit that determines whether or not the input / output device is processing.
入出力バスとを有し、前記複数の入出力装置の各々は、
前記基本入出力バスか前記増設入出力バスのどちらか一
方に接続されている請求項１記載の情報処理システム。2. The input / output bus has a basic input / output bus and an additional input / output bus, and each of the plurality of input / output devices comprises:
The information processing system according to claim 1, wherein the information processing system is connected to either one of the basic input / output bus and the additional input / output bus.
て、該入出力装置が処理中であるか否かを示すフラグで
あることを特徴とする請求項１又は請求項２記載の情報
処理システム。3. The information according to claim 1, wherein the discrimination means is a flag indicating to each input / output device whether or not the input / output device is processing. Processing system.
した入出力命令応答方式であって、 前記フラグは、当該フラグに対応する前記入出力装置か
ら通知される処理開始信号によりセットされ、前記入出
力装置から通知される処理終了信号によりリセットさ
れ、 前記演算処理装置が前記入出力装置に対して入出力命令
を発行した時、前記バスアダプタは前記演算処理装置へ
の応答として、前記フラグがセットされていれば拒絶応
答を、前記フラグがリセットされていれば受諾応答を返
すことを特徴とする入出力命令応答方式。4. An input / output command response method using the information processing system according to claim 3, wherein the flag is set by a processing start signal notified from the input / output device corresponding to the flag, The bus adapter is reset by the processing end signal notified from the entry output device, and when the arithmetic processing unit issues an input / output command to the input / output device, the bus adapter responds to the arithmetic processing unit with the flag. An input / output command response system characterized in that a rejection response is returned if it is set, and an acceptance response is returned if the flag is reset.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30623091A JPH05143521A (en) | 1991-11-21 | 1991-11-21 | Information processing system and input/output instruction responsing system using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30623091A JPH05143521A (en) | 1991-11-21 | 1991-11-21 | Information processing system and input/output instruction responsing system using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05143521A true JPH05143521A (en) | 1993-06-11 |
Family
ID=17954566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30623091A Withdrawn JPH05143521A (en) | 1991-11-21 | 1991-11-21 | Information processing system and input/output instruction responsing system using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05143521A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010128834A (en) * | 2008-11-28 | 2010-06-10 | Yokogawa Electric Corp | Posted write bus control device |
-
1991
- 1991-11-21 JP JP30623091A patent/JPH05143521A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010128834A (en) * | 2008-11-28 | 2010-06-10 | Yokogawa Electric Corp | Posted write bus control device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05143521A (en) | Information processing system and input/output instruction responsing system using the same | |
| JP3141472B2 (en) | Switching control method | |
| JP2806771B2 (en) | Bus arbitration circuit | |
| JPS6239792B2 (en) | ||
| JP3161174B2 (en) | Key telephone equipment | |
| JPS5864529A (en) | Input and output controller of computer system | |
| JPS58178468A (en) | Interruption system of data processing system | |
| JP2742135B2 (en) | Bus arbitration equipment | |
| JPS6240565A (en) | Memory control system | |
| JPS58101361A (en) | Data processor | |
| JP2505792B2 (en) | Micro computer system | |
| JP2842639B2 (en) | Data transfer method | |
| JP2856709B2 (en) | Bus coupling system | |
| JPS60168240A (en) | Interrupt processing circuit | |
| JPH05250314A (en) | Information processor | |
| JP2918419B2 (en) | Communication channel state information collection and control system for switching equipment | |
| JPH0434629A (en) | Busy check system for memory access control device | |
| JPH01251285A (en) | Image processor | |
| JPH05120205A (en) | Processor system with address conversion device for dma transfer and dma transfer method | |
| JPH0830548A (en) | Data collision preventing device | |
| JPH0256697B2 (en) | ||
| JPH03288205A (en) | Programmable controller system | |
| JPS60692B2 (en) | Clock synchronization method | |
| JPH0675803A (en) | Bus access arbitrating method for dual cpu | |
| JPS6031663A (en) | Switching device of memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990204 |